JP2010026457A - 薄膜半導体基板およびその製造装置 - Google Patents

薄膜半導体基板およびその製造装置 Download PDF

Info

Publication number
JP2010026457A
JP2010026457A JP2008191137A JP2008191137A JP2010026457A JP 2010026457 A JP2010026457 A JP 2010026457A JP 2008191137 A JP2008191137 A JP 2008191137A JP 2008191137 A JP2008191137 A JP 2008191137A JP 2010026457 A JP2010026457 A JP 2010026457A
Authority
JP
Japan
Prior art keywords
thin film
film semiconductor
substrate
semiconductor substrate
long
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008191137A
Other languages
English (en)
Inventor
Shigeyoshi Otsuki
重義 大槻
Toshimasa Eguchi
敏正 江口
Masatoshi Naka
正俊 中
Kazue Takechi
和重 竹知
Kiyoshi Ouchi
潔 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TECHNOLOGY RES ASS FOR ADVANCE
TECHNOLOGY RESEARCH ASSOCIATION FOR ADVANCED DISPLAY MATERIALS
NEC Corp
Japan Display Inc
Original Assignee
TECHNOLOGY RES ASS FOR ADVANCE
TECHNOLOGY RESEARCH ASSOCIATION FOR ADVANCED DISPLAY MATERIALS
NEC Corp
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TECHNOLOGY RES ASS FOR ADVANCE, TECHNOLOGY RESEARCH ASSOCIATION FOR ADVANCED DISPLAY MATERIALS, NEC Corp, Hitachi Displays Ltd filed Critical TECHNOLOGY RES ASS FOR ADVANCE
Priority to JP2008191137A priority Critical patent/JP2010026457A/ja
Priority to PCT/JP2009/056283 priority patent/WO2010010739A1/ja
Priority to KR1020117001523A priority patent/KR101301405B1/ko
Priority to CN2009801288403A priority patent/CN102224535A/zh
Priority to US12/737,543 priority patent/US20120025213A1/en
Publication of JP2010026457A publication Critical patent/JP2010026457A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】フラットパネルディスプレイの大量生産を可能とし、かつ保管、運搬が容易で安価である。
【解決手段】プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするための薄膜半導体アレイ3を有する単板状の絶縁基板4が長尺状のプラスチックフィルム2上に連続して貼合されてなる。また、フラットパネルディスプレイとする薄膜半導体基板を製造する装置であって、薄膜半導体アレイ3を保護するための保護フィルムが貼合された単板状の絶縁基板4を長尺状のプラスチックフィルム2上に連続して貼合する貼合部と、保護フィルムを加熱または紫外線照射により剥がす剥離部と、長尺状の保護フィルム6を長尺状のプラスチックフィルム2にラミネートして薄膜半導体アレイ3を保護するラミネート部と、長尺状の保護フィルム6をラミネートした長尺状のプラスチックフィルム2をロール状に巻き取る巻取り部とを有する。
【選択図】図1

Description

この発明は、薄膜半導体アレイを有する単板状の絶縁基板が、長尺状のプラスチックフィルム上に連続して貼合されてなる薄膜半導体基板およびその製造装置に関する。
各種電子機器の表示装置としてフラットパネルディスプレイがあり、このフラットパネルディスプレイは、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴を有し、この特徴からパーソナルコンピュータや様々な携帯用情報端末のディスプレイとして広く用いられている(特許文献1)。
このフラットパネルディスプレイには液晶ディスプレイパネルだけでなく、TFTを画素スイッチング素子として用いたELディスプレイパネルなどがある。このようなフラットパネルディスプレイとして、プラスチック基板と対向して薄膜半導体基板を組み合わせたものがある。薄膜半導体基板としては、薄膜半導体技術を用い、TFT素子(TFT:
Thin Film Transistor)、密着センサ、光電変換素子等の薄膜半導体アレイを絶縁基板上に形成するものがある(特許文献2)。
このような薄膜半導体アレイとして、例えばアクティブマトリックス駆動液晶表示素子を作製するためにはTFT素子やMIM素子(Metal Insulator Metal)などを基板上に形成させる必要があり、基板はガラス基板が主流として用いられている。しかしながら、プラスチック基板へのTFT素子形成には、高温のプロセスを通過させる必要があるので基板の熱膨張や熱収縮の問題があり量産が困難であり、そこで、片側の基板としてプラスチック基板を用い、もう一方側にTFT素子形成ガラス基板を用い、両者をシール材により貼り合わせたものがある(特許文献3)。
特開2001−296817 特開2005−51208 特開2007−17655
このような薄膜半導体基板では、薄膜半導体アレイが例えば所定の大きさの単板状の絶縁基板に形成されており、この薄膜半導体アレイを有する単板状の絶縁基板をプラスチック基板と対向して組み合わせてフラットパネルディスプレイを製造している。この場合、例えば単板状の絶縁基板では、保管や運搬の際は破損防止の為に基板を収納する箱やカセットケースが必要である。従って、これらの容器に基板を出し入れする時間と工数及び保管するスペースが必要となり、コストが高くなる要因のひとつとなっている。
また、フラットパネルディスプレイを製造するためには、単板状の絶縁基板を、1枚1枚迅速にプラスチック基板上の所定の位置に配置する必要があり、単板状の絶縁基板を配置する機構が高精度、かつ複雑となり、大量生産が困難で製造コストが嵩む。また、フラットパネルディスプレイを製造する工程において、単板状の絶縁基板とプラスチック基板とに、基板サイズが大型になるほど温度変化による熱膨張および熱収縮の差による寸法差が大きく発生し、不良品となる虞がある。更に基板サイズが大型になるほど生産設備も大型となり、設備投資額が増大すると共に広い設置面積も必要となるなどの課題がある。
この発明は、このような実情に鑑みてなされたもので、フラットパネルディスプレイの大量生産を可能とし、かつ保管、運搬が容易で安価である薄膜半導体基板およびその製造装置を提供することを目的としている。
前記課題を解決し、かつ目的を達成するために、この発明は、以下のように構成した。
請求項1に記載の発明は、プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするための薄膜半導体基板であって、
薄膜半導体アレイを有する単板状の絶縁基板が長尺状のプラスチックフィルム上に連続して貼合されてなることを特徴とする薄膜半導体基板である。
請求項2に記載の発明は、前記絶縁基板が、長尺状の保護フィルムを前記長尺状のプラスチックフィルムで保護するようにラミネートして構成されることを特徴とする請求項1に記載の薄膜半導体基板である。
請求項3に記載の発明は、前記長尺状のプラスチックフィルムは、前記プラスチック基板と同じ素材のプラスチックフィルムであることを特徴とする請求項1または請求項2に記載の薄膜半導体基板である。
請求項4に記載の発明は、前記薄膜半導体アレイの厚さが、0.1mm以下であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の薄膜半導体基板である。
請求項5に記載の発明は、前記プラスチック基板が、カラーフィルタであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の薄膜半導体基板である。
請求項6に記載の発明は、プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするための薄膜半導体基板を製造する装置であって、
薄膜半導体アレイを保護するための保護フィルムが貼合された単板状の絶縁基板を長尺状のプラスチックフィルム上に連続して貼合する貼合部と、
前記保護フィルムを加熱または紫外線照射により剥がす剥離部と、
長尺状の保護フィルムを前記長尺状のプラスチックフィルムにラミネートして前記薄膜半導体アレイを保護するラミネート部と、
前記長尺状の保護フィルムをラミネートした前記長尺状のプラスチックフィルムをロール状に巻き取る巻取り部と、
を有することを特徴とする薄膜半導体基板の製造装置である。
請求項7に記載の発明は、前記長尺状のプラスチックフィルムは、前記プラスチック基板と同じ素材のプラスチックフィルムであることを特徴とする請求項6に記載の薄膜半導体基板の製造装置である。
請求項8に記載の発明は、前記薄膜半導体アレイの厚さが、0.1mm以下であることを特徴とする請求項6または請求項7に記載の薄膜半導体基板の製造装置である。
前記構成により、この発明は、以下のような効果を有する。
請求項1に記載の発明では、薄膜半導体アレイを有するロール状の薄膜半導体基板であり、ロール状の薄膜半導体基板をプラスチック基板と対向し、迅速、かつ正確な位置に組み合わせてフラットパネルディスプレイとすることができ、フラットパネルディスプレイの大量生産が可能である。また、薄膜半導体アレイを有するロール状の薄膜半導体基板とすることで、特別な収納容器や保管スペースが必要でなく、保管、運搬も容易である。
請求項2に記載の発明では、絶縁基板が長尺状の保護フィルムによって保護され、ロール状の薄膜半導体基板が不良品となることを防止することができる。
請求項3に記載の発明では、薄膜半導体アレイを予め形成された単板状の絶縁基板を用いるため、耐熱性が半導体アレイの製造プロセスの温度よりも低い長尺状のプラスチックフィルムを用いることが可能であり、温度変化による熱膨張および熱収縮の差による寸法差の発生を防止することができる。
請求項4に記載の発明では、薄膜半導体アレイの厚さが、0.1mm以下であり、薄型の薄膜半導体基板である。
請求項5に記載の発明では、プラスチック基板が、カラーフィルタであり、カラー表示可能なフラットパネルディスプレイとすることができる。
請求項6に記載の発明では、薄膜半導体アレイを予め形成された単板状の絶縁基板を用い、長尺状のプラスチックフィルムに連続して貼合することにより、ロール状に巻き取り可能な薄膜半導体基板を安価に製造できる。
請求項7に記載の発明では、薄膜半導体アレイを予め形成された単板状の絶縁基板を用いるため、耐熱性が半導体アレイの製造プロセスの温度よりも低い長尺状のプラスチックフィルムを用いることが可能であり、長尺状のプラスチックフィルムに連続して貼合することにより、ロール状に巻き取り可能な薄膜半導体基板を得ることができる。
請求項8に記載の発明では、薄膜半導体アレイの厚さが、0.1mm以下であり、薄型の薄膜半導体基板を得ることができる。
以下、この発明の薄膜半導体基板およびその製造装置の実施の形態について説明する。この発明の実施の形態は、発明の最も好ましい形態を示すものであり、この発明はこれに限定されない。
[薄膜半導体基板]
図1は薄膜半導体基板の概略構成図である。この実施の形態の薄膜半導体基板は、プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするためのものであり、薄膜半導体アレイ3を有する単板状の絶縁基板4が長尺状のプラスチックフィルム2上に連続して貼合されてなる。この絶縁基板4は、長尺状の保護フィルム6を長尺状のプラスチックフィルム2で保護するようにラミネートして構成される。
図2は薄膜半導体基板の製造を説明する図である。この実施の形態では、薄膜半導体基板の製造には、図2(a)に示すように、薄膜半導体アレイ3を有する単板状の絶縁基板4を用いる。この薄膜半導体アレイ3は保護フィルム5で保護されている。単板状の絶縁基板4は、図2(b)に示すように、長尺状のプラスチックフィルム2上に連続して貼合される。そして、図2(c)に示すように、保護フィルム5を加熱または紫外線照射し、単板状の絶縁基板4から保護フィルム5を剥がす。この保護フィルム5を剥がした後に、図2(d)に示すように、長尺状の保護フィルム41を長尺状のプラスチックフィルム2で保護するように絶縁基板4をラミネートする。
この実施の形態では、単板状の絶縁基板4には、エッチングして薄板化したガラス基板が用いられ、例えば厚さ0.7mmの無アルカリガラス基板上に、一般的な低温ポリシリコン技術により薄膜半導体アレイ3を形成し、更に特許文献4に記されているような方法により、ガラス基板を厚さ0.1mm未満まで薄くエッチング加工して用いられる。薄膜半導体アレイ3としては、例えば、TFT素子、密着センサ、光電変換素子等が用いられる。
特開2008−13389 長尺状のプラスチックフィルム2は、フレキシブル樹脂基材が用いられる。長尺状の保護フィルム6、保護フィルム5は、フレキシブル樹脂基材と粘着剤層とで構成される。フレキシブル樹脂基材は、例えば、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンフィルム、ポリカーボネートフィルム、ポリスチレンフィルム、トリアセチルセルロースフィルム等が使用できるが、これらの中で、更に平滑な表面が得易く生産性に優れる二軸延伸ポリエステルフィルムが好ましく使用できる。
フレキシブル樹脂基材の厚みは、30〜300μmが好ましく、30μmより薄いとフィルム強度が不足し、あるいはシワが入り易い等の問題が発生することがあり、また300μmより厚いとフィルム自体が高価になる等の問題があるが、これに限定されない。
また、長尺状のプラスチックフィルム2に用いられるフレキシブル樹脂基材には、透明性を有するものを用いることができ、全光線透過率が80%以上であり、より好ましくは90%以上であり、透明性を有することで薄膜半導体アレイ3を有する単板状の絶縁基板4の位置決めマークを読み取り位置決めして貼合することができる。
粘着剤層を構成する粘着剤としては、例えば、アクリル酸ブチル、アクリル酸エチル、2−エチルヘキシルアクリレート等の低Tgモノマーを主モノマーとし、アクリル酸、メタクリル酸、ヒドロキシエチルメタクリレート、ヒドロキシエチルアクリレート、アクリルアミド、アクリロニトリル等の官能基モノマーと共重合することで得られたアクリル共重合体を、イソシアネート系、メラミン系、エポキシ系等の架橋剤にて架橋することにより得ることができる。
図3はフラットパネルディスプレイの概略構成を示す図である。この実施の形態のフラットパネルディスプレイは、図1に示す薄膜半導体基板を用いる。薄膜半導体基板は、
単板状の絶縁基板4が長尺状のプラスチックフィルム2上に連続して貼合されており、薄膜半導体アレイ3を有するロール状の薄膜半導体基板を安価に製造できる。
このフラットパネルディスプレイの製造では、図3(a)に示すように、長尺状の保護フィルム6を剥がし、図3(b)に示すように、薄膜半導体基板4をプラスチック基板7と対向して組み合わせてフラットパネルディスプレイとする。
薄膜半導体基板4の長尺状のプラスチックフィルム2は、プラスチック基板7と同じ素材のプラスチックフィルムである。また、薄膜半導体アレイ3を予め形成された単板状の絶縁基板4を用いるため、耐熱性が半導体アレイ3の製造プロセスの温度よりも低い長尺状のプラスチックフィルム2を用いることが可能である。また、プラスチック基板7が、カラーフィルタであり、カラー表示可能なフラットパネルディスプレイとすることができる。このように、ロール状の薄膜半導体基板をプラスチック基板4と対向し、迅速、かつ正確な位置に組み合わせてフラットパネルディスプレイとすることができる。
[薄膜半導体基板の製造装置]
図4は薄膜半導体基板の製造装置の概略構成図である。この実施の形態の薄膜半導体基板の製造装置1は、プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするための薄膜半導体基板を製造する装置である。この薄膜半導体基板の製造装置1は、巻出し部10と、貼合部20と、剥離部30と、ラミネート部40と、巻取り部50とを備えている。
巻出し部10には、長尺状のプラスチックフィルム2を巻き付けた巻出しドラム11が配置され、この巻出しドラム11から長尺状のプラスチックフィルム2を送り出す。この長尺状のプラスチックフィルム2には、貼合するための位置合わせマーク60が設けられている。
貼合部20には、画像認識装置21、貼合用ロール22、貼合用台23が配置されている。画像認識装置21は、例えばCCDカメラなどが用いられる。貼合用ロール22は、例えば硬質ゴムロール、樹脂ロールなどが用いられる。貼合用台23は、例えば平面を有する樹脂で形成された台が用いられる。供給手段24の駆動によって、薄膜半導体アレイ3を有する単板状の絶縁基板4が供給され、単板状の絶縁基板4には貼合するための位置合わせマーク61が設けられている。
画像認識装置21は、長尺状のプラスチックフィルム2の位置合わせマーク60を検知する位置に配置され、単板状の絶縁基板3と長尺状のプラスチックフィルム2のそれぞれの位置合わせマーク60,61を読み取り、読み取った位置合わせマーク60,61の情報に従って、長尺状のプラスチックフィルム2の位置合わせマーク60と単板状の絶縁基板3の位置合わせマーク60とを一致させるように供給手段24の移動を制御し、長尺状のプラスチックフィルム2と単板状の絶縁基板3との位置合わせを行う。
貼合用ロール22は、長尺状のプラスチックフィルム2を単板状の絶縁基板4に押し当てて、薄膜半導体アレイ3を保護するための保護フィルム5が貼合された単板状の絶縁基板4を長尺状のプラスチックフィルム2上に連続して貼合する。
剥離部30には、剥離手段31が保護フィルム5に対向する位置に配置されている。この剥離手段31によって保護フィルム5を加熱または紫外線照射し、単板状の絶縁基板4から保護フィルム5を剥がす。
ラミネート部40には、長尺状の保護フィルム6を巻き付けた巻出しドラム41が配置され、この巻出しドラム41から長尺状の保護フィルム6を送り出す。ラミネートロール42を用いて長尺状の保護フィルム6を長尺状のプラスチックフィルム2にラミネートして薄膜半導体アレイ3を保護する。
巻取り部50には、巻取りドラム51が配置され、巻取りドラム51により長尺状の保護フィルム41をラミネートした長尺状のプラスチックフィルム2をロール状に巻き取る。
このように、薄膜半導体基板の製造は、薄膜半導体アレイ3を有する複数の単板状の絶縁基板4を、長尺状のプラスチックフィルム2上に連続して貼合して薄膜半導体基板を形成する工程と、薄膜半導体基板をロール状に巻き取る工程を含み、薄膜半導体アレイ3を有するロール状の薄膜半導体基板を安価に製造でき、保管や運搬が容易になる。
また、薄膜半導体アレイ3を予め形成された単板状の絶縁基板4を用いるため、耐熱性が半導体アレイ3の製造プロセス温度よりも低い長尺状のプラスチックフィルム2を用いることが可能であり、単板状の絶縁基板4を長尺状のプラスチックフィルム2に連続して貼合することにより、ロール状に巻き取り可能な薄膜半導体基板を得ることができる。
この発明は、薄膜半導体アレイを有する単板状の絶縁基板が、長尺状のプラスチックフィルム上に連続して貼合されてなる薄膜半導体基板およびその製造装置に適用可能であり、フラットパネルディスプレイの大量生産を可能とし、かつ特別な収納容器や保管スペースが必要でなく、保管、運搬も容易で安価である。
薄膜半導体基板の概略構成図である。 薄膜半導体基板の製造を説明する図である。 フラットパネルディスプレイの概略構成を示す図である。 薄膜半導体基板の製造装置の概略構成図である。
符号の説明
1 薄膜半導体基板の製造装置
2 長尺状のプラスチックフィルム
3 薄膜半導体アレイ
4 単板状の絶縁基板
5 保護フィルム
6 長尺状の保護フィルム
7 フラットパネルディスプレイのプラスチック基板
10 巻出し部
20 貼合部
30 剥離部
40 ラミネート部
50 巻取り部

Claims (8)

  1. プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするための薄膜半導体基板であって、
    薄膜半導体アレイを有する単板状の絶縁基板が長尺状のプラスチックフィルム上に連続して貼合されてなることを特徴とする薄膜半導体基板。
  2. 前記絶縁基板が、長尺状の保護フィルムを前記長尺状のプラスチックフィルムで保護するようにラミネートして構成されることを特徴とする請求項1に記載の薄膜半導体基板。
  3. 前記長尺状のプラスチックフィルムは、前記プラスチック基板と同じ素材のプラスチックフィルムであることを特徴とする請求項1または請求項2に記載の薄膜半導体基板。
  4. 前記薄膜半導体アレイの厚さが、0.1mm以下であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の薄膜半導体基板。
  5. 前記プラスチック基板が、カラーフィルタであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の薄膜半導体基板。
  6. プラスチック基板と対向して組み合わせてフラットパネルディスプレイとするための薄膜半導体基板を製造する装置であって、
    薄膜半導体アレイを保護するための保護フィルムが貼合された単板状の絶縁基板を長尺状のプラスチックフィルム上に連続して貼合する貼合部と、
    前記保護フィルムを加熱または紫外線照射により剥がす剥離部と、
    長尺状の保護フィルムを前記長尺状のプラスチックフィルムにラミネートして前記薄膜半導体アレイを保護するラミネート部と、
    前記長尺状の保護フィルムをラミネートした前記長尺状のプラスチックフィルムをロール状に巻き取る巻取り部と、
    を有することを特徴とする薄膜半導体基板の製造装置。
  7. 前記長尺状のプラスチックフィルムは、前記プラスチック基板と同じ素材のプラスチックフィルムであることを特徴とする請求項6に記載の薄膜半導体基板の製造装置。
  8. 前記薄膜半導体アレイの厚さが、0.1mm以下であることを特徴とする請求項6または請求項7に記載の薄膜半導体基板の製造装置。
JP2008191137A 2008-07-24 2008-07-24 薄膜半導体基板およびその製造装置 Pending JP2010026457A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008191137A JP2010026457A (ja) 2008-07-24 2008-07-24 薄膜半導体基板およびその製造装置
PCT/JP2009/056283 WO2010010739A1 (ja) 2008-07-24 2009-03-27 薄膜半導体基板およびその製造装置
KR1020117001523A KR101301405B1 (ko) 2008-07-24 2009-03-27 박막 반도체 기판 및 그 제조 장치
CN2009801288403A CN102224535A (zh) 2008-07-24 2009-03-27 薄膜半导体基板及其制造装置
US12/737,543 US20120025213A1 (en) 2008-07-24 2009-03-27 Thin film semiconductor substrate and apparatus for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191137A JP2010026457A (ja) 2008-07-24 2008-07-24 薄膜半導体基板およびその製造装置

Publications (1)

Publication Number Publication Date
JP2010026457A true JP2010026457A (ja) 2010-02-04

Family

ID=41570207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191137A Pending JP2010026457A (ja) 2008-07-24 2008-07-24 薄膜半導体基板およびその製造装置

Country Status (5)

Country Link
US (1) US20120025213A1 (ja)
JP (1) JP2010026457A (ja)
KR (1) KR101301405B1 (ja)
CN (1) CN102224535A (ja)
WO (1) WO2010010739A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313151A (ja) * 1992-05-08 1993-11-26 Idemitsu Kosan Co Ltd 液晶素子の製造方法
JPH1154877A (ja) * 1997-08-01 1999-02-26 Seiko Epson Corp 基板接続構造、液晶表示装置及び電子機器
JPH11167091A (ja) * 1997-12-03 1999-06-22 Seiko Epson Corp 液晶表示装置の製造方法
JPH11343149A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 基板の貼り合わせ装置の付加装置
JP2001215891A (ja) * 2000-02-01 2001-08-10 Nec Corp フラットディスプレイパネルの製造方法
JP2002277847A (ja) * 2001-03-19 2002-09-25 Casio Comput Co Ltd 液晶素子の製造方法
JP2006049859A (ja) * 2004-06-29 2006-02-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007011025A (ja) * 2005-06-30 2007-01-18 Sharp Corp 液晶表示素子の製造方法および製造装置
JP2007033537A (ja) * 2005-07-22 2007-02-08 Sharp Corp 可撓性表示素子の製造装置およびその素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527088B1 (ko) * 2001-12-31 2005-11-09 비오이 하이디스 테크놀로지 주식회사 플라스틱 기판을 이용한 액정표시장치
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101002936B1 (ko) * 2003-12-17 2010-12-21 삼성전자주식회사 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법
KR20070041197A (ko) * 2005-10-14 2007-04-18 엘지전자 주식회사 Eva 진공증착법을 이용한 전자종이 표시소자의 제조방법및 eva 접착제를 포함하는 전자종이 표시소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313151A (ja) * 1992-05-08 1993-11-26 Idemitsu Kosan Co Ltd 液晶素子の製造方法
JPH1154877A (ja) * 1997-08-01 1999-02-26 Seiko Epson Corp 基板接続構造、液晶表示装置及び電子機器
JPH11167091A (ja) * 1997-12-03 1999-06-22 Seiko Epson Corp 液晶表示装置の製造方法
JPH11343149A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 基板の貼り合わせ装置の付加装置
JP2001215891A (ja) * 2000-02-01 2001-08-10 Nec Corp フラットディスプレイパネルの製造方法
JP2002277847A (ja) * 2001-03-19 2002-09-25 Casio Comput Co Ltd 液晶素子の製造方法
JP2006049859A (ja) * 2004-06-29 2006-02-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007011025A (ja) * 2005-06-30 2007-01-18 Sharp Corp 液晶表示素子の製造方法および製造装置
JP2007033537A (ja) * 2005-07-22 2007-02-08 Sharp Corp 可撓性表示素子の製造装置およびその素子の製造方法

Also Published As

Publication number Publication date
KR101301405B1 (ko) 2013-08-28
KR20110047186A (ko) 2011-05-06
CN102224535A (zh) 2011-10-19
WO2010010739A1 (ja) 2010-01-28
US20120025213A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US10177327B2 (en) Method of manufacturing an organic light emitting display device including a flexible substrate and a bending area
US11069750B2 (en) Flexible color filter, flexible organic light emitting display device comprising same, and manufacturing method therefor
JP5874159B2 (ja) ガラス−樹脂積層体、およびそれを巻き取ったガラスロール、並びにガラスロールの製造方法
KR102597116B1 (ko) 수지 테이프가 형성된 유리 필름의 제조 방법, 및 유리 필름의 제조 방법
CN104409408B (zh) 一种刚性基板及柔性显示器的制作方法
WO2016015399A1 (zh) 柔性显示面板及其制备方法、显示装置
US9902130B2 (en) Methods of processing a glass substrate and glass apparatus
US20110255034A1 (en) Display device
KR20070063537A (ko) 플라스틱 기판용 스마트 복합재료
US9450202B2 (en) Environmental sensitive electronic device package having side wall barrier structure
WO2003052469A1 (fr) Film protecteur pour polariseur et plaque de polarisation comprenant ce dernier
EP3439054A1 (en) Display device and method for manufacturing the same
JP2019512742A (ja) フレキシブルディスプレイ装置の製造方法
JP2007114788A (ja) ダミーガラス基板と表示装置の製造方法
JP5737625B2 (ja) ガラスフィルム積層体、ガラスフィルム積層体ロール、カラーフィルタ用画素付ガラスフィルム積層体およびガラスフィルム積層体の製造方法
JP2017102333A (ja) 表示装置および表示装置の製造方法
WO2010010739A1 (ja) 薄膜半導体基板およびその製造装置
WO2003052470A1 (fr) Film de protection pour film de polarisation et film de protection pour film de polarisation detachable, et plaque de polarisation utilisant ces films
JP2010014901A (ja) 液晶表示装置の製造装置及び製造方法
JP2015072362A (ja) 表示装置及びその製造方法
JP4917832B2 (ja) 軟式液晶ディスプレイパネルの製造方法
TWI699281B (zh) 光學積層體之製造方法
JP2017206679A (ja) 透明粘着層付き基材フィルム、透明粘着層付き透明導電性フィルム、およびタッチパネル
CN107870486B (zh) 柔性功能性膜及其制造方法
KR20120024817A (ko) 광학 부재 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130426