JP2010021290A - 量子井戸構造の製造方法 - Google Patents

量子井戸構造の製造方法 Download PDF

Info

Publication number
JP2010021290A
JP2010021290A JP2008179491A JP2008179491A JP2010021290A JP 2010021290 A JP2010021290 A JP 2010021290A JP 2008179491 A JP2008179491 A JP 2008179491A JP 2008179491 A JP2008179491 A JP 2008179491A JP 2010021290 A JP2010021290 A JP 2010021290A
Authority
JP
Japan
Prior art keywords
layer
temperature
intermediate layer
well
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008179491A
Other languages
English (en)
Inventor
Katsushi Akita
勝史 秋田
Takamichi Sumitomo
隆道 住友
Yohei Shioya
陽平 塩谷
Takashi Kyono
孝史 京野
Masanori Ueno
昌紀 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008179491A priority Critical patent/JP2010021290A/ja
Priority to EP09164925A priority patent/EP2144278A3/en
Priority to KR1020090062097A priority patent/KR20100006547A/ko
Priority to CN200910140219A priority patent/CN101626059A/zh
Priority to TW098123268A priority patent/TW201021123A/zh
Priority to US12/500,074 priority patent/US7955881B2/en
Publication of JP2010021290A publication Critical patent/JP2010021290A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】Ｉｎを組成中に有するIII族窒化物半導体を含む量子井戸構造において、結晶構造の分解を抑えてＩｎ組成に応じた発光特性を実現する。
【解決手段】サファイア基板１５の温度を第１の温度に保ちつつＩｎＧａＮ井戸層５ａを成長させる井戸層成長工程と、基板１５の温度を第１の温度から次第に昇温させながら、ＧａＮ中間層５ｃを井戸層５ａ上に成長させる中間層成長工程と、基板１５の温度を第１の温度より高い第２の温度に保ちつつＧａＮ障壁層５ｂを中間層５ｃ上に成長させる障壁層成長工程とを含み、中間層成長工程の際に、中間層５ｃを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させる。
【選択図】図１

Description

本発明は、量子井戸構造の製造方法に関するものである。
特許文献１には、窒化物半導体からなる井戸層と、井戸層よりもバンドギャップエネルギーが大きい窒化物半導体からなる障壁層とを交互に積層した多重量子井戸構造を基板上に製造する方法が開示されている。この特許文献１には、第１の基板温度で井戸層を成長させ、第１の基板温度から第２の基板温度へ昇温しながら障壁層を成長させた後、第２の基板温度を保ちながら更に障壁層を成長させ、第２の基板温度から第１の基板温度に降温する工程を繰り返すことによって多重量子井戸を形成することが記載されている。
特開２００２−０４３６１８号公報
III族窒化物半導体からなる量子井戸構造においては、井戸層のインジウム組成の大きさによって発光波長が左右される。特許文献１に記載された量子井戸構造は青色ＬＥＤに関するものであり、井戸層のインジウム組成は比較的小さい。しかし、例えば緑色といったより長い発光波長の量子井戸構造をIII族窒化物半導体によって実現しようとすると、井戸層のインジウム組成をより高める必要がある。
しかし、インジウムを含むIII族窒化物半導体には、インジウム組成が大きくなるほど、高温により結晶構造が分解し易くなるといった特徴がある。量子井戸構造を製造する際には、井戸層を成長させた後、障壁層を成長させる為に基板温度を昇温することが多く、この昇温過程で井戸層の結晶構造が分解し易い。井戸層の結晶構造の分解が進むと、発光強度の低下や短波長化といった発光特性の変化が生じてしまう。
このような問題点に対し、例えば特許文献１に記載された方法のように基板温度を昇温させながら障壁層を成長させる方法がある。しかし、特許文献１に記載された方法では、当該障壁層の膜厚が比較的厚くなっており、この障壁層上に高温で成長する本来の障壁層の結晶品質が低下してしまうので、インジウム組成に応じた所望の発光特性を得ることが難しい。
本発明は、上記の問題点を鑑みてなされたものであり、インジウムを組成中に有するIII族窒化物半導体を含む量子井戸構造において、結晶構造の分解を抑えてインジウム組成に応じた発光特性を実現することを目的とする。
上記した課題を解決するために、本発明による第１の量子井戸構造の製造方法は、インジウムを組成中に有するIII族窒化物半導体を含む井戸層と、井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む障壁層とを備える量子井戸構造を基板上に形成する方法であって、基板の温度を第１の温度に保ちつつ井戸層を成長させる井戸層成長工程と、基板の温度を第１の温度から次第に昇温させながら、井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む中間層を井戸層上に成長させる中間層成長工程と、基板の温度を第１の温度より高い第２の温度に保ちつつ障壁層を中間層上に成長させる障壁層成長工程とを含み、中間層成長工程の際に、中間層を１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることを特徴とする。
この第１の量子井戸構造の製造方法は、井戸層成長工程と障壁層成長工程との間に中間層成長工程を含んでおり、この中間層成長工程では、井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む中間層を、基板の温度を第１の温度から次第に昇温させながら成長させる。この中間層が、直後の障壁層成長工程において井戸層を保護するので、障壁層成長工程の際に基板温度を高温（第２の温度）まで昇温した場合でも、井戸層の結晶構造の分解が抑えられる。また、本発明者の研究により、中間層の膜厚が１［ｎｍ］以下だと井戸層に対する保護が十分でなく、井戸層の結晶構造の分解が進んで発光特性が変化することが明らかとなった。更に、この中間層は比較的低い成長温度で成長するので、中間層の膜厚が３［ｎｍ］以上になると、その上に成長する障壁層の結晶品質が低下してしまい、井戸層のインジウム組成に応じた発光特性が得られないことが明らかとなった。すなわち、上記した第１の量子井戸構造の製造方法によれば、中間層成長工程の際に中間層を１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることにより、井戸層の結晶構造の分解を抑えてインジウム組成に応じた発光特性を実現することができる。
また、第１の量子井戸構造の製造方法は、中間層成長工程の際に、中間層の成長速度を、障壁層成長工程の際の障壁層の成長速度より遅くすることを特徴としてもよい。これにより、比較的低い基板温度下で成長するため結晶品質が低い中間層の膜厚をより薄くすることができる。
本発明による第２の量子井戸構造の製造方法は、インジウムを組成中に有するIII族窒化物半導体を含む井戸層と、井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む障壁層とを備える量子井戸構造を基板上に形成する方法であって、基板の温度を第１の温度に保ちつつ井戸層を成長させる井戸層成長工程と、基板の温度を第１の温度から次第に昇温させながら、井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む中間層を井戸層上に成長させる第１中間層成長工程と、中間層の成長を中断しつつ、第１中間層成長工程から引き続いて基板の温度を次第に昇温させる昇温工程と、昇温工程から引き続いて基板の温度を第１の温度より高い第２の温度まで次第に昇温させながら、中間層を更に成長させる第２中間層成長工程と、基板の温度を第２の温度に保ちつつ障壁層を中間層上に成長させる障壁層成長工程とを含み、第１中間層成長工程および第２中間層成長工程によって、中間層の合計厚さを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることを特徴とする。
この第２の量子井戸構造の製造方法は、井戸層成長工程と障壁層成長工程との間に第１中間層成長工程、昇温工程および第２中間層成長工程を含んでおり、第１中間層成長工程および第２中間層成長工程では、基板の温度を第１の温度から次第に昇温させながら中間層を成長させる。そして、第１中間層成長工程により成長する中間層が井戸層を保護するので、基板温度を高温（第２の温度）まで昇温した場合でも井戸層の結晶構造の分解が抑えられる。また、昇温工程を経た第２中間層成長工程では比較的高温で中間層を成長させるので、中間層およびその上に成長する障壁層の結晶品質を高めることができる。更に、この第２の量子井戸構造の製造方法によれば、上述した第１の量子井戸構造の製造方法と同様、中間層の合計厚さを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることにより、井戸層の結晶構造の分解を抑えて井戸層のインジウム組成に応じた発光特性を実現することができる。
また、第２の量子井戸構造の製造方法は、第２中間層成長工程の際に、中間層の成長速度を、障壁層成長工程の際の障壁層の成長速度より遅くすることを特徴としてもよい。これにより、比較的低い基板温度下で成長するため結晶品質が低い中間層の膜厚をより薄くすることができる。
また、第１及び第２の量子井戸構造の製造方法は、井戸層の発光波長が５００ｎｍ以上であることを特徴としてもよい。上記した第１及び第２の量子井戸構造の製造方法は、このような緑色波長領域より長い発光波長を有する量子井戸構造に対して特に好適である。
また、第１及び第２の量子井戸構造の製造方法は、基板がＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ半導体（０≦Ｓ≦１，０≦Ｔ≦１，０≦Ｓ＋Ｔ≦１）からなることを特徴としてもよい。
本発明によれば、インジウムを組成中に有するIII族窒化物半導体を含む量子井戸構造において、結晶構造の分解を抑えて所望の発光特性を実現することができる。
以下、添付図面を参照しながら本発明による量子井戸構造の製造方法、量子井戸構造、および半導体発光素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１の実施の形態）
図１（ａ）は、本発明による半導体発光素子の第１実施形態として、半導体発光素子１Ａの構成を概略的に示す側断面図である。半導体発光素子１Ａとしては、例えば面発光の発光ダイオードがある。半導体発光素子１Ａは、例えばその厚さ方向から見て一辺４００［μｍ］の正方形状を呈する素子（チップ）である。半導体発光素子１Ａは、ｎ型窒化ガリウム系半導体層３と、インジウム（Ｉｎ）を含むIII族窒化物半導体層を有する活性層５と、ｐ型ＡｌＧａＮ半導体層７と、ｐ型窒化ガリウム系半導体層９とを備えている。活性層５は、ｎ型窒化ガリウム系半導体層３上に設けられている。ｐ型ＡｌＧａＮ半導体層７は、活性層５上に設けられている。ｐ型窒化ガリウム系半導体層９は、ｐ型ＡｌＧａＮ半導体層７上に設けられている。なお、ｎ型窒化ガリウム系半導体層３の一部は半導体発光素子１Ａの上方から見て露出しており、このｎ型窒化ガリウム系半導体層３の露出領域には図示しない電極（カソード電極）が設けられている。また、ｐ型窒化ガリウム系半導体層９上には図示しない別の電極（例えばアノード電極）が設けられている。
ｎ型窒化ガリウム系半導体層３は、下部クラッド層として機能する。ｎ型窒化ガリウム系半導体層３の一例としては、厚さ５０００［ｎｍ］のｎ型ＧａＮ半導体層が好適である。また、ｐ型ＡｌＧａＮ半導体層７は、活性層５からの電子リークを低減して発光効率を高めるための電子ブロック層として機能する。ｐ型ＡｌＧａＮ半導体層７の厚さは、例えば２０［ｎｍ］である。また、ｐ型窒化ガリウム系半導体層９は、電極と電気的に導通するためのコンタクト層として機能する。ｐ型窒化ガリウム系半導体層９の一例としては、厚さ５０［ｎｍ］のｐ型ＧａＮ半導体層が好適である。
半導体発光素子１Ａはサファイア基板１５を更に含む。サファイア基板１５は、主面１５ａを有している。サファイア基板１５の主面１５ａ上には低温成長のＬＴ−ＧａＮ層１７が設けられている。ｎ型窒化ガリウム系半導体層３はＬＴ−ＧａＮ層１７上に設けられている。ＬＴ−ＧａＮ層１７の厚さは、例えば２５［ｎｍ］である。
活性層５は量子井戸構造を有しており、井戸層５ａおよび障壁層５ｂを含む。井戸層５ａは、Ｉｎを組成中に有するIII族窒化物半導体からなり、例えばＩｎＸＧａ１−ＸＮ（０＜Ｘ＜１）からなることができる。井戸層５ａの発光波長は、例えば５００［ｎｍ］以上である。障壁層５ｂは、井戸層５ａのバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体からなり、例えばＩｎ組成が井戸層５ａよりも少ないＩｎＹＧａ１−ＹＮ（０≦Ｙ＜１，Ｙ＜Ｘ）からなることができる。なお、障壁層５ｂの材料としては、必要な場合にはＧａＮであることができる。井戸層５ａの一層毎の厚さは１０［ｎｍ］以下であり、例えば３［ｎｍ］である。障壁層５ｂの厚さは井戸層５ａより厚いことが好ましく、障壁層５ｂの一層毎の厚さは例えば１２．５［ｎｍ］である。活性層５からの光は、ｐ型窒化ガリウム系半導体層９上に設けられた電極を介して出射される。
半導体発光素子１Ａは窒化ガリウム層１９を更に含む。窒化ガリウム層１９は、活性層５とｐ型ＡｌＧａＮ半導体層７との間に設けられている。窒化ガリウム層１９は、窒素雰囲気下で成長したＧａＮからなる。窒化ガリウム層１９の厚さは、例えば３［ｎｍ］である。
図１（ｂ）は、本実施形態の活性層５の構成をより詳細に示す側断面図である。同図に示すように、活性層５は井戸層５ａおよび障壁層５ｂが交互に積層された多重量子井戸構造を備えている。また、活性層５は、井戸層５ａと障壁層５ｂとの間に中間層５ｃを更に備えている。すなわち、本実施形態の活性層５は、井戸層５ａ上に中間層５ｃが設けられ、中間層５ｃ上に障壁層５ｂが設けられ、障壁層５ｂ上に更に井戸層５ａが設けられるといった順序で積層されている。この中間層５ｃは、井戸層５ａのバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体からなり、例えばＩｎＺＧａ１−ＺＮ（０≦Ｚ＜１）からなることができる。中間層５ｃの一層毎の厚さは１［ｎｍ］より厚く３［ｎｍ］より薄いことが好ましく、一実施例としては２．５［ｎｍ］である。
図２は、本実施の形態に係る、半導体発光素子１Ａを製造する方法の主要な工程を示すフローチャートである。また、図３および図４は、図２に示した各工程を説明するための図である。まず、図２の工程Ｓ１０１では、図３（ａ）に示すように、主面４０ａを有するサファイア基板４０を準備する。次に、工程Ｓ１０３において、エピタキシャルウエハといった基板生産物を製造する。工程Ｓ１０３ａでは、図３（ｂ）に示すように、サファイア基板４０上にＬＴ−ＧａＮ層４１およびｎ型窒化ガリウム系半導体層４２をエピタキシャル成長させる。これらの各層の厚さは、例えばＬＴ−ＧａＮ層４１が２０［ｎｍ］、ｎ型窒化ガリウム系半導体層４２が５０００［ｎｍ］である。ＬＴ−ＧａＮ層４１は低温成長の半絶縁性ＧａＮであり、ｎ型窒化ガリウム系半導体層４２はＧａＮであることが好ましい。
続く工程Ｓ１０３ｂでは、図４（ａ）に示すように、III族窒化物半導体からなる活性層４３をｎ型窒化ガリウム系半導体層４２上に形成する。本実施形態では、ｎ型窒化ガリウム系半導体層４２上に井戸層４３ａ、中間層４３ｃおよび障壁層４３ｂをこの順で繰り返しエピタキシャル成長させることにより、活性層４３を形成する。活性層４３の井戸層４３ａはＩｎＸＧａ１−ＸＮ（０＜Ｘ＜１）を成長して形成され、活性層４３の中間層４３ｃはＩｎＺＧａ１−ＺＮ（０≦Ｚ＜１）を成長して形成され、活性層４３の障壁層４３ｂはＩｎＹＧａ１−ＹＮ（０≦Ｙ＜１，Ｙ＜Ｘ）を成長して形成される。井戸層４３ａの一層毎の厚さは１０［ｎｍ］以下であり、例えば３［ｎｍ］である。中間層４３ｃの厚さは１［ｎｍ］より厚く３［ｎｍ］より薄い、例えば２．５［ｎｍ］である。障壁層４３ｂの厚さは例えば１２．５［ｎｍ］である。
続く工程Ｓ１０３ｃでは、図４（ｂ）に示すように、ｐ型ＡｌＧａＮ半導体層４４およびｐ型窒化ガリウム系半導体層４５を活性層４３上にエピタキシャル成長させる。ｐ型ＡｌＧａＮ半導体層４４は例えば電子ブロック層であり、ｐ型窒化ガリウム系半導体層４５は例えばコンタクト層である。これらの各層の厚さは、例えばｐ型ＡｌＧａＮ半導体層４４が２５［ｎｍ］、ｐ型窒化ガリウム系半導体層４５が５０［ｎｍ］である。ｐ型窒化ガリウム系半導体層４５は例えばＧａＮを成長して形成される。以上の工程により、エピタキシャルウェハが作製される。
工程Ｓ１０５では、エピタキシャルウェハのｐ型窒化ガリウム系半導体層４５上に電極（アノード電極）を形成する。この電極は例えばＮｉ／Ａｕからなり、電極面積は例えば１．６×１０-3［ｃｍ2］である。また、ｐ型窒化ガリウム系半導体層４５、ｐ型ＡｌＧａＮ半導体層４４および活性層４３の一部領域をドライエッチングにより除去してｎ型窒化ガリウム系半導体層４２を露出させ、ｎ型窒化ガリウム系半導体層４２の該露出領域上に別の電極（カソード電極）を形成する。この電極は例えばＴｉ／Ａｌ／Ａｕからなる。最後に、このエピタキシャルウェハをチップ状に分割することにより、本実施形態の半導体発光素子１Ａが完成する。
ここで、図５を参照しつつ、活性層４３を構成する量子井戸構造の製造方法の具体例について更に詳細に説明する。図５（ａ）は活性層４３を成長させる際のサファイア基板４０の温度（基板温度Ｔｇ）の遷移を示しており、図５（ｂ）はガリウム原料ガス（トリメチルガリウム；ＴＭＧａ）の供給量の遷移を示しており、図５（ｃ）は窒素原料ガス（アンモニア；ＮＨ3）の供給量の遷移を示している。
まず、図中の期間Ｔ１において、井戸層４３ａとなるＩｎＧａＮ結晶を成長させる。井戸層４３ａを成長させる工程においては、基板温度Ｔｇを第１の温度、例えば７６０℃といった比較的低温に保ちつつ井戸層４３ａを成長させる。このような低い温度に設定するのは、ＩｎＧａＮ結晶の十分な結晶性を担保するためである。また、井戸層４３ａを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば１５．６［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば８［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの流量ＱInを例えば５８．０［μｍｏｌ／分］とする。また、井戸層４３ａの成長速度を例えば０．２［μｍ／時］とする。
続いて、期間Ｔ２において中間層４３ｃとなるＧａＮ結晶を成長させる。中間層４３ｃを成長させる工程においては、基板温度Ｔｇを井戸層４３ａ成長時の第１の温度（例えば７６０℃）から障壁層４３ｂ成長時の第２の温度（例えば８６０℃）まで次第に昇温させながら、ＧａＮ結晶を井戸層４３ａ上に成長させる。また、中間層４３ｃを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば２．６［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの供給を停止する。また、中間層４３ｃの成長速度を後述する障壁層４３ｂの成長速度より遅く、例えば０．０４［μｍ／時］とする。
続いて、図中の期間Ｔ３において、障壁層４３ｂとなるＧａＮ結晶を成長させる。障壁層４３ｂを成長させる工程においては、基板温度Ｔｇを第２の温度、例えば８６０℃といった比較的高温に保ちつつ障壁層４３ｂを中間層４３ｃ上に成長させる。また、障壁層４３ｂを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば２４．４［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とする。また、障壁層４３ｂの成長速度を例えば０．４［μｍ／時］とする。
続いて、図中の期間Ｔ４において、基板温度Ｔｇを第２の温度（８６０℃）から第１の温度（７６０℃）へ降温する。このとき、ＴＭＧａの供給は停止し、アンモニア（ＮＨ3）のみ流量を例えば８［ｓｌｍ（標準リットル／分）］として供給する。
以上の井戸層成長工程、中間層成長工程および障壁層成長工程を所定の回数だけ繰り返し成長させることにより、図４（ａ）に示した活性層４３が形成される。
図６は、以上の製造方法により製造された半導体発光素子１Ａ（ベアチップ）の供給電流量に応じた光出力特性を示すグラフである。また、図７は、以上の製造方法により製造された半導体発光素子１Ａ（ベアチップ）の供給電流量に応じた発光波長特性を示すグラフである。図６に示すように、供給電流２０［ｍＡ］のときに発光波長が５３０［ｎｍ］となり、光出力が２．０［ｍＷ］（外部量子効率４．２％）となる。また、このベアチップをエポキシ樹脂でモールドし、ランプ化した場合の光出力は６．０［ｍＷ］（外部量子効率１２．６％）となる。
以上に述べた量子井戸構造の製造方法および半導体発光素子１Ａにより得られる作用効果について説明する。本実施形態による量子井戸構造の製造方法は、井戸層４３ａを成長する工程と障壁層４３ｂを成長する工程との間に中間層４３ｃを成長する工程を含んでおり、この中間層４３ｃを成長する工程では、井戸層４３ａのバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む中間層４３ｃを、サファイア基板４０の基板温度Ｔｇを第１の温度（例えば７６０℃）から次第に昇温させながら成長させる。この中間層４３ｃが、直後の障壁層４３ｂを成長する工程において井戸層４３ａを保護するので、障壁層４３ｂを成長する工程の際に基板温度Ｔｇを高温（第２の温度、例えば８６０℃）まで昇温した場合でも、井戸層４３ａの結晶構造の分解が抑えられる。
ここで、本発明者の研究により、中間層４３ｃの膜厚が１［ｎｍ］以下だと井戸層４３ａに対する保護が十分でなく、井戸層４３ａの結晶構造の分解が進んで発光特性が変化することが明らかとなった。図８は、本実施形態に対する比較例として、中間層の成長を厚さ１［ｎｍ］の時点で停止し、そのまま基板温度Ｔｇを上昇させて障壁層を成長させる場合の（ａ）基板温度Ｔｇの遷移、（ｂ）ＴＭＧａの供給量の遷移、（ｃ）ＮＨ3の供給量の遷移を示している。
図８を参照すると、まず、期間Ｔ１１において、井戸層となるＩｎＧａＮ結晶を成長させる。この工程では、基板温度Ｔｇを例えば７６０℃といった比較的低温に保ちつつ井戸層を成長させる。また、ＴＭＧａの流量ＱGaを例えば１５．６［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば８［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの流量ＱInを例えば５８．０［μｍｏｌ／分］とする。
続いて、期間Ｔ１２において中間層となるＧａＮ結晶を成長させる。この工程では、基板温度Ｔｇを井戸層成長時の温度（例えば７６０℃）とし、ＴＭＧａの流量ＱGa、アンモニア（ＮＨ3）の流量ＱVをそれぞれ井戸層成長時と同じとし、ＴＭＩｎの供給を停止する。そして、中間層となるＧａＮ結晶を１［ｎｍ］の厚さに成長させる。
続いて、期間Ｔ１３においてアンモニア（ＮＨ3）を除く全ての原料ガスの供給を停止し、基板温度Ｔｇを井戸層成長時の温度（例えば７６０℃）から障壁層成長時の温度（例えば８６０℃）まで昇温する。そして、期間Ｔ１４において、障壁層となるＧａＮ結晶を成長させる。この工程では、基板温度Ｔｇを例えば８６０℃といった比較的高温に保ちつつ障壁層を中間層上に成長させる。また、ＴＭＧａの流量ＱGaを例えば２４．４［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの供給は停止する。その後、図中の期間Ｔ１５において、基板温度Ｔｇを障壁層成長時の温度（８６０℃）から井戸層成長時の温度（７６０℃）へ降温する。このとき、ＴＭＧａおよびＴＭＩｎの供給は停止し、アンモニア（ＮＨ3）のみ流量を例えば８［ｓｌｍ（標準リットル／分）］として供給する。
図８に示した方法により製造された多重量子井戸構造からなる活性層と、本実施形態の方法により製造された多重量子井戸構造からなる活性層４３とを比較すると、以下のとおりとなった。図９は、これらの多重量子井戸構造におけるフォトルミネッセンス（ＰＬ）スペクトルを示すグラフである。図９において、グラフＧ１は本実施形態による活性層４３（中間層４３ｃの厚さが２．５［ｎｍ］）のＰＬスペクトルを示しており、グラフＧ２は図８に示した方法による活性層（中間層の厚さが１［ｎｍ］）のＰＬスペクトルを示している。なお、図９の横軸は発光波長［ｎｍ］を示しており、縦軸はＰＬ強度（任意単位）を示している。図９に示すように、本実施形態の多重量子井戸構造（グラフＧ１）では、５００［ｎｍ］以上の長い波長域でＰＬが好適に得られているのに対し、図８に示した方法により製造された多重量子井戸構造（グラフＧ２）では、そのＰＬ波長が短くなっている。
また、図１０は、図８に示した方法により製造された多重量子井戸構造からなる活性層と、本実施形態の方法により製造された多重量子井戸構造からなる活性層４３とにおけるＸ線回折（ＸＲＤ）の結果を示すグラフである。図１０において、グラフＧ３は本実施形態による活性層４３の分析結果を示しており、グラフＧ４は図８に示した方法による活性層の分析結果を示している。図１０に示すように、本実施形態の多重量子井戸構造（グラフＧ３）では井戸層４３ａおよび障壁層４３ｂを含む周期構造が好適に得られているのに対し、図８に示した方法により製造された多重量子井戸構造（グラフＧ４）では、その周期構造が崩れてしまっている。この多重量子井戸構造のＰＬ波長（図９）が短波長化した原因は、このような周期構造の不正確さによるものと推測される。
図１１は、井戸層４３ａと障壁層４３ｂとの間に設けられた中間層４３ｃの層厚と、井戸層４３ａのＰＬ強度との関係を示すグラフである。図１１において、グラフＧ５〜Ｇ１０は、それぞれ中間層４３ｃの厚さが０［ｎｍ］、１．３［ｎｍ］、２．５［ｎｍ］、２．９［ｎｍ］、３．３［ｎｍ］および３．８［ｎｍ］の各場合におけるＰＬスペクトルを示している。また、図１２（ａ）はＰＬスペクトルのピーク波長と中間層４３ｃの層厚との関係を示しており、図１２（ｂ）はＰＬ強度と中間層４３ｃの層厚との関係を示している。図１１及び図１２（ａ）に示すように、中間層４３ｃがない場合（図１１のグラフＧ５）、多重量子井戸構造の周期構造が崩れてしまうことによりＰＬ波長が短波長化し、スペクトル形状が短波長領域へ変化してしまう。これに対し、中間層４３ｃの厚さが適切である場合（図１１のグラフＧ６〜Ｇ８）、中間層４３ｃが厚いほど井戸層４３ａの結晶構造の分解が抑えられ、より長いＰＬ波長が得られる。
また、図１１及び図１２（ｂ）によると、中間層４３ｃが厚過ぎる場合（図１１のグラフＧ９，Ｇ１０）、ＰＬ強度自体が低下してしまうことがわかる。その理由は、中間層４３ｃは比較的低い成長温度で成長するので、中間層４３ｃの膜厚が３［ｎｍ］以上になるとその上に成長する障壁層４３ｂの結晶品質が低下してしまい、井戸層４３ａのＩｎ組成に応じた発光特性が得られないためと推測される。
本実施形態による量子井戸構造の製造方法によれば、中間層４３ｃを成長させる工程の際に中間層４３ｃを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させているので、障壁層４３ｂを成長させる際の高温下における井戸層４３ａの結晶構造の分解を効果的に抑制し、Ｉｎ組成に応じた発光特性を実現することができる。
また、本実施形態のように、中間層４３ｃを成長させる工程の際には、中間層４３ｃの成長速度を、障壁層４３ｂを成長させる工程の際の障壁層４３ｂの成長速度より遅くすることが好ましい。これにより、比較的低い基板温度Ｔｇで成長するため結晶品質が低い中間層４３ｃの膜厚をより薄くすることができる。
（第２の実施の形態）
図１３は、第２実施形態に係る量子井戸構造の製造方法を示す図である。図１３は、図５に示した方法とは別の方法によって活性層４３を成長させる際のサファイア基板４０の温度（基板温度Ｔｇ）の遷移を示しており、図１３（ｂ）はガリウム原料ガス（トリメチルガリウム；ＴＭＧａ）の供給量の遷移を示しており、図１３（ｃ）は窒素原料ガス（アンモニア；ＮＨ3）の供給量の遷移を示している。
まず、図中の期間Ｔ２１において、井戸層４３ａとなるＩｎＧａＮ結晶を成長させる。井戸層４３ａを成長させる工程においては、基板温度Ｔｇを第１の温度、例えば７６０℃といった比較的低温に保ちつつ井戸層４３ａを成長させる。また、井戸層４３ａを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば１５．６［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば８［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの流量ＱInを例えば５８．０［μｍｏｌ／分］とする。また、井戸層４３ａの成長速度を例えば０．２［μｍ／時］とする。
続いて、期間Ｔ２２において中間層４３ｃの一部となるＩｎＧａＮ結晶を成長させる（第１中間層成長工程）。この第１中間層成長工程においては、基板温度Ｔｇを井戸層４３ａ成長時の第１の温度（例えば７６０℃）から次第に昇温させながら、ＩｎＧａＮ結晶を井戸層４３ａ上に成長させる。また、第１中間層成長工程においては、ＴＭＧａの流量ＱGaを例えば１５．６［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの供給を停止する。また、中間層４３ｃの成長速度を後述する障壁層４３ｂの成長速度より遅く、例えば０．２［μｍ／時］とする。
続いて、図中の期間Ｔ２３において中間層４３ｃの成長を中断しつつ（すなわち、ＴＭＧａおよびＴＭＩｎの供給を停止して）、上記した第１中間層成長工程から引き続いて基板温度Ｔｇを次第に昇温させる（昇温工程）。なお、この昇温工程においては、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］として供給を継続する。
続いて、図中の期間Ｔ２４において、昇温工程から引き続いて基板温度Ｔｇを第２の温度、例えば８６０℃といった比較的高温まで次第に昇温させながら、中間層４３ｃの残りの部分を更に成長させる（第２中間層成長工程）。このとき、第１中間層成長工程および第２中間層成長工程を通じた中間層４３ｃの合計厚さを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さとする。この第２中間層成長工程においては、ＴＭＧａの流量ＱGaを例えば４．２［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とする。また、中間層４３ｃの成長速度を後述する障壁層４３ｂの成長速度より遅く、例えば０．０４［μｍ／時］とする。
続いて、図中の期間Ｔ２５において、障壁層４３ｂとなるＧａＮ結晶を成長させる。障壁層４３ｂを成長させる工程においては、基板温度Ｔｇを第２の温度（８６０℃）に保ちつつ障壁層４３ｂを中間層４３ｃ上に成長させる。また、障壁層４３ｂを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば２４．４［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの供給は停止する。また、障壁層４３ｂの成長速度を例えば０．４［μｍ／時］とする。
続いて、図中の期間Ｔ２６において、基板温度Ｔｇを第２の温度（８６０℃）から第１の温度（７６０℃）へ降温する。このとき、ＴＭＧａおよびＴＭＩｎの供給は停止し、アンモニア（ＮＨ3）のみ流量を例えば８［ｓｌｍ（標準リットル／分）］として供給する。
以上の井戸層成長工程、第１中間層成長工程、昇温工程、第２中間層形成工程および障壁層成長工程を所定の回数だけ繰り返し成長させることにより、第２実施形態の活性層４３が形成される。なお、半導体発光素子１Ａを製造する為の、活性層４３を除く他の構成を製造する工程については、第１実施形態と同様であるため詳細な説明を省略する。
以上に説明した第２実施形態に係る量子井戸構造の製造方法は、井戸層４３ａを成長する工程と障壁層４３ｂを成長する工程との間に第１中間層成長工程、昇温工程および第２中間層成長工程を含んでおり、第１中間層成長工程および第２中間層成長工程では、基板温度Ｔｇを第１の温度（例えば７６０℃）から次第に昇温させながら中間層４３ｃの一部を成長させる。そして、中間層４３ｃの当該一部が井戸層４３ａを保護するので、基板温度Ｔｇを高温（第２の温度、例えば８６０℃）まで昇温した場合でも井戸層４３ａの結晶構造の分解が抑えられる。また、昇温工程を経た第２中間層成長工程では比較的高温で中間層４３ｃの残りの部分を成長させるので、中間層４３ｃおよびその上に成長する障壁層４３ｂの結晶品質を高めることができる。更に、この第２実施形態に係る量子井戸構造の製造方法によれば、上述した第１実施形態と同様、中間層４３ｃの合計厚さを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることにより、井戸層４３ａの結晶構造の分解を抑えて井戸層４３ａのＩｎ組成に応じた発光特性を実現することができる。
（第３の実施の形態）
図１４（ａ）は、本発明に係る半導体発光素子の第３実施形態として、半導体発光素子１Ｂの構成を概略的に示す側断面図である。半導体発光素子１Ｂとしては、例えば面発光の発光ダイオードがある。半導体発光素子１Ｂは、例えばその厚さ方向から見て一辺４００［μｍ］の正方形状を呈する素子（チップ）である。半導体発光素子１Ｂは、ｎ型窒化ガリウム系半導体層２３と、Ｉｎを含むIII族窒化物半導体層を有する活性層２５と、ｐ型ＡｌＧａＮ半導体層２７と、ｐ型窒化ガリウム系半導体層２９とを備えている。活性層２５は、ｎ型窒化ガリウム系半導体層２３上に設けられている。ｐ型ＡｌＧａＮ半導体層２７は、活性層２５上に設けられている。ｐ型窒化ガリウム系半導体層２９は、ｐ型ＡｌＧａＮ半導体層２７上に設けられている。なお、ｐ型窒化ガリウム系半導体層２９上には図示しない電極（アノード電極）が設けられている。
ｎ型窒化ガリウム系半導体層２３は、下部クラッド層として機能する。ｎ型窒化ガリウム系半導体層２３の一例としては、厚さ２０００［ｎｍ］のｎ型ＧａＮ半導体層が好適である。また、ｐ型ＡｌＧａＮ半導体層２７は、活性層２５からの電子リークを低減して発光効率を高めるための電子ブロック層として機能する。ｐ型ＡｌＧａＮ半導体層２７の厚さは、例えば２０［ｎｍ］である。また、ｐ型窒化ガリウム系半導体層２９は、電極と電気的に導通するためのコンタクト層として機能する。ｐ型窒化ガリウム系半導体層２９の一例としては、厚さ５０［ｎｍ］のｐ型ＧａＮ半導体層が好適である。
半導体発光素子１Ｂは、ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ半導体（０≦Ｓ≦１，０≦Ｔ≦１，０≦Ｓ＋Ｔ≦１）からなる基板３５を更に含む。基板３５は、一実施例ではｎ型ＧａＮ基板である。基板３５の表面３５ａ上にはｎ型窒化ガリウム系半導体層２３が設けられており、また基板３５の裏面上には図示しない電極（カソード電極）が設けられている。
活性層２５は量子井戸構造を有しており、井戸層２５ａおよび障壁層２５ｂを含む。井戸層２５ａは、Ｉｎを組成中に有するIII族窒化物半導体からなり、例えばＩｎＸＧａ１−ＸＮ（０＜Ｘ＜１）からなることができる。井戸層２５ａの発光波長は、例えば５００［ｎｍ］以上である。障壁層２５ｂは、井戸層２５ａのバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体からなり、例えばＩｎ組成が井戸層２５ａよりも少ないＩｎＹＧａ１−ＹＮ（０≦Ｙ＜１，Ｙ＜Ｘ）からなることができる。なお、障壁層２５ｂの材料としては、必要な場合にはＧａＮであることができる。井戸層２５ａの一層毎の厚さは１０［ｎｍ］以下であり、例えば４［ｎｍ］である。障壁層２５ｂの厚さは井戸層２５ａより厚いことが好ましく、障壁層２５ｂの一層毎の厚さは例えば１２．５［ｎｍ］である。活性層２５からの光は、ｐ型窒化ガリウム系半導体層２９上に設けられた電極を介して出射される。
半導体発光素子１Ｂは窒化ガリウム層３１を更に含む。窒化ガリウム層３１は、活性層２５とｐ型ＡｌＧａＮ半導体層２７との間に設けられている。窒化ガリウム層３１は、窒素雰囲気下で成長したＧａＮからなる。窒化ガリウム層３１の厚さは、例えば３［ｎｍ］である。
また、半導体発光素子１Ｂはｎ型窒化ガリウム系緩衝層３３を更に含む。ｎ型窒化ガリウム系緩衝層３３は、ｎ型窒化ガリウム系半導体層２３と活性層２５との間に設けられている。ＩｎＧａＮからなる井戸層２５ａのｃ軸格子定数は、ＧａＮからなるｎ型窒化ガリウム系半導体層２３のｃ軸格子定数（０．５１８５１［ｎｍ］）よりも大きい。この半導体発光素子１Ｂにおいては、ｎ型窒化ガリウム系半導体層２３と活性層２５との格子定数の違いを補償するためにｎ型窒化ガリウム系緩衝層３３が用いられる。これにより、活性層２５はＧａＮの影響を受けることなく成長可能である。
ｎ型窒化ガリウム系緩衝層３３はＩｎＧａＮからなることが好ましく、ｎ型窒化ガリウム系緩衝層３３の厚さは例えば１００［ｎｍ］である。ＩｎＧａＮの成長温度は、例えば９００℃以下であることが好ましく、また例えば７００℃以上であることが好ましい。
図１４（ｂ）は、本実施形態の活性層２５の構成をより詳細に示す側断面図である。同図に示すように、活性層２５は井戸層２５ａおよび障壁層２５ｂが交互に積層された多重量子井戸構造を備えている。また、活性層２５は、井戸層２５ａと障壁層２５ｂとの間に中間層２５ｃを更に備えている。すなわち、本実施形態の活性層２５は、井戸層２５ａ上に中間層２５ｃが設けられ、中間層２５ｃ上に障壁層２５ｂが設けられ、障壁層２５ｂ上に更に井戸層２５ａが設けられるといった順序で積層されている。なお、中間層２５ｃの構成や組成については、前述した第１実施形態の中間層５ｃと同様である。
図１５は、本実施の形態に係る、半導体発光素子１Ｂを製造する方法の主要な工程を示すフローチャートである。また、図１６および図１７は、図１５に示した各工程を説明するための図である。まず、図１５の工程Ｓ２０１では、図１６（ａ）に示すように、主面６０ａを有するｎ型ＧａＮ基板６０を準備する。次に、工程Ｓ２０３において、エピタキシャルウエハといった基板生産物を製造する。工程Ｓ２０３ａでは、図１６（ｂ）に示すように、ｎ型ＧａＮ基板６０上にｎ型窒化ガリウム系半導体層６１およびｎ型窒化ガリウム系緩衝層６２をエピタキシャル成長させる。これらの各層の厚さは、例えばｎ型窒化ガリウム系半導体層６１が２０００［ｎｍ］、ｎ型窒化ガリウム系緩衝層６２が１００［ｎｍ］である。ｎ型窒化ガリウム系半導体層６１はＧａＮであることが好ましく、ｎ型窒化ガリウム系緩衝層６２はＩｎＧａＮであることが好ましい。
続く工程Ｓ２０３ｂでは、図１７（ａ）に示すように、III族窒化物半導体からなる活性層６３をｎ型窒化ガリウム系緩衝層６２上に形成する。本実施形態では、ｎ型窒化ガリウム系緩衝層６２上に井戸層６３ａ、中間層６３ｃおよび障壁層６３ｂをこの順で繰り返しエピタキシャル成長させることにより、活性層６３を形成する。活性層６３の井戸層６３ａはＩｎＸＧａ１−ＸＮ（０＜Ｘ＜１）を成長して形成され、活性層６３の中間層６３ｃはＩｎＺＧａ１−ＺＮ（０≦Ｚ＜１）を成長して形成され、活性層６３の障壁層６３ｂはＩｎＹＧａ１−ＹＮ（０≦Ｙ＜１，Ｙ＜Ｘ）を成長して形成される。井戸層６３ａの一層毎の厚さは１０［ｎｍ］以下であり、例えば４［ｎｍ］である。中間層６３ｃの厚さは１［ｎｍ］より厚く３［ｎｍ］より薄い、例えば２．５［ｎｍ］である。障壁層６３ｂの厚さは例えば１２．５［ｎｍ］である。
続く工程Ｓ２０３ｃでは、図１７（ｂ）に示すように、ｐ型ＡｌＧａＮ半導体層６４およびｐ型窒化ガリウム系半導体層６５を活性層６３上にエピタキシャル成長させる。ｐ型ＡｌＧａＮ半導体層６４は例えば電子ブロック層であり、ｐ型窒化ガリウム系半導体層６５は例えばコンタクト層である。これらの各層の厚さは、例えばｐ型ＡｌＧａＮ半導体層６４が２０［ｎｍ］、ｐ型窒化ガリウム系半導体層６５が５０［ｎｍ］である。ｐ型窒化ガリウム系半導体層６５は例えばＧａＮを成長して形成される。以上の工程により、エピタキシャルウェハが作製される。
工程Ｓ２０５では、エピタキシャルウェハのｐ型窒化ガリウム系半導体層６５上に電極（アノード電極）を形成する。この電極は例えばＮｉ／Ａｕからなり、電極面積は例えば１．６×１０-3［ｃｍ2］である。また、ｎ型ＧａＮ基板６０の裏面上に別の電極（カソード電極）を形成する。この電極は例えばＴｉ／Ａｌ／Ａｕからなる。最後に、このエピタキシャルウェハをチップ状に分割することにより、本実施形態の半導体発光素子１Ｂが完成する。
ここで、図１８を参照しつつ、活性層６３を構成する量子井戸構造の製造方法の具体例について更に詳細に説明する。図１８（ａ）は活性層６３を成長させる際のｎ型ＧａＮ基板６０の温度（基板温度Ｔｇ）の遷移を示しており、図１８（ｂ）はＴＭＧａの供給量の遷移を示しており、図１８（ｃ）はＮＨ3の供給量の遷移を示しており、図１８（ｄ）はＴＭＩｎの供給量の遷移を示している。
まず、図中の期間Ｔ３１において、井戸層６３ａとなるＩｎＧａＮ結晶を成長させる。井戸層６３ａを成長させる工程においては、基板温度Ｔｇを第１の温度、例えば６６０℃といった比較的低温に保ちつつ井戸層６３ａを成長させる。このような低い温度に設定するのは、オフ角を有するｎ型ＧａＮ基板６０上においてＩｎＧａＮ結晶の十分なＩｎ組成を担保するためである。また、井戸層６３ａを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば２４．４［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば８［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの流量ＱInを例えば３６．５［μｍｏｌ／分］とする。また、井戸層６３ａの成長速度を例えば０．３［μｍ／時］とする。
続いて、期間Ｔ３２において中間層６３ｃとなるＩｎＧａＮ結晶を成長させる。中間層６３ｃを成長させる工程においては、基板温度Ｔｇを井戸層６３ａ成長時の第１の温度（例えば６６０℃）から障壁層６３ｂ成長時の第２の温度（例えば８６０℃）まで次第に昇温させながら、ＩｎＧａＮ結晶を井戸層６３ａ上に成長させる。また、中間層６３ｃを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば２．６［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの流量ＱInを例えば０．３［μｍｏｌ／分］とする。また、中間層６３ｃの成長速度を後述する障壁層６３ｂの成長速度より遅く、例えば０．０４［μｍ／時］とする。
続いて、図中の期間Ｔ３３において、障壁層６３ｂとなるＩｎＧａＮ結晶を成長させる。障壁層６３ｂを成長させる工程においては、基板温度Ｔｇを第２の温度、例えば８６０℃といった比較的高温に保ちつつ障壁層６３ｂを中間層６３ｃ上に成長させる。また、障壁層６３ｂを成長させる工程においては、ＴＭＧａの流量ＱGaを例えば２４．４［μｍｏｌ／分］とし、アンモニア（ＮＨ3）の流量ＱVを例えば６［ｓｌｍ（標準リットル／分）］とし、ＴＭＩｎの流量ＱInを例えば１．６［μｍｏｌ／分］とする。また、障壁層６３ｂの成長速度を例えば０．４［μｍ／時］とする。
続いて、図中の期間Ｔ３４において、基板温度Ｔｇを第２の温度（８６０℃）から第１の温度（７６０℃）へ降温する。このとき、ＴＭＧａおよびＴＭＩｎの供給は停止し、アンモニア（ＮＨ3）のみ流量を例えば８［ｓｌｍ（標準リットル／分）］として供給する。
以上の井戸層成長工程、中間層成長工程および障壁層成長工程を所定の回数だけ繰り返し成長させることにより、図１７（ａ）に示した活性層６３が形成される。
以上に説明した本実施形態に係る量子井戸構造の製造方法は、井戸層６３ａを成長する工程と障壁層６３ｂを成長する工程との間に中間層６３ｃを成長する工程を含んでおり、この工程では、基板温度Ｔｇを第１の温度（例えば６６０℃）から次第に昇温させながら中間層６３ｃを成長させる。この中間層６３ｃが、直後の障壁層６３ｂを成長する工程において井戸層６３ａを保護するので、障壁層６３ｂを成長する工程の際に基板温度Ｔｇを高温（第２の温度、例えば８６０℃）まで昇温した場合でも、井戸層６３ａの結晶構造の分解が抑えられる。また、前述した第１実施形態と同様、中間層６３ｃを成長する工程の際に中間層６３ｃを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることにより、井戸層６３ａの結晶構造の分解を抑えてＩｎ組成に応じた発光特性を実現することができる。
また、本実施形態のように、ｎ型ＧａＮ基板６０（３５）上に発光波長５００［ｎｍ］以上の発光素子に用いるエピタキシャルウェハを成長させる際には基板温度Ｔｇをより低くする必要があり（本実施形態では６６０℃）、障壁層６３ｂ（２５ｂ）を成長させる際の高温によって井戸層６３ａ（２５ａ）の結晶構造がより分解し易くなるという問題点が生じてしまう。このような問題点に対し、本実施形態の方法によれば、井戸層６３ａ（２５ａ）の結晶構造の分解を抑えて井戸層６３ａ（２５ａ）のＩｎ組成に応じた発光特性を実現するという効果をより顕著に得ることができる。
本発明による量子井戸構造の製造方法、量子井戸構造、および半導体発光素子は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態においては、半導体発光素子が備える基板の例としてサファイア基板およびＧａＮ基板を例示したが、本発明に係る半導体発光素子はこれら以外の基板を使用しても実施可能である。また、上記実施形態では井戸層の組成例としてＩｎＧａＮを例示したが、本発明における井戸層はこれに限られず、Ｉｎを含むIII族窒化物半導体であれば他の組成を有してもよい。
図１（ａ）は、本発明の第１実施形態として半導体発光素子１Ａの構成を概略的に示す側断面図である。図１（ｂ）は、第１実施形態の活性層５の構成をより詳細に示す側断面図である。 図２は、第１実施形態に係る、半導体発光素子１Ａを製造する方法の主要な工程を示すフローチャートである。 図３（ａ）及び図３（ｂ）は、図２に示した各工程を説明するための図である。 図４（ａ）及び図４（ｂ）は、図２に示した各工程を説明するための図である。 図５（ａ）は活性層４３を成長させる際のサファイア基板４０の温度（基板温度Ｔｇ）の遷移を示しており、図５（ｂ）はガリウム原料ガス（トリメチルガリウム；ＴＭＧａ）の供給量の遷移を示しており、図５（ｃ）は窒素原料ガス（アンモニア；ＮＨ3）の供給量の遷移を示している。 図６は、第１実施形態に係る製造方法により製造された半導体発光素子１Ａ（ベアチップ）の供給電流量に応じた光出力特性を示すグラフである。 図７は、第１実施形態に係る製造方法により製造された半導体発光素子１Ａ（ベアチップ）の供給電流量に応じた発光波長特性を示すグラフである。 図８は、第１実施形態に対する比較例として、中間層の成長を厚さ１［ｎｍ］の時点で停止し、そのまま基板温度Ｔｇを上昇させて障壁層を成長させる場合の（ａ）基板温度Ｔｇの遷移、（ｂ）ＴＭＧａの供給量の遷移、（ｃ）ＮＨ3の供給量の遷移を示している。 図９は、多重量子井戸構造におけるフォトルミネッセンス（ＰＬ）スペクトルを比較するためのグラフである。 図１０は、図８に示した方法により製造された多重量子井戸構造からなる活性層と、第１実施形態の方法により製造された多重量子井戸構造からなる活性層４３とにおけるＸ線回折（ＸＲＤ）の結果を示すグラフである。 図１１は、井戸層４３ａと障壁層４３ｂとの間に設けられた中間層４３ｃの層厚と、井戸層４３ａのＰＬ強度との関係を示すグラフである。 図１２（ａ）はＰＬスペクトルのピーク波長と中間層４３ｃの層厚との関係を示しており、図１２（ｂ）はＰＬ強度と中間層４３ｃの層厚との関係を示している。 図１３は、第２実施形態に係る量子井戸構造の製造方法を示す図である。 図１４（ａ）は、本発明に係る半導体発光素子の第３実施形態として、半導体発光素子１Ｂの構成を概略的に示す側断面図である。図１４（ｂ）は、第３実施形態の活性層２５の構成をより詳細に示す側断面図である。 図１５は、第３実施形態に係る、半導体発光素子１Ｂを製造する方法の主要な工程を示すフローチャートである。 図１６（ａ）及び図１６（ｂ）は、図１５に示した各工程を説明するための図である。 図１７（ａ）及び図１７（ｂ）は、図１５に示した各工程を説明するための図である。 図１８（ａ）は活性層６３を成長させる際のｎ型ＧａＮ基板６０の温度（基板温度Ｔｇ）の遷移を示しており、図１８（ｂ）はＴＭＧａの供給量の遷移を示しており、図１８（ｃ）はＮＨ3の供給量の遷移を示しており、図１８（ｄ）はＴＭＩｎの供給量の遷移を示している。
符号の説明
１Ａ，１Ｂ…半導体発光素子、３，２３，４２，６１…ｎ型窒化ガリウム系半導体層、５，２５，４３，６３…活性層、５ａ，２５ａ，４３ａ，６３ａ…井戸層、５ｂ，２５ｂ，４３ｂ，６３ｂ…障壁層、５ｃ，２５ｃ，４３ｃ，６３ｃ…中間層、７，２７，４４，６４…ｐ型ＡｌＧａＮ半導体層、９，２９，４５，６５…ｐ型窒化ガリウム系半導体層、１５，４０…サファイア基板、１７，４１…ＬＴ−ＧａＮ層、１９，３１…窒化ガリウム層、３３…ｎ型窒化ガリウム系緩衝層、３５，６０…ｎ型ＧａＮ基板、６２…ｎ型窒化ガリウム系緩衝層。

Claims (6)

  1. インジウムを組成中に有するIII族窒化物半導体を含む井戸層と、前記井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む障壁層とを備える量子井戸構造を基板上に形成する方法であって、
    前記基板の温度を第１の温度に保ちつつ前記井戸層を成長させる井戸層成長工程と、
    前記基板の温度を前記第１の温度から次第に昇温させながら、前記井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む中間層を前記井戸層上に成長させる中間層成長工程と、
    前記基板の温度を前記第１の温度より高い第２の温度に保ちつつ前記障壁層を前記中間層上に成長させる障壁層成長工程と
    を含み、
    前記中間層成長工程の際に、前記中間層を１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることを特徴とする、量子井戸構造の製造方法。
  2. 前記中間層成長工程の際に、前記中間層の成長速度を、前記障壁層成長工程の際の前記障壁層の成長速度より遅くすることを特徴とする、請求項１に記載の量子井戸構造の製造方法。
  3. インジウムを組成中に有するIII族窒化物半導体を含む井戸層と、前記井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む障壁層とを備える量子井戸構造を基板上に形成する方法であって、
    前記基板の温度を第１の温度に保ちつつ前記井戸層を成長させる井戸層成長工程と、
    前記基板の温度を前記第１の温度から次第に昇温させながら、前記井戸層のバンドギャップエネルギーより大きいバンドギャップエネルギーを有するIII族窒化物半導体を含む中間層を前記井戸層上に成長させる第１中間層成長工程と、
    前記中間層の成長を中断しつつ、前記第１中間層成長工程から引き続いて前記基板の温度を次第に昇温させる昇温工程と、
    前記昇温工程から引き続いて前記基板の温度を前記第１の温度より高い第２の温度まで次第に昇温させながら、前記中間層を更に成長させる第２中間層成長工程と、
    前記基板の温度を前記第２の温度に保ちつつ前記障壁層を前記中間層上に成長させる障壁層成長工程と
    を含み、
    前記第１中間層成長工程および前記第２中間層成長工程によって、前記中間層の合計厚さを１［ｎｍ］より厚く３［ｎｍ］より薄い厚さに成長させることを特徴とする、量子井戸構造の製造方法。
  4. 前記第２中間層成長工程の際に、前記中間層の成長速度を、前記障壁層成長工程の際の前記障壁層の成長速度より遅くすることを特徴とする、請求項３に記載の量子井戸構造の製造方法。
  5. 前記井戸層の発光波長が５００ｎｍ以上であることを特徴とする、請求項１〜４のいずれか一項に記載の量子井戸構造の製造方法。
  6. 前記基板がＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ半導体（０≦Ｓ≦１，０≦Ｔ≦１，０≦Ｓ＋Ｔ≦１）からなることを特徴とする、請求項１〜５のいずれか一項に記載の量子井戸構造の製造方法。
JP2008179491A 2008-07-09 2008-07-09 量子井戸構造の製造方法 Pending JP2010021290A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008179491A JP2010021290A (ja) 2008-07-09 2008-07-09 量子井戸構造の製造方法
EP09164925A EP2144278A3 (en) 2008-07-09 2009-07-08 Method of fabricating a quantum well structure
KR1020090062097A KR20100006547A (ko) 2008-07-09 2009-07-08 양자 우물 구조의 제조 방법
CN200910140219A CN101626059A (zh) 2008-07-09 2009-07-09 量子阱结构的制造方法
TW098123268A TW201021123A (en) 2008-07-09 2009-07-09 Manufacturing method of quantum well structure
US12/500,074 US7955881B2 (en) 2008-07-09 2009-07-09 Method of fabricating quantum well structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008179491A JP2010021290A (ja) 2008-07-09 2008-07-09 量子井戸構造の製造方法

Publications (1)

Publication Number Publication Date
JP2010021290A true JP2010021290A (ja) 2010-01-28

Family

ID=41202772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008179491A Pending JP2010021290A (ja) 2008-07-09 2008-07-09 量子井戸構造の製造方法

Country Status (6)

Country Link
US (1) US7955881B2 (ja)
EP (1) EP2144278A3 (ja)
JP (1) JP2010021290A (ja)
KR (1) KR20100006547A (ja)
CN (1) CN101626059A (ja)
TW (1) TW201021123A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003341A (ja) * 2013-10-08 2014-01-09 Toshiba Corp 半導体発光素子
JP2014033185A (ja) * 2012-08-06 2014-02-20 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
WO2016103835A1 (ja) * 2014-12-26 2016-06-30 ソニー株式会社 光半導体デバイス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199236A (ja) * 2009-02-24 2010-09-09 Sumitomo Electric Ind Ltd 発光素子の製造方法および発光素子
DE102011115312B4 (de) * 2011-09-29 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterschichtenfolge, optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Halbleiterschichtenfolge
US9343625B2 (en) 2011-12-29 2016-05-17 Chip Technology Inc. Semiconductor light emitting diode and method for manufacturing the same
DE102012104671B4 (de) 2012-05-30 2020-03-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip
CN103872198B (zh) * 2014-03-24 2016-09-28 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管
KR20170052738A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 발광소자
CN113451460B (zh) * 2020-11-20 2022-07-22 重庆康佳光电技术研究院有限公司 发光器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2006210692A (ja) * 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体発光素子
JP2006237281A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置の製造方法
JP2006332258A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2008118049A (ja) * 2006-11-07 2008-05-22 Rohm Co Ltd ＧａＮ系半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476567B1 (ko) * 2003-09-26 2005-03-17 삼성전기주식회사 질화물 반도체 소자
CN100446281C (zh) * 2003-10-02 2008-12-24 昭和电工株式会社 氮化物半导体；使用该半导体的发光器件；及其制造方法
JP4389723B2 (ja) * 2004-02-17 2009-12-24 住友電気工業株式会社 半導体素子を形成する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2006210692A (ja) * 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体発光素子
JP2006237281A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置の製造方法
JP2006332258A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2008118049A (ja) * 2006-11-07 2008-05-22 Rohm Co Ltd ＧａＮ系半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033185A (ja) * 2012-08-06 2014-02-20 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
JP2014003341A (ja) * 2013-10-08 2014-01-09 Toshiba Corp 半導体発光素子
WO2016103835A1 (ja) * 2014-12-26 2016-06-30 ソニー株式会社 光半導体デバイス
JPWO2016103835A1 (ja) * 2014-12-26 2017-10-05 ソニー株式会社 光半導体デバイス
US10109984B2 (en) 2014-12-26 2018-10-23 Sony Corporation Optical semiconductor device
US10700497B2 (en) 2014-12-26 2020-06-30 Sony Corporation Optical semiconductor device

Also Published As

Publication number Publication date
KR20100006547A (ko) 2010-01-19
TW201021123A (en) 2010-06-01
US20100009484A1 (en) 2010-01-14
EP2144278A3 (en) 2010-05-19
US7955881B2 (en) 2011-06-07
CN101626059A (zh) 2010-01-13
EP2144278A2 (en) 2010-01-13

Similar Documents

Publication Publication Date Title
JP2010021290A (ja) 量子井戸構造の製造方法
CN102403417B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
JP5048236B2 (ja) 半導体発光素子、および半導体発光素子を作製する方法
KR100568298B1 (ko) 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
EP1788619A2 (en) Semiconductor device and method of fabricating the same
JP2001160627A5 (ja)
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
JP2007067114A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法並びににｉｉｉ族窒化物半導体発光素子
JP2010010675A (ja) 半導体装置の製造方法およびその構造
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
WO2004017432A1 (en) Nitride semiconductor and fabrication method thereof
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2009239038A (ja) 半導体素子およびその製造方法
JP2007012809A (ja) 窒化ガリウム系化合物半導体装置およびその製造方法
JP2009231609A (ja) 半導体発光素子の製造方法
JP2008028385A (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2007073947A (ja) 窒化ガリウム系化合物半導体の結晶エピタキシー構造
CN1972044A (zh) 半导体器件及其制造方法
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
CN109616560A (zh) 一种适用于氮化物外延层生长的复合衬底

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101210