JP2010015348A - 電源回路 - Google Patents

Abstract

【課題】出力電圧短絡保護回路が動作する場合に、低電圧誤動作防止回路も確実に動作させることが可能な電源回路を提供することを目的とする。
【解決手段】本発明に係る電源回路は、入力電圧Ｖｃｃに応じて出力電圧Ｖｏｕｔを出力する電圧レギュレータ回路１と、電圧レギュレータ回路１が出力する出力電圧Ｖｏｕｔの値に応じて、外部からの電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給することを停止する第１のスイッチ手段４，５とを備える。そして、電源電圧Ｖｉｎの初期の立ち上がり時に、第１のスイッチ手段４，５にかかわらず、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給する第２のスイッチ手段１，２を備える。
【選択図】図１

Description

本発明は、電源回路に関し、特に、電源電圧から、所望の値の出力電圧を生成する電源回路に関する発明である。

あらゆる分野の電化製品において、製品内部の様々な電子部品を動作させるためには、外部から供給される電源電圧から、安定した所望の値の電圧を生成し、その生成した電圧を内部の電子部品に与える必要がある。この動作をするために、スイッチング・レギュレータなどの電源ＩＣを利用した電圧レギュレータ回路が一般的に広く使用されている。外部からの電源電圧は、入力電圧として電圧レギュレータ回路に入力される。

この電圧レギュレータ回路は、入力電圧が、ある閾値よりも低下した場合に、出力電圧の出力を停止する低電圧誤動作防止回路を備えることが多い。以下、この低電圧誤動作防止回路が動作して、出力電圧を停止するときの入力電圧を、ＵＶＬＯ（Under Voltage Lock Out）検出電圧と記すこともある。

一方、何らかの異常で出力電圧が低下すると、出力電圧を補おうとして最大デューティーで動作するため、電圧レギュレータ回路が破壊される可能性がある。そのため、電圧レギュレータ回路は、出力電圧が所望の値よりも小さくなり、ある条件を満たした場合に、出力電圧の出力を停止する出力電圧短絡保護回路を備えることが多い。この出力電圧短絡保護回路では、タイマーラッチが使用されることもある。タイマーラッチは、出力電圧が所望の値よりも小さい状態が、所定の時間経過すると、ラッチモードになり、出力電圧の出力を停止する。ここでいう所定の時間は、例えば、外付けのコンデンサに充電を始めてから、コンデンサが所定の容量値に達するまでの時間が該当する。

出力電圧短絡保護回路の動作、つまり、出力電圧の出力停止を解除する方法として、入力電圧を解除電圧（例えば、ＵＶＬＯ電圧）まで下げて、低電圧誤動作防止回路を動作させ、電圧レギュレータ回路を立ち下げることが一般的によく知られている。低電圧誤動作防止回路と、出力電圧短絡保護回路とを備える電源回路は、特許文献１に記載されている。

特開平１０−２０１０７８号公報

しかしながら、特許文献１のような電源回路では、電源電圧の生成方法によっては、外部からの電源電圧の供給を停止しても、電圧レギュレータ回路の入力電圧が完全に立ち下がらない場合がある。そのため、低電圧誤動作防止回路が動作せずに、出力電圧短絡保護回路のみが動作する場合がある。その場合には、出力電圧短絡保護回路の動作を解除できずに、電圧レギュレータ回路がラッチモードとなるという問題があった。

本発明は、上記のような問題点を解決するためになされたものであり、出力電圧短絡保護回路が動作する場合に、低電圧誤動作防止回路も確実に動作させることが可能な電源回路を提供することを目的とする。

本発明に係る電源回路は、入力電圧に応じて出力電圧を出力する電圧レギュレータ回路と、前記電圧レギュレータ回路が出力する前記出力電圧の値に応じて、外部からの電源電圧を前記電圧レギュレータ回路に前記入力電圧として供給することを停止する第１のスイッチ手段とを備える。そして、前記電源電圧の初期の立ち上がり時に、前記第１のスイッチ手段にかかわらず、前記電源電圧を前記電圧レギュレータ回路に前記入力電圧として供給する第２のスイッチ手段を備える。

本発明の電源回路によれば、初期動作時、つまり、電源電圧の初期の立ち上がり時には、第２のスイッチ手段により、その電源電圧を電圧レギュレータ回路に供給することができる。その後は、第１のスイッチ手段が、電圧レギュレータ回路が出力する出力電圧の値に応じて電圧レギュレータ回路への電源電圧の供給を停止する。これにより、電圧レギュレータ回路の出力電圧短絡保護回路が動作する場合には、低電圧誤動作防止回路を確実に動作させることができる。

＜実施の形態１＞
図１は、本実施の形態に係る電源回路の構成を示すブロック図である。図に示すように、本実施の形態に係る電源回路は、電圧レギュレータ回路１と、ワンショット回路２と、初期動作用スイッチ回路３と、出力電圧監視回路４と、出力電圧監視用スイッチ回路５とを備える。

電圧レギュレータ回路１は、例えば、一般的なスイッチング・レギュレータ回路から構成され、入力電圧Ｖｃｃに応じて出力電圧Ｖｏｕｔを出力する。初期動作用スイッチ回路３または出力電圧監視用スイッチ回路５が、ＯＮになっているときは、本実施の形態に係る入力電圧Ｖｃｃは、外部からの電源電圧Ｖｉｎに相当する。電圧レギュレータ回路１は、入力電圧Ｖｃｃを昇圧して所望の値の電圧を生成し、その生成した電圧を出力電圧Ｖｏｕｔとして出力する。

本実施の形態に係る電圧レギュレータ回路１は、図示しないが、入力電圧Ｖｃｃの低電圧誤動作防止回路と、出力電圧Ｖｏｕｔの出力電圧短絡保護回路とを備える。低電圧誤動作防止回路は、入力電圧ＶｃｃがＵＶＬＯ検出電圧よりも低下した場合に、出力電圧Ｖｏｕｔの出力を停止する。一方、出力電圧短絡保護回路は、出力電圧Ｖｏｕｔが所望の値よりも小さくなり、ある条件を満たした場合に出力電圧Ｖｏｕｔの出力を停止する。

図１に係る出力電圧監視回路４は、電圧レギュレータ回路１が出力する出力電圧Ｖｏｕｔの値を検出する。出力電圧監視用スイッチ回路５は、出力電圧監視回路４で検出された値に応じて、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給することを停止する。こうして、出力電圧監視回路４と、出力電圧監視用スイッチ回路５とから構成される第１のスイッチ手段は、電圧レギュレータ回路１が出力する出力電圧Ｖｏｕｔの値に応じて、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給することを停止する。

ワンショット回路２は、電源電圧Ｖｉｎの初期の立ち上がり時を検出する。初期動作用スイッチ回路３は、出力電圧監視用スイッチ回路５と並列に設けられ、ワンショット回路２において、電源電圧Ｖｉｎの初期の立ち上がり時を検出した場合に、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給する。こうして、ワンショット回路２と、初期動作用スイッチ回路３とから構成される第２のスイッチ手段は、電源電圧Ｖｉｎの初期の立ち上がり時に、上述の第１のスイッチ手段にかかわらず、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給する。

図２は、本実施の形態に係る電源回路の構成を示す回路図である。本実施の形態に係る電圧レギュレータ回路１は、電源電圧Ｖｉｎが入力電圧Ｖｃｃとして供給される入力端子ＶＣＣを備える。本実施の形態に係る電圧レギュレータ回路１は、入力端子ＶＣＣに加えて、出力電圧を出力する端子ＶＯＵＴと、グランド電位と接続された端子ＧＮＤと、端子ＳＣＰとを備える。

ワンショット回路２は、コンデンサＣ１と、ショットキーバリアダイオードＤ１と、抵抗器Ｒ１とから構成される。初期動作用スイッチ回路３は、ＰＮＰ型バイポーラトランジスタＱ１と、抵抗器Ｒ２とから構成される。出力電圧監視回路４は、ＮＰＮ型バイポーラトランジスタＱ２と、抵抗器Ｒ３，Ｒ４とから構成される。出力電圧監視用スイッチ回路５は、ＰＮＰ型バイポーラトランジスタＱ３と、抵抗器Ｒ５，Ｒ６とから構成される。

図３は、図２に係る電源回路の動作タイミングチャートである。図２と図３を用いて、外部からの電源電圧Ｖｉｎが供給されていなかった状態から、供給され始めたときの本実施の形態に係る電源回路の動作を説明する。

時刻ｔ₁において、外部から電源電圧Ｖｉｎが供給され始めると、その電源電圧Ｖｉｎは、ワンショット回路２の抵抗器Ｒ１を経由し、コンデンサＣ１に電荷をチャージする。コンデンサＣ１に電荷をチャージしている間だけ、ＰＮＰ型バイポーラトランジスタＱ１のベースに負のベース電流Ｑ１_Ｉ_Bが流れる。すると、初期動作用スイッチ回路３のＰＮＰ型バイポーラトランジスタＱ１は、ＯＮになる。そのため、初期動作用スイッチ回路３は、電源電圧Ｖｉｎの初期の立ち上がり時（時刻ｔ₁）において、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給し始める。

その後の時刻ｔ₂において、電圧レギュレータ回路１は、入力電圧Ｖｃｃに応じて出力電圧Ｖｏｕｔを出力し始める。そうすると、出力電圧Ｖｏｕｔを抵抗器Ｒ３と抵抗器Ｒ４との分圧比で分圧してなる電圧がＮＰＮ型バイポーラトランジスタＱ２のベースに印加される。すると、ＮＰＮ型バイポーラトランジスタＱ２のベースに正のベース電流Ｑ２_Ｉ_Bが流れ始め、ＮＰＮ型バイポーラトランジスタＱ２はＯＮになる。その後、時刻ｔ₃でＮＰＮ型バイポーラトランジスタＱ２は完全にＯＮする。

このＮＰＮ型バイポーラトランジスタＱ２の動作により、時刻ｔ₂からＰＮＰ型バイポーラトランジスタＱ３のベースに負のベース電流Ｑ３_Ｉ_Bが流れ始め、ＰＮＰ型バイポーラトランジスタＱ３はＯＮする。その後、時刻ｔ₃でＰＮＰ型バイポーラトランジスタＱ３は完全にＯＮする。

このようにして、出力電圧監視用スイッチ回路５は、電源電圧Ｖｉｎの初期の立ち上がり時（時刻ｔ₁）より後（時刻ｔ₂）において、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給し始める。

一方、時刻ｔ₁にＯＮとなっていた初期動作用スイッチ回路３では、時刻ｔ₂に、コンデンサＣ１が電源電圧Ｖｉｎと同電位になると、抵抗Ｒ２に電流が流れなくなる、すなわち、ベース電流Ｑ１_Ｉ_Bが“０”となる。これにより、ＰＮＰ型バイポーラトランジスタＱ１は、時刻ｔ₂以降においてＯＦＦになる。こうして、初期動作用スイッチ回路３は、電源電圧Ｖｉｎの初期の立ち上がり時（時刻ｔ₁）においてのみ、電圧レギュレータ回路１への電源電圧Ｖｉｎの供給を行う。なお、ワンショット回路２のショットキーバリアダイオードＤ１は、電源電圧Ｖｉｎの供給が停止された際、コンデンサＣ１に蓄積された電荷を即座に放電するために設けられている。

以上のように、電源電圧Ｖｉｎの初期の立ち上がり時（時刻ｔ₁）において、ＯＮとなるＰＮＰ型バイポーラトランジスタＱ１は、電圧レギュレータ回路１に電源電圧Ｖｉｎを供給する。その後（時刻ｔ₂）、ＰＮＰ型バイポーラトランジスタＱ１に代わって、ＰＮＰ型バイポーラトランジスタＱ３が、電圧レギュレータ回路１に電源電圧Ｖｉｎを供給する。なお、時刻ｔ₂後に安定状態となる時刻ｔ₃以降は、少なくとも電源電圧Ｖｉｎが供給される期間において、各電流、各電圧は一定となる。

次に、電圧レギュレータ回路１の出力電圧Ｖｏｕｔに何らかの異常（例えば、グランドとのショート）が起き、電圧レギュレータ回路１の出力電圧Ｖｏｕｔが低下する場合の動作について説明する。図４は、出力電圧Ｖｏｕｔに何らかの異常が生じたときの本実施の形態に係る電源回路の動作を示す動作タイミングチャートである。以下、図３に示される時刻ｔ₃以降の時刻ｔ₄において、電圧レギュレータ回路１の出力電圧Ｖｏｕｔが低下し始めるものとして説明する。

時刻ｔ₄において、電圧レギュレータ回路１の出力電圧Ｖｏｕｔが低下し始めると、出力電圧Ｖｏｕｔを抵抗器Ｒ３と抵抗器Ｒ４との分圧比で分圧してなる電圧も低下し始める。これにより、時刻ｔ₅において、ＮＰＮ型バイポーラトランジスタＱ２のベース電流Ｑ２_Ｉ_Bも下がり始め、その後、時刻ｔ₆において、ＮＰＮ型バイポーラトランジスタＱ２は、完全にＯＦＦになる。

そして、時刻ｔ₆において、プルアップ抵抗器である抵抗器Ｒ５により、ＰＮＰ型バイポーラトランジスタＱ３のベースの電位が電源電圧Ｖｉｎと同電位になり始める。つまり、ＰＮＰ型バイポーラトランジスタＱ３に負のベース電流Ｑ３_Ｉ_Bが流れなくなり始め、その後、時刻ｔ₇において、ＰＮＰ型バイポーラトランジスタＱ３は、完全にＯＦＦになる。そして、電圧レギュレータ回路１への電源電圧Ｖｉｎの供給が停止する。これにより、時刻ｔ₇において、入力電圧Ｖｃｃは低下し始め、その後、ＵＶＬＯ検出電圧まで低下し、低電圧誤動作防止回路が動作する。時刻ｔ₈以降は、少なくとも電源電圧Ｖｉｎが供給される期間において、各電流、各電圧は一定となる。

以上のような、本実施の形態に係る電源回路によれば、出力電圧監視回路４と出力電圧監視用スイッチ回路５とから構成される第１のスイッチ手段が、出力電圧Ｖｏｕｔの値に応じて、電圧レギュレータ回路１への外部からの電源電圧Ｖｉｎの供給を停止する。これにより、出力電圧Ｖｏｕｔが低下する場合に、入力電圧Ｖｃｃも低下させることができる。その結果、出力電圧短絡保護回路が動作する場合には、低電圧誤動作防止回路を確実に、出力電圧短絡保護回路よりも先に、動作させることができるため、電圧レギュレータ回路１のラッチモードがロック状態（ＯＮ状態）となるのを回避することができる。なお、図４では出力電圧Ｖｏｕｔが立ち下がる時刻ｔ₅〜入力電圧Ｖｃｃが立ち下がる時刻ｔ₈は、説明の都合上、時間幅を設けて示している。しかし、実際は時刻ｔ₅〜時刻ｔ₈を十分短くできるため、低電圧誤動作防止回路を確実に、出力電圧短絡保護回路よりも先に、動作させることができる。

一方、電源電圧Ｖｉｎの初期の立ち上がり時（時刻ｔ₁）では、出力電圧監視用スイッチ回路５のＰＮＰ型バイポーラトランジスタＱ３は、ＯＦＦとなっている。そのため、上述の第１のスイッチ手段を電源電圧Ｖｉｎと電圧レギュレータ回路１の間に設けると、時刻ｔ₁において、電源電圧Ｖｉｎが電圧レギュレータ回路１に供給されないという不具合が生じる。しかし、本実施の形態では、ワンショット回路２と初期動作用スイッチ回路３とから構成される第２のスイッチ手段が、時刻ｔ₁に、電源電圧Ｖｉｎを電圧レギュレータ回路１に入力電圧Ｖｃｃとして供給するので、そのような問題は生じない。

なお、出力電圧監視回路４は、図２に示す構成に限ったものではなく、図５に係る構成と図６に係る構成とを組み合わせた構成であってもよい。図５は、電圧レギュレータ回路１の内部ブロック図である。外付けのコンデンサＣ２は、電圧レギュレータ回路１の端子ＳＣＰと接続される。電圧レギュレータ回路１の図示しない出力電圧短絡保護回路は、端子ＳＣＰにおける電圧Ｖｓｃｐが基準値以上になった場合に動作を開始して、出力電圧Ｖｏｕｔの出力を停止させるものとする。

図７は、図５の構成の動作タイミングチャートである。出力電圧Ｖｏｕｔが所望の電圧値であれば、判定回路７はスイッチ８をＯＮにする。これにより、電圧レギュレータ回路１の端子ＳＣＰに外付けされたコンデンサＣ２の電荷は放電される。そのため、端子ＳＣＰにおける電圧Ｖｓｃｐは低くなる。一方、出力電圧Ｖｏｕｔが所望の電圧値よりも小さくなると、判定回路７はスイッチ８をＯＦＦにする。これにより、基準電流源９が、外付けのコンデンサＣ２に電荷をチャージする。

そうすると、端子ＳＣＰにおける電圧Ｖｓｃｐは徐々に上昇する。外付けのコンデンサＣ２におけるチャージ開始時点、つまり、電圧Ｖｓｃｐが上昇開始してから、電圧Ｖｓｃｐが基準値と同じ値になるまでの時間Ｔ１が経過すると、出力電圧短絡保護回路のラッチモードはＯＮになる。こうして、出力電圧Ｖｏｕｔが所望の電圧値より小さくなっている状態が、時間Ｔ１以上継続すると、出力電圧短絡保護回路が動作することになる。

次に、図６に係る構成について説明する。コンパレータＩＣ１の＋入力端子は、電圧レギュレータ回路１の端子ＳＣＰと接続されており、電圧Ｖｓｃｐが入力される。コンパレータＩＣ１の−入力端子は、異常検出値が入力される。コンパレータＩＣ１は、電圧Ｖｓｃｐと異常検出値との比較に基づいて、出力ＩＣ１_ＯＵＴを出力電圧監視用スイッチ回路５のＰＮＰ型バイポーラトランジスタＱ３のベースに出力する。

図８は、図６に係る構成の動作タイミングチャートである。上述の時間Ｔ１よりも短い時間Ｔ２において、電圧Ｖｓｃｐが異常検出値以上になると、コンパレータＩＣ１は、出力ＩＣ１_ＯＵＴをHighにする。このときに、出力電圧監視用スイッチ回路５のＰＮＰ型バイポーラトランジスタＱ３は、ＯＦＦになる。その後の動作は、図２に係る構成の動作と同様に、入力電圧Ｖｃｃが立ち下がり、低電圧誤動作防止回路が動作する。こうして、出力電圧Ｖｏｕｔが所望の電圧値より小さくなっている状態が、時間Ｔ２以上継続すると、低電圧誤動作防止回路は動作することになる。

以上のように、図５の構成と図６の構成とからなる出力電圧監視回路４を備える電源回路によれば、上記条件設定を具体的に実現すべく、上述の第１のスイッチ手段により、出力電圧短絡保護回路が動作するまでの時間Ｔ１より先の時間Ｔ２において、低電圧誤動作防止回路を動作させることができる。これにより、電圧レギュレータ回路１のラッチモードのロック状態を事前に回避することができる。

＜実施の形態２＞
図９は、本実施の形態に係る電源回路を示す回路図である。本実施の形態に係る電源回路と、実施の形態１に係る電源回路との相違点は、ワンショット回路２の構成が異なる点である。本実施の形態に係るワンショット回路２は、コンデンサＣ３と、ショットキーバリアダイオードＤ２と、コンパレータＩＣ２と、抵抗器Ｒ７，Ｒ８，Ｒ９とから構成される。以下の実施の形態に係る電源回路の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態１と同じであるものとする。

図１０は、図９に係る電源回路の動作タイミングチャートである。図９と図１０を用いて、外部からの電源電圧Ｖｉｎが供給されていなかった状態から、供給され始めたときの本実施の形態に係る電源回路の動作を説明する。

時刻ｔ₁において、外部から電源電圧Ｖｉｎが供給され始めると、その電源電圧Ｖｉｎを抵抗器Ｒ８と抵抗器Ｒ９との分圧比で分圧してなる基準電圧が、コンパレータＩＣ２の−入力端子に入力される。コンデンサＣ３と抵抗器Ｒ７とから定まる時定数だけ遅れて、基準電圧と同じ電位の電圧が、コンパレータＩＣ２の＋入力端子に入力する。これにより、コンパレータＩＣ２は、時刻ｔ₁から時刻ｔ₂にかけて、負のワンショット出力ＩＣ２_ＯＵＴを生成する。このワンショット出力ＩＣ２_ＯＵＴにより、初期動作用スイッチ回路３のＰＮＰ型バイポーラトランジスタＱ１のベースに負のベース電流Ｑ１_Ｉ_Bが流れる。

このように、本実施の形態に係るワンショット回路２は、時刻ｔ₁において、実施の形態１に係るワンショット回路２とほぼ同じ波形のベース電流Ｑ１_Ｉ_Bが流れる。また、本実施の形態に係る電源回路において、ワンショット回路２以外の構成は、実施の形態１に係る電源回路の構成と同じである。そのため、時刻ｔ₂、時刻ｔ₃以降の本実施の形態に係る電源回路の動作（図１０）は、実施の形態１に係る電源回路の動作（図３）と実質的に同じとなる。なお、ワンショット回路２のショットキーバリアダイオードＤ２は、ワンショット回路２への電源電圧Ｖｉｎの供給を停止するときに、コンデンサＣ３に蓄積された電荷を即座に放電する。

また、実施の形態１では、図４を用いて、出力電圧Ｖｏｕｔに何らかの異常が起きた場合について説明したが、このときに動作した回路は、出力電圧監視回路４および出力電圧監視用スイッチ回路５である。本実施の形態に係る電源回路において、ワンショット回路２以外は、実施の形態１にかかる電源回路と同じである。そのため、本実施の形態に係る電源回路において、電圧レギュレータ回路１の出力電圧Ｖｏｕｔに何らかの異常が起きた場合には、実施の形態１に係る電源回路の動作（図４）と同じ動作を行う。こうして、本実施の形態に係る電源回路によれば、実施の形態１に係る電源回路と同じ効果を得ることができる。

なお、本実施の形態に係る出力電圧監視回路４は、図９に係る構成に限ったものではなく、図５に係る構成と図６に係る構成とを組み合わせた構成であってもよい。その場合には、実施の形態１で説明したように、電圧レギュレータ回路１のラッチモードのロック状態を事前に回避することができる。

＜実施の形態３＞
図１１は、本実施の形態に係る電源回路を示す回路図である。本実施の形態に係る電源回路は、実施の形態１の構成に加えて、放電手段である抵抗器Ｒ１０をさらに備える。出力電圧監視回路４と出力電圧監視用スイッチ回路５とから構成される第１のスイッチ手段が、電圧レギュレータ回路１への電源電圧Ｖｉｎの供給を停止した場合に、抵抗器Ｒ１０は、入力端子ＶＣＣにおける入力電圧Ｖｃｃを放電する。本実施の形態では、抵抗器Ｒ１０は、一端が入力端子ＶＣＣと接続され、他端がグランド電位と接続されている。

次に、以上のような構成からなる本実施の形態に係る電源回路の動作について説明する。なお、外部からの電源電圧Ｖｉｎが供給されていなかった状態から、供給され始めたときの本実施の形態に係る電源回路の動作は、実施の形態１の電源回路の動作（図３）と同じであるため省略する。図１２は、出力電圧Ｖｏｕｔに何らかの異常（例えば、グランドとのショート）が生じたときの本実施の形態に係る電源回路の動作を示す動作タイミングチャートである。以下、図３に示される時刻ｔ₃以降の時刻ｔ₄において、電圧レギュレータ回路１の出力電圧Ｖｏｕｔが低下し始めるものとして説明する。なお、図１２の入力電圧Ｖｃｃには、図４の入力電圧Ｖｃｃの立ち下りが、点線で示されている。

時刻ｔ₄、時刻ｔ₅の動作は、実施の形態１の時刻ｔ₄、時刻ｔ₅の動作と同じであるため省略する。時刻ｔ₆では、ＰＮＰ型バイポーラトランジスタＱ３の負のベース電流Ｑ３_Ｉ_Bが減少し始め、その後、時刻ｔ₇において、ＰＮＰ型バイポーラトランジスタＱ３は、完全にＯＦＦになる。そして、電圧レギュレータ回路１への電源電圧Ｖｉｎの供給が停止する。これにより、時刻ｔ₇において、入力電圧Ｖｃｃは低下し始め、その後、ＵＶＬＯ検出電圧まで低下する。このとき、プルダウン抵抗器である抵抗器Ｒ１０は、入力端子ＶＣＣにおける入力電圧Ｖｃｃを放電する。そのため、本実施の形態では、入力電圧Ｖｃｃは、図１２に示すように、点線で示される実施の形態１の入力電圧Ｖｃｃが立ち下る時刻ｔ₈よりも先の時刻ｔ₉において即座に立ち下がる。時刻ｔ₉以降は、少なくとも電源電圧Ｖｉｎが供給されている期間において、各電流、各電圧は一定となる。

以上のような本実施の形態に係る電源回路によれば、時刻ｔ₉において入力電圧Ｖｃｃを即座に立ち下げることができる。これにより、電圧レギュレータ回路１のラッチモードのロック状態をさらに確実に回避することができる。

なお、本実施の形態に係る出力電圧監視回路４は、図１１に係る構成に限ったものではなく、図５に係る構成と図６に係る構成とを組み合わせた構成であってもよい。そのように構成した場合には、実施の形態１で説明したように、電圧レギュレータ回路１のラッチモードのロック状態を事前に回避することができる。また、本実施の形態に係るワンショット回路２は、図１１に係る構成に限ったものではなく、図９に係るワンショット回路２に代えたものであってもよい。

＜実施の形態４＞
図１３は、本実施の形態に係る電源回路を示す回路図である。本実施の形態に係る電源回路は、実施の形態３に係る抵抗器Ｒ１０の代わりに、放電手段である出力電圧異常時スイッチ回路６を備える。この出力電圧異常時スイッチ回路６は、出力電圧監視回路４と出力電圧監視用スイッチ回路５とから構成される第１のスイッチ手段が、電圧レギュレータ回路１への電源電圧Ｖｉｎの供給を停止した場合に、入力端子ＶＣＣにおける入力電圧Ｖｃｃを放電する。

本実施の形態に係る出力電圧異常時スイッチ回路６は、ダイオードＤ３，Ｄ４と、ＮＰＮ型バイポーラトランジスタＱ４と、抵抗器Ｒ１１，Ｒ１２とから構成される。そして、出力電圧異常時スイッチ回路６は、一端が入力端子ＶＣＣと接続され、他端がグランド電位電位と接続されている。そして、出力電圧異常時スイッチ回路６のＮＰＮ型バイポーラトランジスタＱ４のベースは、プルアップ抵抗器である抵抗器Ｒ１１およびダイオードＤ３を介して、電源電圧Ｖｉｎおよび出力電圧監視回路４と接続される。このように構成された本実施の形態に係る出力電圧異常時スイッチ回路６は、出力電圧監視回路４で検出された値に応じて、入力端子ＶＣＣにおける入力電圧Ｖｃｃを放電する。

次に、以上のような構成からなる本実施の形態に係る電源回路の動作について説明する。なお、外部からの電源電圧Ｖｉｎが供給されていなかった状態から、供給され始めたときの本実施の形態に係る電源回路の動作は、実施の形態１の電源回路の動作（図３）と同じであるため省略する。図１４は、出力電圧Ｖｏｕｔに何らかの異常（例えば、グランドとのショート）が生じたときの本実施の形態に係る電源回路の動作タイミングチャートである。以下、図３に示される時刻ｔ₃以降の時刻ｔ₄において、電圧レギュレータ回路１の出力電圧Ｖｏｕｔが低下し始めるものとして説明する。なお、図１４の入力電圧Ｖｃｃには、図４の入力電圧Ｖｃｃの立ち下りが、点線で示されている。

時刻ｔ₄の動作は、実施の形態１の時刻ｔ₄の動作と同じであるため省略する。時刻ｔ₅において、ＮＰＮ型バイポーラトランジスタＱ２のベース電流Ｑ２_Ｉ_Bが低減し始める。その後、時刻ｔ₆において、出力電圧監視回路４のＮＰＮ型バイポーラトランジスタＱ２は、完全にＯＦＦになる。

そして、時刻ｔ₆において、プルアップ抵抗器である抵抗器Ｒ５により、ＰＮＰ型バイポーラトランジスタＱ３のベースの電位が電源電圧Ｖｉｎと同電位になり始める。つまり、ＰＮＰ型バイポーラトランジスタＱ３の負のベース電流Ｑ３_Ｉ_Bが低減し始め、その後、時刻ｔ₇において、ＰＮＰ型バイポーラトランジスタＱ３は、完全にＯＦＦになる。そして、電圧レギュレータ回路１への電源電圧Ｖｉｎの供給が停止する。一方、同時刻ｔ₆において、プルアップ抵抗器である抵抗器Ｒ１１により、ＮＰＮ型バイポーラトランジスタＱ４のベースの電位も電源電圧Ｖｉｎと同電位になり始める。つまり、ＮＰＮ型バイポーラトランジスタＱ４のベース電流Ｑ４_Ｉ_Bが流れ始め、その後、時刻ｔ₇において、ＮＰＮ型バイポーラトランジスタＱ４は、完全にＯＮになる。

時刻ｔ₇では、入力電圧Ｖｃｃは低下し始め、その後、ＵＶＬＯ検出電圧まで低下する。一方、ＯＮになったＮＰＮ型バイポーラトランジスタＱ４は、入力端子ＶＣＣにおける入力電圧Ｖｃｃを放電する。そのため、本実施の形態では、入力電圧Ｖｃｃは、図１４に示すように、点線で示される実施の形態１の入力電圧Ｖｃｃの立ち下る時刻ｔ₈よりも先の時刻ｔ₉において即座に立ち下がる。時刻ｔ₉以降は、各電流、各電圧は一定となる。

以上のような本実施の形態に係る電源回路によれば、実施の形態３と同様、時刻ｔ₉において入力電圧Ｖｃｃを即座に立ち下げることができる。これにより、電圧レギュレータ回路１のラッチモードのロック状態をさらに確実に回避することができる。

なお、本実施の形態に係る出力電圧監視回路４は、図１３に係る構成に限ったものではなく、図５に係る構成と図６に係る構成とを組み合わせた構成であってもよい。この場合、図６に係るコンパレータＩＣ１は、出力ＩＣ１_ＯＵＴを出力電圧異常時スイッチ回路６のＮＰＮ型バイポーラトランジスタＱ４のベースに出力する。このように構成した場合には、実施の形態１で説明したように、電圧レギュレータ回路１のラッチモードのロック状態を事前に回避することができる。また、本実施の形態に係るワンショット回路２は、図１１に係る構成に限ったものではなく、図９に係るワンショット回路２に代えたものであってもよい。

実施の形態１に係る電源回路の構成を示すブロック図である。 実施の形態１に係る電源回路の構成を示す回路図である。 実施の形態１に係る電源回路の正常動作時の動作タイミングチャートである。 実施の形態１に係る電源回路の異常動作時の動作タイミングチャートである。 実施の形態１に係る出力電圧監視スイッチ回路の構成を示す図である。 実施の形態１に係る出力電圧監視スイッチ回路の構成を示す図である。 実施の形態１に係る出力電圧監視スイッチ回路の動作を示す動作タイミングチャートである。 実施の形態１に係る出力電圧監視スイッチ回路の動作を示す動作タイミングチャートである。 実施の形態２に係る電源回路の構成を示す回路図である。 実施の形態２に係る電源回路の正常動作時の動作タイミングチャートである。 実施の形態３に係る電源回路の構成を示す回路図である。 実施の形態３に係る電源回路の異常動作時の動作タイミングチャートである。 実施の形態４に係る電源回路の構成を示す回路図である。 実施の形態４に係る電源回路の異常動作時の動作タイミングチャートである。

符号の説明

１ 電圧レギュレータ回路、２ ワンショット回路、３ 初期動作用スイッチ回路、４ 確定基地局、５ 出力電圧監視用スイッチ回路、６ 出力電圧異常時スイッチ回路、７ 判定回路、８ スイッチ、９ 基準電流源、Ｃ１，Ｃ２，Ｃ３ コンデンサ、Ｄ１，Ｄ２ ショットキーバリアダイオード、Ｄ３，Ｄ４ ダイオード、ＧＮＤ，ＶＯＵＴ，ＳＣＰ 端子、ＩＣ１，ＩＣ２ コンパレータ、Ｑ１，Ｑ３ ＰＮＰ型バイポーラトランジスタ、Ｑ２，Ｑ４ ＮＰＮ型バイポーラトランジスタ、Ｒ１〜Ｒ１２ 抵抗器、ＶＣＣ 入力端子、Ｖｃｃ 入力電圧、Ｖｉｎ 電源電圧、Ｖｏｕｔ 出力電圧、Ｖｓｃｐ 電圧。

Claims (6)

1. 入力電圧に応じて出力電圧を出力する電圧レギュレータ回路と、
   前記電圧レギュレータ回路が出力する前記出力電圧の値に応じて、外部からの電源電圧を前記電圧レギュレータ回路に前記入力電圧として供給することを停止する第１のスイッチ手段と、
   前記電源電圧の初期の立ち上がり時に、前記第１のスイッチ手段にかかわらず、前記電源電圧を前記電圧レギュレータ回路に前記入力電圧として供給する第２のスイッチ手段とを備える、
   電源回路。
2. 前記第１のスイッチ手段は、
   前記電圧レギュレータ回路が出力する前記出力電圧の値を検出する出力電圧監視回路と、
   前記出力電圧監視回路で検出された値に応じて、前記電源電圧を前記電圧レギュレータ回路に前記入力電圧として供給することを停止する出力電圧監視用スイッチ回路とを含み、
   前記第２のスイッチ手段は、
   前記電源電圧の初期の立ち上がり時を検出するワンショット回路と、
   前記出力電圧監視用スイッチ回路と並列に設けられ、前記ワンショット回路において前記電源電圧の初期の立ち上がり時を検出した場合に、前記電源電圧を前記電圧レギュレータ回路に前記入力電圧として供給する初期動作用スイッチ回路とを含む、
   請求項１に記載の電源回路。
3. 前記電圧レギュレータ回路は、
   前記入力電圧の低電圧誤動作防止回路と、
   前記出力電圧の出力電圧短絡保護回路とを備え、
   前記第１のスイッチ手段により、前記出力電圧短絡保護回路が動作するよりも先に、前記低電圧誤動作防止回路を動作させることが可能な、
   請求項１または請求項２に記載の電源回路。
4. 前記電圧レギュレータ回路は、前記電源電圧が前記入力電圧として供給される入力端子をさらに備え、
   前記第１のスイッチ手段が、前記電圧レギュレータ回路への前記電源電圧の供給を停止した場合に、前記入力端子における前記入力電圧を放電する放電手段をさらに備える、
   請求項１乃至請求項３のいずれかに記載の電源回路。
5. 前記放電手段は、抵抗器を含む、
   請求項４に記載の電源回路。
6. 前記放電手段は、
   前記出力電圧監視回路で検出された値に応じて、前記入力端子における前記入力電圧を放電する出力電圧異常時スイッチ回路を含む、
   請求項４に記載の電源回路。

Images