JP2010004058A - Dry etching method for silicon film - Google Patents

Dry etching method for silicon film Download PDF

Info

Publication number
JP2010004058A
JP2010004058A JP2009184287A JP2009184287A JP2010004058A JP 2010004058 A JP2010004058 A JP 2010004058A JP 2009184287 A JP2009184287 A JP 2009184287A JP 2009184287 A JP2009184287 A JP 2009184287A JP 2010004058 A JP2010004058 A JP 2010004058A
Authority
JP
Japan
Prior art keywords
film
dry etching
silicon film
amorphous silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009184287A
Other languages
Japanese (ja)
Other versions
JP2010004058A5 (en
Inventor
Hisao Tosaka
久雄 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009184287A priority Critical patent/JP2010004058A/en
Publication of JP2010004058A publication Critical patent/JP2010004058A/en
Publication of JP2010004058A5 publication Critical patent/JP2010004058A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To satisfactorily perform dry etching for an amorphous silicon film on a silicon nitride film without using gases such as SF<SB>6</SB>that is one cause of global warming. <P>SOLUTION: On the upper surface of a gate insulation film 3, an intrinsic amorphous silicon film 21 and an n-type amorphous silicon film 24 are formed. On those films, resist films 26, 27 are formed. Also, when performing a reactive ion etching using mixed gas of fluorine gas (100 sccm) and chlorine gas (100-1,000 sccm) as etching gas, the n-type amorphous silicon film 24 and the intrinsic amorphous silicon film 21 are continuously dry-etched, and their etching rates are about 1,500 Å/min. In this case, although when the intrinsic amorphous silicon film 21 is completely removed, the gate insulation film 3 comprising a substrate of silicon nitride is exposed, and this exposed gate insulation film 3 is dry-etched in some degree, the dry etching rate is about 400 Å/min. Accordingly, the selection ratio is about 4 in this case. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明はシリコン膜のドライエッチング方法に関する。   The present invention relates to a silicon film dry etching method.

例えば、従来の薄膜トランジスタには、逆スタガ型のものがある（例えば、特許文献１参照）。この薄膜トランジスタでは、基板の上面にゲート電極が設けられている。ゲート電極を含む基板の上面にはゲート絶縁膜が設けられている。ゲート電極上におけるゲート絶縁膜の上面には真性アモルファスシリコンからなる半導体薄膜が設けられている。半導体薄膜の上面両側にはｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられている。各オーミックコンタクト層の上面にはソース電極およびドレイン電極が設けられている。   For example, a conventional thin film transistor includes an inverted staggered type (see, for example, Patent Document 1). In this thin film transistor, a gate electrode is provided on the upper surface of the substrate. A gate insulating film is provided on the upper surface of the substrate including the gate electrode. A semiconductor thin film made of intrinsic amorphous silicon is provided on the upper surface of the gate insulating film on the gate electrode. Ohmic contact layers made of n-type amorphous silicon are provided on both sides of the upper surface of the semiconductor thin film. A source electrode and a drain electrode are provided on the upper surface of each ohmic contact layer.

特開２００７−７９３４２号公報（図５）Japanese Patent Laying-Open No. 2007-79342 (FIG. 5)

ところで、上記従来の薄膜トランジスタにおけるオーミックコンタクト層および半導体薄膜の形成方法では、ゲート絶縁膜の上面に成膜された真性アモルファスシリコン膜（半導体薄膜形成用膜）およびｎ型アモルファスシリコン膜（オーミックコンタクト層形成用膜）を連続してドライエッチングしている。この場合、エッチングガスとしてはＳＦ6（六フッ化イオウ）ガスを用いている（特許文献１の第１３０段落）。 By the way, in the conventional method for forming an ohmic contact layer and a semiconductor thin film in a thin film transistor, an intrinsic amorphous silicon film (film for forming a semiconductor thin film) and an n-type amorphous silicon film (formation of an ohmic contact layer) formed on the upper surface of a gate insulating film. The film is continuously dry-etched. In this case, SF 6 (sulfur hexafluoride) gas is used as the etching gas (paragraph 130 of Patent Document 1).

しかしながら、上記従来のドライエッチング方法で使用するエッチングガスとしてのＳＦ6は、近年、地球温暖化の一因として問題視されるようになってきており、したがってこれに替わる代替ガスの選択が重要な課題となっている。 However, SF 6 as an etching gas used in the above conventional dry etching method has recently been regarded as a problem as a cause of global warming. Therefore, selection of an alternative gas to replace this is important. It has become a challenge.

そこで、この発明は、ＳＦ6等の地球温暖化の一因となるガスを用いずに、アモルファスシリコン等のシリコン膜を良好にドライエッチングすることができるシリコン膜のドライエッチング方法を提供することを目的とする。 Accordingly, the present invention provides a dry etching method for a silicon film that can satisfactorily dry etch a silicon film such as amorphous silicon without using a gas that causes global warming such as SF 6. Objective.

請求項１に記載の発明は、フッ素ガスおよび塩素ガスを含む混合ガスを用いた平行平板型のドライエッチングによりシリコン膜をドライエッチングすることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ドライエッチングはカソードカップリングによるドライエッチングであることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記ドライエッチングはアノードカップリングによるドライエッチングであることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記シリコン膜は窒化シリコン膜上に形成されていることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記混合ガスはさらに不活性ガスを含むことを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記フッ素ガスに対する前記塩素ガスの流量比は１〜１０であることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記フッ素ガスに対する前記塩素ガスの流量比は１〜２０であることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。 The invention described in claim 1 is characterized in that the silicon film is dry etched by parallel plate type dry etching using a mixed gas containing fluorine gas and chlorine gas.
The invention described in claim 2 is the invention described in claim 1, characterized in that the dry etching is dry etching by cathode coupling.
The invention described in claim 3 is the invention described in claim 1, wherein the dry etching is dry etching by anode coupling.
According to a fourth aspect of the present invention, in the first aspect of the present invention, the silicon film is formed on a silicon nitride film.
The invention according to claim 5 is the invention according to claim 1, wherein the mixed gas further contains an inert gas.
The invention according to claim 6 is the invention according to claim 1, wherein a flow rate ratio of the chlorine gas to the fluorine gas is 1 to 10.
The invention according to claim 7 is the invention according to claim 1, wherein the flow rate ratio of the chlorine gas to the fluorine gas is 1 to 20.
The invention described in claim 8 is the invention described in claim 1, characterized in that the dry etching is performed in a vacuum atmosphere of 1 to 100 Pa.

この発明によれば、フッ素ガスおよび塩素ガスを含む混合ガスを用いた平行平板型のドライエッチングによりアモルファスシリコン等のシリコン膜をドライエッチングすることにより、ＳＦ6等の地球温暖化の一因となるガスを用いずに、アモルファスシリコン等のシリコン膜を良好にドライエッチングすることができる。 According to the present invention, dry etching of a silicon film such as amorphous silicon by parallel plate type dry etching using a mixed gas containing fluorine gas and chlorine gas contributes to global warming of SF 6 and the like. A silicon film such as amorphous silicon can be satisfactorily dry etched without using a gas.

この発明のドライエッチング方法を含む製造方法により製造された薄膜トランジスタパネルの一例の断面図。Sectional drawing of an example of the thin-film transistor panel manufactured by the manufacturing method including the dry etching method of this invention. 図１に示す薄膜トランジスタパネルの製造方法の一例において、当初の工程の断面図。Sectional drawing of the initial process in an example of the manufacturing method of the thin-film transistor panel shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. ドライエッチング装置の一例の概略構成図。The schematic block diagram of an example of a dry etching apparatus. ドライエッチング装置の他の例の概略構成図。The schematic block diagram of the other example of the dry etching apparatus. トランジスタ特性を説明するために示す図。FIG. 5 is a diagram for illustrating transistor characteristics.

図１はこの発明のドライエッチング方法を含む製造方法により製造された薄膜トランジスタパネルの一例の断面図を示す。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはクロム等からなるゲート電極２が設けられている。ゲート電極２を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜３が設けられている。   FIG. 1 shows a sectional view of an example of a thin film transistor panel manufactured by a manufacturing method including a dry etching method of the present invention. The thin film transistor panel includes a glass substrate 1. A gate electrode 2 made of chromium or the like is provided at a predetermined location on the upper surface of the glass substrate 1. A gate insulating film 3 made of silicon nitride is provided on the upper surface of the glass substrate 1 including the gate electrode 2.

ゲート電極２上におけるゲート絶縁膜３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜４が設けられている。半導体薄膜４の上面の所定の箇所には窒化シリコンからなるチャネル保護膜５が設けられている。チャネル保護膜５の上面両側およびその両側における半導体薄膜４の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層６、７が設けられている。オーミックコンタクト層６、７の各上面にはクロム等からなるソース電極８およびドレイン電極９が設けられている。   A semiconductor thin film 4 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 3 on the gate electrode 2. A channel protective film 5 made of silicon nitride is provided at a predetermined position on the upper surface of the semiconductor thin film 4. Ohmic contact layers 6 and 7 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 5 and on the upper surface of the semiconductor thin film 4 on both sides thereof. A source electrode 8 and a drain electrode 9 made of chromium or the like are provided on the upper surfaces of the ohmic contact layers 6 and 7.

ここで、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０が構成されている。   Here, the gate electrode 2, the gate insulating film 3, the semiconductor thin film 4, the channel protective film 5, the ohmic contact layers 6 and 7, the source electrode 8 and the drain electrode 9 constitute an inversely staggered channel protective film type thin film transistor 10. Has been.

薄膜トランジスタ１０を含むゲート絶縁膜３の上面には窒化シリコンからなるオーバーコート膜１１が設けられている。ソース電極８の所定の箇所に対応する部分におけるオーバーコート膜１１にはコンタクトホール１２が設けられている。オーバーコート膜１１の上面の所定の箇所にはＩＴＯからなる画素電極１３がコンタクトホール１２を介してソース電極８に接続されて設けられている。   An overcoat film 11 made of silicon nitride is provided on the upper surface of the gate insulating film 3 including the thin film transistor 10. A contact hole 12 is provided in the overcoat film 11 in a portion corresponding to a predetermined portion of the source electrode 8. A pixel electrode 13 made of ITO is connected to the source electrode 8 through a contact hole 12 at a predetermined location on the upper surface of the overcoat film 11.

次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２を形成する。   Next, an example of a method for manufacturing the thin film transistor panel will be described. First, as shown in FIG. 2, a gate electrode 2 is formed by patterning a metal film made of chromium or the like formed by sputtering at a predetermined location on the upper surface of the glass substrate 1 by photolithography.

次に、ゲート電極２を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコン膜（半導体薄膜形成用膜）２１および窒化シリコン膜（チャネル保護膜形成用膜）２２を連続して成膜する。次に、窒化シリコン膜２２の上面のチャネル保護膜形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜２３を形成する。   Next, on the upper surface of the glass substrate 1 including the gate electrode 2, a gate insulating film 3 made of silicon nitride, an intrinsic amorphous silicon film (film for forming a semiconductor thin film) 21, and a silicon nitride film (channel protection film formation) are formed by plasma CVD. Film) 22 is continuously formed. Next, a resist film 23 is formed by patterning a resist film applied by a printing method or the like on the channel protection film forming region on the upper surface of the silicon nitride film 22 by a photolithography method.

次に、レジスト膜２３をマスクとして窒化シリコン膜２２をドライエッチングすると、レジスト膜２３下以外の領域における窒化シリコン膜２２が除去され、図３に示すように、レジスト膜２３下にチャネル保護膜５が形成される。次に、レジスト膜２３を剥離する。   Next, when the silicon nitride film 22 is dry-etched using the resist film 23 as a mask, the silicon nitride film 22 in a region other than under the resist film 23 is removed, and the channel protective film 5 is formed under the resist film 23 as shown in FIG. Is formed. Next, the resist film 23 is peeled off.

次に、図４に示すように、チャネル保護膜５を含む真性アモルファスシリコン膜２１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜（オーミックコンタクト層形成用膜）２４を成膜する。次に、ｎ型アモルファスシリコン膜２４の上面に、スパッタ法により、クロム等からなるソース・ドレイン電極形成用膜２５を成膜する。   Next, as shown in FIG. 4, an n-type amorphous silicon film (ohmic contact layer forming film) 24 is formed on the upper surface of the intrinsic amorphous silicon film 21 including the channel protective film 5 by plasma CVD. Next, a source / drain electrode forming film 25 made of chromium or the like is formed on the upper surface of the n-type amorphous silicon film 24 by sputtering.

次に、ソース・ドレイン電極形成用膜２５の上面のソース電極形成領域およびドレイン電極形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜２６、２７を形成する。   Next, a resist film applied by a printing method or the like is patterned on the source electrode forming region and the drain electrode forming region on the upper surface of the source / drain electrode forming film 25 by a photolithography method, whereby the resist films 26 and 27 are formed. Form.

次に、レジスト膜２６、２７をマスクとしてソース・ドレイン電極形成用膜２５をウェットエッチングすると、レジスト膜２６、２７下以外の領域におけるソース・ドレイン電極形成用膜２５が除去され、図５に示すように、レジスト膜２６、２７下にソース電極８およびドレイン電極９が形成される。   Next, when the source / drain electrode forming film 25 is wet-etched using the resist films 26 and 27 as a mask, the source / drain electrode forming film 25 in the regions other than the regions under the resist films 26 and 27 is removed, as shown in FIG. As described above, the source electrode 8 and the drain electrode 9 are formed under the resist films 26 and 27.

次に、レジスト膜２６、２７およびチャネル保護膜５をマスクとしてｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１を連続して後述の如くドライエッチングすると、レジスト膜２６、２７下以外の領域におけるｎ型アモルファスシリコン膜２４が除去され、且つ、レジスト膜２６、２７およびチャネル保護膜５下以外の領域における真性アモルファスシリコン膜２１が除去され、図６に示すように、ソース電極８およびドレイン電極９下にオーミックコンタクト層６、７が形成され、且つ、オーミックコンタクト層６、７およびチャネル保護膜５下に半導体薄膜４が形成される。次に、レジスト膜２６、２７を剥離する。   Next, when the n-type amorphous silicon film 24 and the intrinsic amorphous silicon film 21 are successively dry-etched as described later using the resist films 26 and 27 and the channel protective film 5 as a mask, n in regions other than the regions under the resist films 26 and 27 is formed. The type amorphous silicon film 24 is removed, and the intrinsic amorphous silicon film 21 in regions other than the resist films 26 and 27 and the channel protective film 5 is removed, and as shown in FIG. The ohmic contact layers 6 and 7 are formed, and the semiconductor thin film 4 is formed under the ohmic contact layers 6 and 7 and the channel protective film 5. Next, the resist films 26 and 27 are peeled off.

次に、図１に示すように、薄膜トランジスタ１０を含むゲート絶縁膜３の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１１を成膜する。次に、オーバーコート膜１１の所定の箇所に、フォトリソグラフィ法により、コンタクトホール１２を形成する。   Next, as shown in FIG. 1, an overcoat film 11 made of silicon nitride is formed on the upper surface of the gate insulating film 3 including the thin film transistor 10 by plasma CVD. Next, contact holes 12 are formed at predetermined locations on the overcoat film 11 by photolithography.

次に、オーバーコート膜１１の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１３をコンタクトホール１２を介してソース電極８に接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。   Next, the pixel electrode 13 is connected to the source electrode 8 through the contact hole 12 by patterning an ITO film formed by sputtering at a predetermined position on the upper surface of the overcoat film 11 by photolithography. Form. Thus, the thin film transistor panel shown in FIG. 1 is obtained.

次に、上記製造方法においてドライエッチングを行なうためのドライエッチング装置の一例について、図７に示す概略構成図を参照して説明する。このドライエッチング装置は、平行平板型であり、反応容器３１を備えている。反応容器３１内の下部には下部電極３２が設けられ、上部には上部電極３３が設けられている。この場合、下部電極３２は高周波電源３４に接続され、上部電極３３は接地されている。下部電極３２の上面には被加工物３５が載置されるようになっている。反応容器３１の下部の所定の箇所は配管３６を介して真空ポンプ３７に接続されている。   Next, an example of a dry etching apparatus for performing dry etching in the above manufacturing method will be described with reference to a schematic configuration diagram shown in FIG. This dry etching apparatus is a parallel plate type and includes a reaction vessel 31. A lower electrode 32 is provided in the lower part of the reaction vessel 31, and an upper electrode 33 is provided in the upper part. In this case, the lower electrode 32 is connected to a high frequency power supply 34, and the upper electrode 33 is grounded. A workpiece 35 is placed on the upper surface of the lower electrode 32. A predetermined portion below the reaction vessel 31 is connected to a vacuum pump 37 via a pipe 36.

反応容器３１の上部中央部にはガス導入管３８が上部電極３３の中央部を貫通して設けられている。ガス導入管３６は共通配管３９に接続されている。共通配管３９には第１、第２の配管４０、４１が接続されている。第１、第２の配管４０、４１には第１、第２の電磁弁４２、４３および第１、第２のマスフローコントローラ４４、４５が介在されている。第１、第２の配管４０、４１の各先端部にはボンベ等からなるフッ素ガス供給源４６および塩素ガス供給源４７が接続されている。   A gas introduction pipe 38 is provided in the upper central portion of the reaction vessel 31 so as to penetrate the central portion of the upper electrode 33. The gas introduction pipe 36 is connected to a common pipe 39. First and second pipes 40 and 41 are connected to the common pipe 39. First and second solenoid valves 42 and 43 and first and second mass flow controllers 44 and 45 are interposed in the first and second pipes 40 and 41, respectively. A fluorine gas supply source 46 and a chlorine gas supply source 47 made of cylinders or the like are connected to the respective leading ends of the first and second pipes 40 and 41.

次に、上記構成のドライエッチング装置を用いて、下部電極３２の上面に載置された被加工物３５が図５に示す状態にあり、窒化シリコンからなるゲート絶縁膜３上のｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１を連続してドライエッチングする場合について説明する。まず、真空ポンプ３７の駆動により、反応容器３１内のガスを排出し、反応容器３１内の圧力を１０Ｐａとした。   Next, using the dry etching apparatus configured as described above, the workpiece 35 placed on the upper surface of the lower electrode 32 is in the state shown in FIG. 5, and the n-type amorphous silicon on the gate insulating film 3 made of silicon nitride. A case where the film 24 and the intrinsic amorphous silicon film 21 are continuously dry etched will be described. First, the gas in the reaction vessel 31 was discharged by driving the vacuum pump 37, and the pressure in the reaction vessel 31 was set to 10 Pa.

次に、第１、第２の電磁弁４２、４３を開弁し、フッ素ガス供給源４６および塩素ガス供給源４７から供給されるフッ素ガスおよび塩素ガスの混合ガスをガス導入管３８から反応容器３１内に導入する。この場合、第１、第２のマスフローコントローラ４４、４５によりフッ素ガスおよび塩素ガスの各流量を調整し、フッ素ガスの流量を１００ｓｃｃｍとし、塩素ガスの流量を１００〜１０００ｓｃｃｍとした。また、高周波電源３４から１３．５６ＭＨｚの高周波電力７００Ｗを印加した。   Next, the first and second electromagnetic valves 42 and 43 are opened, and the mixed gas of fluorine gas and chlorine gas supplied from the fluorine gas supply source 46 and the chlorine gas supply source 47 is supplied from the gas introduction pipe 38 to the reaction vessel. 31. In this case, the flow rates of fluorine gas and chlorine gas were adjusted by the first and second mass flow controllers 44 and 45, the flow rate of fluorine gas was set to 100 sccm, and the flow rate of chlorine gas was set to 100 to 1000 sccm. A high frequency power of 700 W at 13.56 MHz was applied from the high frequency power supply 34.

すると、レジスト膜２７、２８およびチャネル保護膜５下以外の領域におけるｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１が連続してドライエッチングされて除去され、そのエッチングレートは約１５００Å／ｍｉｎであった。この場合、真性アモルファスシリコン膜２１が完全に除去されると、下地の窒化シリコンからなるゲート絶縁膜３が露出され、この露出されたゲート絶縁膜３がある程度ドライエッチングされて除去されるが、そのエッチングレートは約４００Å／ｍｉｎであった。したがって、この場合の選択比は約４倍であり、実用可能である。しかも、フッ素ガスの温暖化係数はゼロであり、温暖化ガスの排出量の抑制に大きく寄与することができる。   Then, the n-type amorphous silicon film 24 and the intrinsic amorphous silicon film 21 in regions other than the resist films 27 and 28 and the channel protective film 5 are continuously removed by dry etching, and the etching rate is about 1500 Å / min. It was. In this case, when the intrinsic amorphous silicon film 21 is completely removed, the underlying gate insulating film 3 made of silicon nitride is exposed, and the exposed gate insulating film 3 is removed by dry etching to some extent. The etching rate was about 400 / min. Therefore, the selection ratio in this case is about 4 times, which is practical. Moreover, the warming coefficient of fluorine gas is zero, which can greatly contribute to the suppression of greenhouse gas emissions.

なお、フッ素ガス供給源４６は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか１種または複数種のガスで希釈された希釈フッ素ガスを供給するものであってもよい。例えば、窒素ガスで２０ｖｏｌ％に希釈された希釈フッ素ガスの流量を５００ｓｃｃｍ（フッ素ガスのみの流量は１００ｓｃｃｍ）とし、塩素ガスの流量を１００〜１０００ｓｃｃｍとしてもよい。   The fluorine gas supply source 46 may supply a diluted fluorine gas diluted with one or more kinds of inert gases such as nitrogen, helium, neon, and argon. For example, the flow rate of diluted fluorine gas diluted to 20 vol% with nitrogen gas may be 500 sccm (the flow rate of only fluorine gas is 100 sccm), and the flow rate of chlorine gas may be 100 to 1000 sccm.

また、フッ素ガス供給源４６とは別に不活性ガス供給源を設けるようにしてもよい。また、上記のいずれの場合でも、フッ素ガスに対する塩素ガスの流量比は１〜１０であるが、１〜２０の範囲内であればよい。さらに、反応容器３１内の圧力は１〜１００Ｐａの範囲内であればよい。   Further, an inert gas supply source may be provided separately from the fluorine gas supply source 46. In any of the above cases, the flow rate ratio of chlorine gas to fluorine gas is 1 to 10, but may be in the range of 1 to 20. Furthermore, the pressure in reaction container 31 should just be in the range of 1-100 Pa.

ところで、図７に示すドライエッチング装置では、被加工物３５が載置される下部電極３２に高周波を印加して、接地された上部電極３３側つまりカソード側の陰極降下電圧を発生しやすくし、放電によって発生したイオンを反応に利用したものであり、反応性イオンエッチング（ＲＩＥ）と呼ばれており、カソードカップリングによるドライエッチングである。   By the way, in the dry etching apparatus shown in FIG. 7, a high frequency is applied to the lower electrode 32 on which the workpiece 35 is placed to facilitate generation of a cathode fall voltage on the grounded upper electrode 33 side, that is, the cathode side, Ions generated by discharge are used for the reaction, which is called reactive ion etching (RIE), and is dry etching by cathode coupling.

このカソードカップリングによるドライエッチングでは、サイドエッチングの少ない異方性エッチングが可能である。しかしながら、カソードカップリングによるドライエッチングでは、カソード側の陰極降下電圧によるイオン衝撃がトランジスタ特性にダメージを与えることがある。そこで、次に、イオンダメージを低減することができる場合について説明する。   In this dry etching by cathode coupling, anisotropic etching with less side etching is possible. However, in dry etching by cathode coupling, ion bombardment due to cathode fall voltage on the cathode side may damage transistor characteristics. Then, next, the case where ion damage can be reduced is demonstrated.

図８はドライエッチング装置の他の例の概略構成図を示す。このドライエッチング装置において、図７に示すドライエッチング装置と異なる点は、下部電極３２を接地し、上部電極３３を高周波電源３４に接続した点である。したがって、このドライエッチング装置では、アノードカップリングによるドライエッチングが行なわれ、カソードカップリングによるドライエッチングの場合と比較して、イオンダメージを低減することができる。   FIG. 8 shows a schematic configuration diagram of another example of the dry etching apparatus. This dry etching apparatus is different from the dry etching apparatus shown in FIG. 7 in that the lower electrode 32 is grounded and the upper electrode 33 is connected to the high frequency power supply 34. Therefore, in this dry etching apparatus, dry etching by anode coupling is performed, and ion damage can be reduced as compared with the case of dry etching by cathode coupling.

そして、アノードカップリングによるドライエッチングの場合とカソードカップリングによるドライエッチングの場合とにおけるトランジスタ特性（Ｖｇ（ゲート電圧）−Ｉｄ（ドレイン電流）特性）を調べたところ、図９に示す結果が得られた。図９から明らかなように、実線で示すアノードカップリングの場合では、点線で示すカソードカップリングの場合と比較して、立上り部分のコブがなくなり、トランジスタ特性が改善されている。   Then, when transistor characteristics (Vg (gate voltage) -Id (drain current) characteristics) in the case of dry etching by anode coupling and in the case of dry etching by cathode coupling were examined, the result shown in FIG. 9 was obtained. It was. As can be seen from FIG. 9, in the case of anode coupling indicated by a solid line, the bump at the rising portion is eliminated and the transistor characteristics are improved as compared with the case of cathode coupling indicated by a dotted line.

ところで、このドライエッチング装置において、エッチング条件を上記の場合と同じとし、すなわち、反応容器３１内の圧力を１０Ｐａとし、フッ素ガスの流量を１００ｓｃｃｍとし、塩素ガスの流量を１００〜１０００ｓｃｃｍと、高周波電源３４から１３．５６ＭＨｚの高周波電力７００Ｗを印加したところ、ｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１のエッチングレートは約１５００Å／ｍｉｎであり、下地の窒化シリコンからなるゲート絶縁膜３のエッチングレートは約５００Å／ｍｉｎであった。したがって、この場合の選択比は約３倍であり、実用可能である。   By the way, in this dry etching apparatus, the etching conditions are the same as those described above, that is, the pressure in the reaction vessel 31 is 10 Pa, the flow rate of fluorine gas is 100 sccm, the flow rate of chlorine gas is 100 to 1000 sccm, When a high frequency power of 700 W from 34 to 13.56 MHz is applied, the etching rate of the n-type amorphous silicon film 24 and the intrinsic amorphous silicon film 21 is about 1500 Å / min, and the etching rate of the gate insulating film 3 made of underlying silicon nitride Was about 500 kg / min. Therefore, the selection ratio in this case is about 3 times, which is practical.

なお、上記実施形態では、アモルファスシリコンを用いた薄膜トランジスタにおいて、窒化シリコンからなるゲート絶縁膜３の上面に成膜された真性アモルファスシリコン膜２１およびｎ型アモルファスシリコン膜２４をドライエッチングする場合について説明したが、これに限定されるものではない。   In the above embodiment, the case where the intrinsic amorphous silicon film 21 and the n-type amorphous silicon film 24 formed on the upper surface of the gate insulating film 3 made of silicon nitride are dry-etched in the thin film transistor using amorphous silicon has been described. However, the present invention is not limited to this.

例えば、多結晶シリコンを用いた薄膜トランジスタにおいて、窒化シリコン膜の上面に成膜された多結晶シリコン膜をドライエッチングするようにしてもよい。また、シリコンを用いた薄膜ダイオード（ＴＥＤ：Thin Eilm Diode）において、窒化シリコン膜の上面に成膜されたシリコン膜をドライエッチングするようにしてもよい。   For example, in a thin film transistor using polycrystalline silicon, the polycrystalline silicon film formed on the upper surface of the silicon nitride film may be dry-etched. Further, in a thin-film diode (TED: Thin Eilm Diode) using silicon, the silicon film formed on the upper surface of the silicon nitride film may be dry-etched.

１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 半導体薄膜
５ チャネル保護膜
６、７ オーミックコンタクト層
８ ソース電極
９ ドレイン電極
１０ 薄膜トランジスタ
１１ オーバーコート膜
１２ コンタクトホール
１３ 画素電極
２１ 真性アモルファスシリコン膜
２２ 窒化シリコン膜
２３ レジスト膜
２４ ｎ型アモルファスシリコン膜
２５ ソース・ドレイン電極形成用膜
２６、２７ レジスト膜
３１ 反応容器
３２ 下部電極
３３ 上部電極
３４ 高周波電源
３５ 被加工物
３７ 真空ポンプ
３８ ガス導入管
４２、４３ 電磁弁
４４、４５ マスフローコントローラ
４６ フッ素ガス供給源
４７ 塩素ガス供給源 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 3 Gate insulating film 4 Semiconductor thin film 5 Channel protective film 6, 7 Ohmic contact layer 8 Source electrode 9 Drain electrode 10 Thin film transistor 11 Overcoat film 12 Contact hole 13 Pixel electrode 21 Intrinsic amorphous silicon film 22 Silicon nitride film 23 resist film 24 n-type amorphous silicon film 25 source / drain electrode forming film 26, 27 resist film 31 reaction vessel 32 lower electrode 33 upper electrode 34 high frequency power supply 35 work piece 37 vacuum pump 38 gas introduction pipe 42, 43 solenoid valve 44, 45 Mass flow controller 46 Fluorine gas supply source 47 Chlorine gas supply source

Claims (8)

フッ素ガスおよび塩素ガスを含む混合ガスを用いた平行平板型のドライエッチングによりシリコン膜をドライエッチングすることを特徴とするシリコン膜のドライエッチング方法。   A silicon film dry etching method comprising dry etching a silicon film by parallel plate type dry etching using a mixed gas containing fluorine gas and chlorine gas. 請求項１に記載の発明において、前記ドライエッチングはカソードカップリングによるドライエッチングであることを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein the dry etching is dry etching by cathode coupling. 請求項１に記載の発明において、前記ドライエッチングはアノードカップリングによるドライエッチングであることを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein the dry etching is dry etching by anode coupling. 請求項１に記載の発明において、前記シリコン膜は窒化シリコン膜上に形成されていることを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein the silicon film is formed on a silicon nitride film. 請求項１に記載の発明において、前記混合ガスはさらに不活性ガスを含むことを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein the mixed gas further contains an inert gas. 請求項１に記載の発明において、前記フッ素ガスに対する前記塩素ガスの流量比は１〜１０であることを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein a flow ratio of the chlorine gas to the fluorine gas is 1 to 10. 請求項１に記載の発明において、前記フッ素ガスに対する前記塩素ガスの流量比は１〜２０であることを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein a flow ratio of the chlorine gas to the fluorine gas is 1 to 20. 請求項１に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするシリコン膜のドライエッチング方法。   2. The silicon film dry etching method according to claim 1, wherein the dry etching is performed in a vacuum atmosphere of 1 to 100 Pa.
JP2009184287A 2007-05-30 2009-08-07 Dry etching method for silicon film Pending JP2010004058A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009184287A JP2010004058A (en) 2007-05-30 2009-08-07 Dry etching method for silicon film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007143027 2007-05-30
JP2009184287A JP2010004058A (en) 2007-05-30 2009-08-07 Dry etching method for silicon film

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007267359A Division JP4586841B2 (en) 2007-05-30 2007-10-15 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2010004058A true JP2010004058A (en) 2010-01-07
JP2010004058A5 JP2010004058A5 (en) 2010-11-25

Family

ID=40106827

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007267359A Expired - Fee Related JP4586841B2 (en) 2007-05-30 2007-10-15 Thin film transistor manufacturing method
JP2009184287A Pending JP2010004058A (en) 2007-05-30 2009-08-07 Dry etching method for silicon film

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007267359A Expired - Fee Related JP4586841B2 (en) 2007-05-30 2007-10-15 Thin film transistor manufacturing method

Country Status (4)

Country Link
JP (2) JP4586841B2 (en)
KR (1) KR101009835B1 (en)
CN (1) CN101315889A (en)
TW (1) TWI376744B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
JP5514162B2 (en) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 Method and apparatus for forming amorphous silicon film
JP6772820B2 (en) 2016-12-22 2020-10-21 日亜化学工業株式会社 Manufacturing method of recycled circuit board and manufacturing method of light emitting element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669236A (en) * 1992-07-14 1994-03-11 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor
JP2004098245A (en) * 2002-09-11 2004-04-02 Tokyo Electron Ltd Substrate treatment method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190470A (en) * 2000-12-22 2002-07-05 Shibaura Mechatronics Corp Etching apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669236A (en) * 1992-07-14 1994-03-11 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor
JP2004098245A (en) * 2002-09-11 2004-04-02 Tokyo Electron Ltd Substrate treatment method

Also Published As

Publication number Publication date
TW200901315A (en) 2009-01-01
KR101009835B1 (en) 2011-01-19
KR20080106026A (en) 2008-12-04
JP4586841B2 (en) 2010-11-24
JP2009010310A (en) 2009-01-15
CN101315889A (en) 2008-12-03
TWI376744B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
KR20200140388A (en) Pulsed plasma (DC/RF) deposition of high-quality C films for patterning
JP2008052255A (en) Method of producing active matrix substrate
JP4596287B2 (en) Method for dry etching of a film containing silicon
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
JP4925314B2 (en) Silicon nitride film dry etching method and thin film transistor manufacturing method
WO2002050885A1 (en) Etching method for insulating film
JP4586841B2 (en) Thin film transistor manufacturing method
JP5299245B2 (en) Method for dry etching insulating film on molybdenum metal film and method for manufacturing thin film transistor panel
JP5101059B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe
JP4182125B2 (en) Manufacturing method of semiconductor device
JP5454411B2 (en) Method for dry etching of a film containing silicon
JP2010177708A (en) Dry etching method of silicon nitride film and method of manufacturing thin-film transistor
US20080299778A1 (en) Silicon film dry etching method
KR100520140B1 (en) Method for forming capacitor of semiconductor device
JP2004146442A (en) Thin film transistor and its manufacturing method
US20080081475A1 (en) Method for forming pattern in semiconductor device
JPH08316206A (en) Method for plasma-etching of high-melt-point metal polycide layer
JP2011077209A (en) Method of removing resist film and method of manufacturing display device
KR20090068588A (en) Method for forming pattern in semiconductor device
KR20060077482A (en) Method for forming gate of semiconductor device
KR20100044561A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119