JP2010003724A - Cooling duct structure of semiconductor device, and mounting body of semiconductor device having the same - Google Patents
Cooling duct structure of semiconductor device, and mounting body of semiconductor device having the same Download PDFInfo
- Publication number
- JP2010003724A JP2010003724A JP2008158857A JP2008158857A JP2010003724A JP 2010003724 A JP2010003724 A JP 2010003724A JP 2008158857 A JP2008158857 A JP 2008158857A JP 2008158857 A JP2008158857 A JP 2008158857A JP 2010003724 A JP2010003724 A JP 2010003724A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cooling pipe
- substrate
- pipe structure
- mounting body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置の冷却技術に係り、特に発熱素子を含む半導体チップを3次元に積み上げた際、特に、発熱素子を3次元に積み上げた3次元実装の下段に配置された際のチップ冷却に好適な冷却管路構造体およびそれを有する半導体装置の実装体に関する。 The present invention relates to a cooling technique for a semiconductor device, and in particular, when a semiconductor chip including a heating element is stacked three-dimensionally, particularly when the chip is disposed at a lower stage of a three-dimensional mounting in which the heating elements are stacked three-dimensionally. The present invention relates to a cooling pipe structure suitable for the above and a semiconductor device mounting body having the same.
従来は演算を主たる用途としていたコンピュータが、映像・音響設備に使われ始めている。具体的には、パーソナルコンピュータでテレビ画像を見ることおよび録画すること、音声をダウンロードして使用することなどのサービスが提供されている。そのため、画像処理のための高速演算処理性能に対応する高い性能が求められている。また、画像や音声を鑑賞するために用いられる機器には高い静粛性が求められる。また、3次元画像を用いるためには、データの高速処理が必要である。 Computers that have traditionally been used primarily for computation have begun to be used in video and audio equipment. Specifically, services such as watching and recording TV images on a personal computer and downloading and using audio are provided. Therefore, high performance corresponding to high-speed arithmetic processing performance for image processing is required. In addition, high silence is required for devices used for viewing images and sounds. In order to use a three-dimensional image, high-speed data processing is required.
その高い性能を引き出すため、情報処理速度が速いことおよび処理するデータの大容量化のため、一つの半導体パッケージにメモリ素子を多数個積層し、伝送遅延を防止する方法が提案されている。 In order to bring out the high performance, a method for preventing transmission delay by stacking a large number of memory elements in one semiconductor package has been proposed in order to increase the information processing speed and increase the capacity of data to be processed.
これらを高速化された電子機器は発熱量が多く、満足する冷却技術として液冷技術がある。液冷技術は、従来は大形計算機に用いられており、例えば、特許文献1や特許文献2の様に、大掛かりな設備となっていた。その後、特許文献3記載のようにパーソナルコンピュータが高速化されるにつれ、演算処理設備を液冷で行う技術が実用化された。また、液冷の構成部材を薄型化するために、特許文献4記載のようにプリント基板の中に冷却管を埋設する方法や、特許文献5記載のように、放熱部を高耐熱で熱伝導性のよい可撓性シートにより袋状に形成したり、特許文献6記載のように、放熱器や吸熱器を耐水性シートからなる袋で構成したりする方法が提供されている。
Electronic devices that have speeded up these devices generate a large amount of heat, and there is a liquid cooling technology as a satisfactory cooling technology. The liquid cooling technique has been conventionally used in large computers, and has become a large-scale facility such as
また、樹脂構造体の耐久性を増す方法として、本発明者のうちの1名を含む発明者らは、特願2007−314145号を出願し、MEMS(micro electro mechanical systems)パッケージにおいて、樹脂を電気めっきで覆う構造体について記載した(本出願時点においては公開されていない)。また、基板に構造体を形成し、基板から分離する方法として、特許文献7に、ステンレス支持体上にニッケルを主体とした薄膜を形成し、前記薄膜上に電子部品を搭載した配線基板を形成し、その後、前記薄膜から前記ステンレス支持体を引き剥がす方法の記載がある。
As a method for increasing the durability of the resin structure, the inventors including one of the inventors filed Japanese Patent Application No. 2007-314145, and in a MEMS (micro electro mechanical systems) package, The structure covered with electroplating was described (not published at the time of this application). Also, as a method of forming a structure on a substrate and separating it from the substrate,
本発明は、機密性のある小形化・薄形化された半導体装置の冷却管路構造体を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a cooling pipe structure of a miniaturized and thinned semiconductor device having confidentiality.
また、本発明は、前記冷却管路構造体を有する半導体装置の実装体を提供することを目的とする。 Another object of the present invention is to provide a semiconductor device mounting body having the cooling pipe structure.
上記課題を解決するため本発明では、第1の部材と第2の部材と側壁を有し、断面形状が前記第1の部材と前記第2の部材と2つの前記側壁で構成される四角形である冷却管路構造体において、前記第1の部材の材料を金属とし、前記第2の部材と前記側壁は、樹脂を用いてその形状を形成し、更に、樹脂の周囲を金属膜でコーティングすることで、冷却管路構造体内に封止されている冷媒の漏洩、蒸発を防ぎ、信頼性を向上させるものである。 In order to solve the above-mentioned problems, the present invention has a first member, a second member, and a side wall, and the cross-sectional shape is a quadrangle formed by the first member, the second member, and the two side walls. In a certain cooling pipe structure, the material of the first member is a metal, the second member and the side wall are formed by using a resin, and the periphery of the resin is coated with a metal film. This prevents leakage and evaporation of the refrigerant sealed in the cooling pipe structure and improves reliability.
本発明により、冷媒の漏洩、蒸発を防止できる。また、発熱チップと接触する部分を金属体とすることで、高い熱交換性を得ることができる。 According to the present invention, leakage and evaporation of the refrigerant can be prevented. Moreover, a high heat exchange property can be obtained by using a metal body for the portion that contacts the heat generating chip.
本発明による半導体装置の冷却管路構造体およびそれを有する半導体装置の実装体の望ましき実施例について図面を用いて説明する。実施例1は半導体装置の実装体の実施例であり、実施例2、3は半導体装置の冷却管路構造体の実施例である。本発明による冷却構造は、3次元積層体だけでなく、発熱素子と搭載基板間で発熱素子を冷却することが必要な構造体全般に適用することが可能である。 Preferred embodiments of a cooling pipe structure for a semiconductor device and a semiconductor device mounting body having the semiconductor device according to the present invention will be described with reference to the drawings. Example 1 is an example of a semiconductor device mounting body, and Examples 2 and 3 are examples of a cooling pipe structure of a semiconductor device. The cooling structure according to the present invention can be applied not only to a three-dimensional laminated body but also to all structures that require cooling of the heating element between the heating element and the mounting substrate.
図面を用いて本発明の半導体装置の実装体の実施例(実施例1)について説明する。図1は、本実施例の半導体装置の実装体の側断面図であり、構成概要を示す。全体を符号100で表すロジック最下積層構造パッケージ100は、パッケージ基板(インタポーザ)101の上面側に積層メモリ102を、下面側にロジック素子103を備えている。積層メモリ102は、複数のメモリ素子104を一次接続バンプ105で積層したもので、メモリ素子内部に形成したシリコン貫通電極106により、積層方向に導通をとる。メモリ素子とその電気接続部は、モールド樹脂109により、保護されている。ロジック素子103は、パッケージ基板101に、一次接続バンプ105で電気的に接続し、アンダーフィル107でその電気接続部が保護されている。ロジック素子103と積層メモリ102は、基板内スルーホール118で電気的に接続されている。このロジック最下積層構造パッケージ100が、実装基板108に、二次接続バンプ110で電気的に実装されている。この構成において、二次接続バンプ110から入力した電気信号の伝わる経路は、ロジック素子103、積層メモリ102の順になる。したがって、複数の積層メモリへの信号の振り分けをロジック素子が事前に制御できるので、信号遅延を最小化することができる。ロジック素子103の底面と実装基板108上面の隙間には、積層シートで作られた薄い液冷モジュール(半導体装置の冷却管路構造体)の受熱部111が密着している。二次接続バンプ110がはんだボールである場合、実装高さは、一般に0.5mm以下なので、ロジック素子の厚みがあるため、液冷モジュールの厚さは、0.5mmより小さい。したがって、液冷モジュールの流路高さ0.5mmより小さい。一般的に、メモリ素子104の一枚あたりの発熱量は数百mW以下だが、ロジック素子103の発熱量は数十Wと大きく、ロジック素子103に近接して、液冷モジュールで冷却すると、許容発熱量を大幅に増加できる。
An embodiment (embodiment 1) of a semiconductor device mounting body according to the present invention will be described with reference to the drawings. FIG. 1 is a side sectional view of a mounting body of a semiconductor device according to the present embodiment and shows an outline of the configuration. A logic lowermost
図2は、液冷モジュールと二次接続バンプの配置例を示す。ここでは、一部に間引いた二次接続バンプ110部分を液冷モジュールの導管路113が通っている。
FIG. 2 shows an arrangement example of the liquid cooling module and the secondary connection bump. Here, the
図3は、本発明の液冷モジュールと実装基板のみを抜き出した斜視図である。図3に示すように、実装基板の凹部114は、液冷モジュール受熱部111、および液冷モジュール導管路113の外形寸法以上の大きさに形成する。実装基板の凹部114を設けると、液冷モジュール受熱部111および液冷モジュール導管路113を設置する際に容易に位置決めできる。図3に示すように実装基板に凹部114を設ければ位置決めが容易にできるが、図1に示すように凹部を設けなくてもよい。
FIG. 3 is a perspective view in which only the liquid cooling module and the mounting substrate of the present invention are extracted. As shown in FIG. 3, the
液冷モジュールは、金属上(基板1 実施例2 工程(1)記載、電気ニッケルめっき膜5 実施例3 工程(3)記載)に導管路が形成されているが、発熱量が大きい素子と金属側を接触させる方が熱交換の観点からは好ましい。
In the liquid cooling module, a conduit path is formed on a metal (described in the
図4は、本実施例による冷却機構全体を示す。ポンプ116の動力により、液冷モジュール導管路113内を冷媒が流れ、ラジエータ117で放熱される。
FIG. 4 shows the entire cooling mechanism according to this embodiment. With the power of the
以下、本発明の半導体装置の冷却管路構造体の実施例(実施例2、3)の製造方法およびその構造を図を用いて説明する。図面は、平面図と断面図、一部に斜視図を記す。 Hereinafter, the manufacturing method of the Example (Example 2, 3) of the cooling-pipe structure of the semiconductor device of this invention and its structure are demonstrated using figures. In the drawings, a plan view and a sectional view are shown, and a perspective view is shown in part.
本発明の半導体装置の冷却管路構造体の一実施例(実施例2)の製造方法およびその構造を説明する。 A manufacturing method and a structure of an embodiment (Example 2) of a cooling pipe structure of a semiconductor device of the present invention will be described.
まず、本実施例の半導体装置の冷却管路構造体の製造方法について説明する。 First, the manufacturing method of the cooling pipe structure of the semiconductor device of a present Example is demonstrated.
[工程(1)/図5参照]
基板1に求められる特性として、下記の要件を満たす必要がある。
1.冷媒によって腐食されないこと。
2.冷媒が浸透しないこと。
3.以下の工程で形成する樹脂との接着性が良いこと。
[Step (1) / See FIG. 5]
The following requirements must be satisfied as characteristics required for the
1. Must not be corroded by refrigerant.
2. The refrigerant should not penetrate.
3. Good adhesion to the resin formed in the following steps.
基板1の材料として、金属板、セラミクス焼結体、シリコンウエハ、などの無機物からなる基板1があるが、ここでは、加工しやすく、かつ入手しやすいステンレス板を用いた。
As a material of the
[工程(2)/図5参照]
基板1上に樹脂層2を形成した。ここで用いる樹脂は、耐熱性があり、かつ、基板1との接着力が必要である。樹脂層2は、ワニス状でもシート状でもかまわず、また感光性の有無もかまわない。
[Step (2) / See FIG. 5]
A
[工程(3)/図5参照]
樹脂層2を加工して液冷モジュール受熱部および液冷モジュール導管路溝部21を形成した。ここで、樹脂層2として感光性樹脂を用いた場合は、工程(2)の段階で完全硬化させない状態で基板1と接着している。その後、露光、現像、ベーク工程を経ることで流路を形成した。以下、その工程の一例を記す。
1.感光性樹脂は、フィルム状のアクリル系樹脂で、これをラミネータにより基板1上に貼り付けた。
2.基板1に貼り付けられたアクリル系樹脂フィルムは、フォトマスクを介して、所定のパターンに成形された紫外光で照射され、その後、紫外光で照射されない部分(非露光部分)を現像液(1%炭酸ナトリウム溶液)を用いて溶解除去した。
3.アクリル系樹脂フィルムでパターンを形成した後、当該アクリル系樹脂フィルムのベークを160〜200℃/60分で行った。
[Step (3) / See Fig. 5]
The
1. The photosensitive resin was a film-like acrylic resin, which was affixed on the
2. The acrylic resin film affixed to the
3. After forming a pattern with an acrylic resin film, the acrylic resin film was baked at 160 to 200 ° C./60 minutes.
本工程で用いる感光性樹脂の材料は、アクリル系樹脂フィルムに限定されず、これを感光性エポキシ系樹脂や感光性ポリイミド系樹脂に置き換えることも可能である。工程(3)左には、A−A’部分の断面が示す。感光性を有しない樹脂を用いた場合は、工程(2)の段階で完全硬化させ、レーサ加工や機械加工を用いて管路を形成した。 The material of the photosensitive resin used in this step is not limited to the acrylic resin film, and it can be replaced with a photosensitive epoxy resin or a photosensitive polyimide resin. On the left of step (3), a cross section of the A-A ′ portion is shown. When a resin having no photosensitivity was used, it was completely cured at the stage of step (2), and a pipe line was formed by using a racer process or a machining process.
[工程(4)/図6参照]
本工程では、基板1上に形成された流路の上に樹脂層2を貼り付け、液冷モジュール受熱部および液冷モジュール導管路蓋部22を形成した。この樹脂層2によって囲まれた領域が液冷モジュール受熱部111および液冷モジュール導管路113となる。本実施例では、図5工程(2)および工程(3)で用いた樹脂と図6工程(4)で形成した樹脂層2を同じ材料(感光性樹脂)を貼り付けて相互の密着性を高めているが、それらの樹脂は同じである必要はなく、また、その厚さも適宜変更し得る。液冷モジュール受熱部および液冷モジュール導管路溝部21を形成に用いる樹脂はワニス状でもシート状でもかまわないが、液冷モジュール受熱部および液冷モジュール導管路蓋部22では、シート材料であることが必要である。本工程で用いた感光性樹脂は、フィルム状のアクリル系樹脂であり、これをラミネータを用いて貼り付けた。樹脂層2のフィルムは、液冷モジュール受熱部および液冷モジュール導管路溝部21形成に用いた樹脂層2より広い面積で用意され、液冷モジュール受熱部111および液冷モジュール導管路113が形成された後、フォトマスクで所定のパターンに紫外光を部分的にした。感光性樹脂のフィルムの紫外光で照射されない部分を現像液(1%炭酸ナトリウム溶液)を用いて溶解除去し、パターニングした後、当該フィルムのパターンを160〜200℃で60分間ベークした。
[Step (4) / See FIG. 6]
In this step, the
[工程(5)/図6参照]
金属板、セラミクス焼結体、シリコンウエハ、などの無機物からなる基板1に比べて、流路形成に用いた樹脂層2は、所望の構造に成形し易い反面、気密性に劣る。本工程では、樹脂で形成された流路の気密性の耐湿性を高めるべく、その外表面に電気めっきで、金属又は合金の膜を形成した。
[Step (5) / see FIG. 6]
Compared to the
このめっき膜は、樹脂層2表面に電気めっき膜用給電膜(Ti/Cu)3をスパッタで形成し、この電気めっき膜用給電膜(Ti/Cu)3に電圧を印加して、その表面に金属又は合金の材料を析出させる。電気めっき膜用給電膜(Ti/Cu)3は、チタン(50ナノメートル)/銅(1マイクロメートル)の積層構造とした。この積層構造の下層部となるチタン膜は、銅と下に位置する樹脂層2および基板1との接着強度を確保することにあり、その膜厚は当該接着強度を維持し得る最低限でかまわない。チタン膜の所要膜厚は、スパッタの条件、チタンの膜質などによっても変動する。また、ここではチタンを用いたが、クロムを用いても同様な効果を期待することができる。なお、チタンまたはクロムを成膜する前には、スパッタエッチングを行うと接着力を上げることができる。
This plating film is formed by sputtering a power supply film for an electroplating film (Ti / Cu) 3 on the surface of the
[工程(6)/図7参照]
電気めっき膜用給電膜(Ti/Cu)3の全域にレジストを塗布した後、当該レジストを乾燥ベークし、硬化されたレジストをフォトマスクにより所定のパターンに成形された紫外光で照射した。そして、露光、現像工程を用いて未露光部分を除去し、所定のパターンに成形した。ここで用いるレジストは、フィルム状でもワニス状のどちらも用いることが可能である。
[Step (6) / See FIG. 7]
After applying a resist to the entire area of the power supply film (Ti / Cu) 3 for the electroplating film, the resist was dried and baked, and the cured resist was irradiated with ultraviolet light formed into a predetermined pattern with a photomask. And the unexposed part was removed using the exposure and the development process, and it shape | molded in the predetermined pattern. The resist used here can be either film-like or varnish-like.
[工程(7)/図7参照]
電気めっき膜用給電膜(Ti/Cu)3上に、電気ニッケルめっき膜5を形成した。電気ニッケルめっき膜5は、電気めっき膜用給電膜(Ti/Cu)3への電圧印加により、レジスト4で形成したパターンに形成した。電気ニッケルめっき膜5は、ニッケルを主成分とする合金の電気めっき膜でもよい。
[Step (7) / See FIG. 7]
On the power supply film (Ti / Cu) 3 for the electroplating film, an
[工程(8)/図8参照]
電気ニッケルめっき工程の後に、工程(6)で形成したレジスト4を剥離した。液状のレジストもドライフィルムも、アルカリや有機溶剤を用いることで剥離した。
[Step (8) / See FIG. 8]
After the electro nickel plating step, the resist 4 formed in step (6) was peeled off. Both the liquid resist and the dry film were peeled off using an alkali or an organic solvent.
[工程(9)/図8参照]
電気めっき膜用給電膜(Ti/Cu)3として形成されたCu膜をウェットエッチングの手法を用いて除去した。Cuのエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸/過酸化水素水を主成分とするエッチング液を用いた。本実施例でのCuエッチングには、10秒以上のエッチング時間を確保しないと、当該エッチングの制御が困難となって実用的観点では不利となる。しかし、このエッチングに余りに長い時間を掛ける、例えば5分を越えてエッチングすると、Cu膜のサイドエッチングが大きくなり、タクトタイムが長くなるという問題も生じる。そのため、銅膜の余剰部分の除去に用いるエッチング液とこれを用いたエッチング条件は、適宜実験により求めるのがよい。その後、ウェットエッチング手法を用いて、Ti膜をエッチングした。チタンのエッチングには、過酸化水素を主成分とするエッチング液、およびフッ化水素を含有するエッチング液のいずれを用いても良い。
[Step (9) / See FIG. 8]
The Cu film formed as the power supply film (Ti / Cu) 3 for the electroplating film was removed using a wet etching technique. There are various types of etching of Cu, such as iron chloride and an alkaline etching solution. In this example, an etching solution mainly containing sulfuric acid / hydrogen peroxide solution was used. In Cu etching in this embodiment, unless an etching time of 10 seconds or more is secured, it is difficult to control the etching, which is disadvantageous from a practical viewpoint. However, if this etching takes an excessively long time, for example exceeding 5 minutes, the side etching of the Cu film becomes large and the tact time becomes long. Therefore, the etching solution used for removing the excess portion of the copper film and the etching conditions using the same are preferably obtained by experiments as appropriate. Thereafter, the Ti film was etched using a wet etching technique. For etching titanium, either an etchant containing hydrogen peroxide as a main component or an etchant containing hydrogen fluoride may be used.
[工程(10)/図9参照]
基板1から作製した構造体を機械的に切り離した。
[Step (10) / See FIG. 9]
The structure produced from the
[工程(11)/図9参照]
基板1から作製した構造体を機械的に切り離した状態の斜視図を示す。
[Step (11) / See FIG. 9]
The perspective view of the state which separated the structure produced from the board |
次に、本実施例の半導体装置の冷却管路構造体の構造について説明する。 Next, the structure of the cooling pipe structure of the semiconductor device of the present embodiment will be described.
図10は本実施例の冷却管路構造体の斜視図であり、図9の(11)に示す斜視図と同じものに、構造を説明するための符号を付けたものである。図11(A)は本実施例の冷却管路構造体の内部構造を示す図であり、図11(B)〜(D)は図11(A)のB−B’、C−C’、D−D’部分の断面図である。 FIG. 10 is a perspective view of the cooling pipe structure of the present embodiment, in which the same reference numerals as those in FIG. 9 (11) are used to describe the structure. FIG. 11A is a diagram showing the internal structure of the cooling pipe structure of the present embodiment, and FIGS. 11B to 11D are BB ′, CC ′, and FIG. It is sectional drawing of DD 'part.
201は第1の部材であり、202は第2の部材であり、203は側壁である。111は半導体装置から熱を受ける受熱部(熱交換器)であり、113は受熱部111に冷媒を流入・流出させる導管路である。204は内壁である。図11(B)〜(D)から明らかなように、本実施例の冷却管路構造体は、断面形状が第1の部材201と第2の部材202と2つの側壁203で構成される四角形である。
201 is a first member, 202 is a second member, and 203 is a side wall.
第1の部材201の材料はステンレスである。第2の部材202と側壁203については、冷媒と接する部分(内側)の材料は樹脂205であり、冷媒と接しない部分(外側)は樹脂205が露出しないように多層金属膜206、207で覆われている。206は樹脂205上に形成された電気めっき膜用給電膜であり、207は電気めっき膜用給電膜206上に形成されたニッケルまたはニッケルを主成分とする合金の電気めっき膜である。
The material of the
本実施例では、導管路113は内壁204で仕切られており、仕切られた一方は冷媒が流入する流入路208であり、他方は冷媒が流出する流出路209である。流入路208から流入した冷媒は受熱部111における内壁204により受熱部111内を巡回し流出路209に流出する。
In this embodiment, the
受熱部111の第1の部材201または第2の部材202のどちらの面が半導体装置に熱的に接触するようにしてもよいが、第1の部材201は金属のみで形成されているため、第1の部材201の方を半導体装置に熱的に接触させた方が熱伝導率の観点から有利である。したがって、図10の第1の部材201の方を上側とし、その上に図1のロジック素子103を設けるのが望ましい。
Either surface of the
本実施例は、図10、図11の構造に限定されず、例えば、導管路113と受熱部111の取り付け位置、内壁の構造等を変更してもよい。
The present embodiment is not limited to the structures shown in FIGS. 10 and 11. For example, the attachment positions of the
図12に本実施例の半導体装置の冷却管路構造体の変形例の内部構造を示す。本変形例は2つの導管路113−1、113−2を備えることを除き、その他の点の構造および形成方法は上記実施例と同様である。ただし、本変形例においては、受熱部111は内壁204を有するが、導管路113−1、113−2には内壁は存在しない。また、受熱部111内の内壁204の配置は上記実施例とは異なる。導管路113−1は冷媒の流入路208であり、導管路113−2は流出路209である。流入路208から入流した冷媒は、受熱部111において内壁204により受熱部111内を巡回し、流出路209に流出する。
FIG. 12 shows an internal structure of a modified example of the cooling pipe structure of the semiconductor device of this embodiment. This modification is the same as that of the above embodiment except for the provision of two conduits 113-1, 113-2. However, in this modification, the
本変形例は図12の構造に限定されず、例えば、導管路113−1、113−2と受熱部111の取り付け位置、取り付け方向、内壁の構造等を変更してもよい。
This modification is not limited to the structure shown in FIG. 12. For example, the attachment positions, attachment directions, and inner wall structures of the conduit paths 113-1 and 113-2 and the
本発明の半導体装置の冷却管路構造体の他の実施例(実施例3)の製造方法およびその構造を説明する。 A manufacturing method and structure of another embodiment (Example 3) of the cooling pipe structure of the semiconductor device of the present invention will be described.
まず、本実施例の半導体装置の冷却管路構造体の製造方法について説明する。 First, the manufacturing method of the cooling pipe structure of the semiconductor device of a present Example is demonstrated.
以下に説明する工程のいくつかは、実施例2にて説明された10の工程のいずれかに対応するため、「実施例2の工程(n)に相当する」(nは1乃至11の整数のいずれか一つ)の注釈を以って、その詳細な説明を実施例2の参照により割愛する。 Since some of the steps described below correspond to any of the ten steps described in the second embodiment, “corresponding to the step (n) in the second embodiment” (n is an integer of 1 to 11) The detailed description thereof will be omitted with reference to Example 2.
[工程(1)/図13参照]
「実施例2の工程(1)に相当する」。ただし、ここで用いる基板は、ステンレスとした。
[Step (1) / see FIG. 13]
“Corresponding to step (1) of Example 2”. However, the substrate used here was stainless steel.
[工程(2)/図13参照]
基板1の全域にレジスト4の全域にレジストを塗布した後、当該レジストを乾燥ベークし、硬化されたレジストをフォトマスクにより所定のパターンに成形された紫外光で照射した。そして、露光、現像工程を用いて未露光部分を除去し、所定のパターンに成形した。ここで用いるレジストは、フィルム状でもワニス状のどちらも用いることが可能である。
[Step (2) / See FIG. 13]
After the resist was applied to the entire area of the
[工程(3)/図14参照]
基板1上に、電気ニッケルめっき膜5を形成した。電気ニッケルめっき膜5は、ステンレス製の基板1への電圧印加により、そのレジスト4から露出された表面に形成した。電気ニッケルめっき膜5は、ニッケルを主成分とする合金の電気めっき膜でもよい。
[Step (3) / See FIG. 14]
An electric
[工程(4)/図14参照]
電気ニッケルめっきの後に、工程(2)で形成したレジスト4を剥離した。液状のレジストもドライフィルムも、アルカリや有機溶剤を用いることで剥離した。
[Step (4) / see FIG. 14]
After electro nickel plating, the resist 4 formed in the step (2) was peeled off. Both the liquid resist and the dry film were peeled off using an alkali or an organic solvent.
[工程(5)/図15参照]
「実施例2の工程(3)に相当する」
[工程(6)/図15参照]
「実施例2の工程(4)に相当する」
[工程(7)/図16参照]
「実施例2の工程(5)に相当する」
[工程(8)/図16参照]
「実施例2の工程(6)に相当する」
[工程(9)/図17参照]
「実施例2の工程(7)に相当する」
[工程(10)/図17参照]
「実施例2の工程(8)に相当する」
[工程(11)/図18参照]
「実施例2の工程(9)に相当する」
[Step (5) / See FIG. 15]
“Corresponding to step (3) of Example 2”
[Step (6) / See FIG. 15]
“Corresponding to step (4) of Example 2”
[Step (7) / See FIG. 16]
“Corresponding to step (5) of Example 2”
[Step (8) / See FIG. 16]
“Corresponding to step (6) of Example 2”
[Step (9) / See FIG. 17]
“Corresponding to step (7) of Example 2”
[Step (10) / See FIG. 17]
“Corresponding to step (8) of Example 2”
[Step (11) / See FIG. 18]
“Corresponding to step (9) of Example 2”
[工程(12)/図18参照]
基板1と電気ニッケルめっき膜5を機械的に引き剥がした。
[Step (12) / See FIG. 18]
The
[工程(13)/図19参照]
基板1と電気ニッケルめっき膜5を機械的に引き剥がした状態の斜視図を示す。
[Step (13) / See FIG. 19]
The perspective view of the state which peeled off the board |
次に、本実施例の半導体装置の冷却管路構造体の構造について説明する。 Next, the structure of the cooling pipe structure of the semiconductor device of the present embodiment will be described.
図20は本実施例の冷却管路構造体の斜視図であり、図19の(13)に示す斜視図と同じものに、構造を説明するための符号を付けたものである。図21(A)は本実施例の冷却管路構造体の内部構造を示す図であり、図21(B)〜(D)は図21(A)のB−B’、C−C’、D−D’の断面図である。 FIG. 20 is a perspective view of the cooling pipe structure of the present embodiment, which is the same as the perspective view shown in (13) of FIG. 19 with reference numerals for explaining the structure. FIG. 21A is a diagram showing the internal structure of the cooling pipe structure of the present embodiment, and FIGS. 21B to 21D are BB ′, CC ′, and FIG. It is sectional drawing of DD '.
本実施例においては、第1の部材201’の材料はニッケルまたはニッケルを主成分とする合金である。本実施例の第1の部材201’(ニッケルまたはニッケルを主成分とする合金の層)は、前述のとおり、ステンレス基板上に電気めっきによって形成され、他の部分の形成後にステンレス基板から機械的に引き剥がされて製造されたものである。第1の部材201’の材料以外は実施例2と同様であるので、これ以上の説明は省略する。また、図12に示す実施例2の変形例は、本実施例にも適用できる。
In the present embodiment, the material of the first member 201 'is nickel or an alloy containing nickel as a main component. As described above, the
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。 As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
1…基板、2…樹脂層、21…液冷モジュール受熱部および液冷モジュール導管路溝部、22…液冷モジュール受熱部および液冷モジュール導管路蓋部、3…電気めっき膜用給電膜(Ti/Cu)、4…レジスト、5…電気ニッケルめっき膜、100…ロジック最下積層構造パッケージ、101…パッケージ基板、102…積層メモリ、103…ロジック素子、104…メモリ素子、105…一次接続バンプ、106…シリコン貫通電極、107…アンダーフィル、108…実装基板、109…モールド樹脂、110…二次接続バンプ、111…液冷モジュール受熱部、112…間引いた二次接続バンプ、113…液冷モジュール導管路、114…実装基板の凹部、115…液冷モジュール、116…ポンプ、117…ラジエータ、118…基板内スルーホール、201,201’…第1の部材、202…第2の部材、203…側壁、204…内壁、205…樹脂、206…電気めっき膜用給電膜、207…ニッケルまたはニッケルを主成分とする合金の電気めっき膜、208…流入路、209…流出路
DESCRIPTION OF
Claims (19)
前記第1の部材の材料は第1の金属であり、
前記第2の部材と前記側壁の冷媒と接する部分の材料は樹脂であり、冷媒と接しない部分は前記樹脂が露出しないように第2の金属で覆われており、
前記第1の部材または前記第2の部材の少なくとも一部が半導体装置から熱を受ける部分である
ことを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure of a semiconductor device having a first member, a second member, and a side wall, the cross-sectional shape of which is a square shape including the first member, the second member, and the two side walls. Body,
The material of the first member is a first metal,
The material of the portion in contact with the refrigerant on the side wall and the second member is a resin, and the portion not in contact with the refrigerant is covered with a second metal so that the resin is not exposed,
At least a part of the first member or the second member is a portion that receives heat from the semiconductor device. A cooling pipe structure for a semiconductor device, wherein:
前記第1の金属の材料はステンレスまたはニッケルもしくはニッケルを主成分とする合金であることを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 1,
The material of the first metal is stainless steel or nickel or an alloy containing nickel as a main component.
前記第2の金属は多層金属膜であり、そのうちの1層はニッケルまたはニッケルを主成分とする合金膜であることを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 1,
The second metal is a multilayer metal film, and one of them is nickel or an alloy film containing nickel as a main component.
前記多層金属膜は、前記樹脂上に形成された電気めっき膜用給電膜と、前記電気めっき膜用給電膜上に形成されたニッケルまたはニッケルを主成分とする合金の電気めっき膜と、からなることを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure of a semiconductor device according to claim 3,
The multilayer metal film is composed of an electroplating film power supply film formed on the resin, and an electroplating film of nickel or an alloy containing nickel as a main component formed on the electroplating film power supply film. A cooling pipe structure for a semiconductor device.
半導体装置から熱を受ける受熱部と、
前記受熱部に冷媒を流入・流出させる導管路と、
を備え、
前記受熱部の前記第1の部材または前記第2の部材が半導体装置から熱を受ける部分である
ことを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 1,
A heat receiving portion that receives heat from the semiconductor device;
A conduit that allows the refrigerant to flow into and out of the heat receiving portion;
With
The cooling pipe structure of a semiconductor device, wherein the first member or the second member of the heat receiving portion is a portion that receives heat from the semiconductor device.
前記受熱部の前記第1の部材が半導体装置から熱を受ける部分である
ことを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 5,
The cooling pipe structure for a semiconductor device, wherein the first member of the heat receiving portion is a portion that receives heat from the semiconductor device.
前記導管路は内壁を有し、
前記導管路の前記内壁で仕切られた一方が冷媒の流入路であり、他方が冷媒の流出路である
ことを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 5,
The conduit path has an inner wall;
One of the conduit paths partitioned by the inner wall is a refrigerant inflow path, and the other is a refrigerant outflow path. A cooling pipe structure for a semiconductor device, wherein:
前記導管路を2つ備え、
前記2つの導管路のうち一方が冷媒の流入路であり、他方が冷媒の流出路である
ことを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 5,
Two conduits,
One of the two conduit paths is a refrigerant inflow path, and the other is a refrigerant outflow path. A cooling pipe structure for a semiconductor device, wherein:
前記受熱部は内壁を有し、
前記受熱部において、前記導管路から流入した冷媒が前記内壁により前記受熱部内を巡回して前記導管路に流出する
ことを特徴とする半導体装置の冷却管路構造体。 A cooling pipe structure for a semiconductor device according to claim 5,
The heat receiving portion has an inner wall;
In the heat receiving portion, the refrigerant flowing in from the conduit passage circulates in the heat receiving portion by the inner wall and flows out to the conduit passage.
冷却管路構造体を通して冷媒を循環させるポンプと、
前記受熱部で前記半導体装置から受けた冷媒の熱を放出させるラジエータと、
を備えることを特徴とする半導体装置の冷却管路構造体。 The cooling pipe structure according to claim 5,
A pump for circulating the refrigerant through the cooling pipe structure;
A radiator that releases heat of the refrigerant received from the semiconductor device in the heat receiving unit;
A cooling pipe structure for a semiconductor device, comprising:
基板上に前記冷却管路構造体を有し、
前記冷却管路構造体の前記受熱部上に前記受熱部と熱的に接触した半導体装置を有する
ことを特徴とする半導体装置の実装体。 A semiconductor device mounting body having the cooling pipe structure of the semiconductor device according to claim 5,
Having the cooling conduit structure on a substrate;
A semiconductor device mounting body comprising a semiconductor device in thermal contact with the heat receiving portion on the heat receiving portion of the cooling pipe structure.
前記基板は凹部を有し、前記冷却管路構造体は前記凹部内に設けられていることを特徴とする半導体装置の実装体。 A package of the semiconductor device according to claim 11,
The semiconductor device mounting body, wherein the substrate has a recess, and the cooling pipe structure is provided in the recess.
前記基板を第1の基板とし、前記第1の基板とは別の第2の基板を有し、
前記第2の基板は前記半導体装置上に設けられ、
前記第2の基板は前記半導体装置と電気的に接続されている
ことを特徴とする半導体装置の実装体。 A package of the semiconductor device according to claim 11,
The substrate is a first substrate, and has a second substrate different from the first substrate,
The second substrate is provided on the semiconductor device;
The semiconductor device mounting body, wherein the second substrate is electrically connected to the semiconductor device.
前記第1の基板と前記第2の基板は、前記冷却管路構造体がない部分で電気的に接続されていることを特徴とする半導体装置の実装体。 A mounting body of the semiconductor device according to claim 13,
The semiconductor device mounting body, wherein the first substrate and the second substrate are electrically connected at a portion where the cooling pipe structure is not provided.
前記半導体装置を第1の半導体装置とし、前記第1の半導体装置とは別の第2の半導体装置を有し、
前記第2の半導体装置は前記第2の基板上に設けられ、
前記第2の半導体装置は前記第2の基板を介して前記第1の半導体装置と電気的に接続されている
ことを特徴とする半導体装置の実装体。 15. A mounting body of a semiconductor device according to claim 14,
The semiconductor device is a first semiconductor device, and has a second semiconductor device different from the first semiconductor device,
The second semiconductor device is provided on the second substrate;
The semiconductor device mounting body, wherein the second semiconductor device is electrically connected to the first semiconductor device through the second substrate.
前記第1の半導体装置はロジック素子であり、
前記第2の半導体装置はメモリ素子である
ことを特徴とする半導体装置の実装体。 A mounting body of a semiconductor device according to claim 15,
The first semiconductor device is a logic element;
The semiconductor device mounting body, wherein the second semiconductor device is a memory element.
前記第2の半導体装置は複数のメモリ素子からなる積層メモリであることを特徴とする半導体装置の実装体。 A mounting body of a semiconductor device according to claim 16,
The semiconductor device mounting body, wherein the second semiconductor device is a stacked memory including a plurality of memory elements.
前記積層メモリと前記第2の基板はモールド樹脂でモールドされていることを特徴とする半導体装置の実装体。 A mounting body of the semiconductor device according to claim 17,
The package of a semiconductor device, wherein the stacked memory and the second substrate are molded with a mold resin.
前記第1の基板は実装基板であり、
前記第2の基板はパッケージ基板であり、
前記ロジック素子と前記パッケージ基板間、前記パッケージ基板と前記積層半導体メモリ間、および前記積層半導体メモリの各半導体メモリ素子間の電気的接続は第1のバンプでなされており、
前記実装基板と前記パッケージ基板間の電気的接続は第2のバンプでなされている
ことを特徴とする半導体装置の実装体。 A mounting body of the semiconductor device according to claim 18,
The first substrate is a mounting substrate;
The second substrate is a package substrate;
Electrical connection between the logic element and the package substrate, between the package substrate and the stacked semiconductor memory, and between each semiconductor memory element of the stacked semiconductor memory is made by a first bump,
An electrical connection between the mounting substrate and the package substrate is made by a second bump.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158857A JP2010003724A (en) | 2008-06-18 | 2008-06-18 | Cooling duct structure of semiconductor device, and mounting body of semiconductor device having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158857A JP2010003724A (en) | 2008-06-18 | 2008-06-18 | Cooling duct structure of semiconductor device, and mounting body of semiconductor device having the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003724A true JP2010003724A (en) | 2010-01-07 |
Family
ID=41585230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158857A Pending JP2010003724A (en) | 2008-06-18 | 2008-06-18 | Cooling duct structure of semiconductor device, and mounting body of semiconductor device having the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003724A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013031297A1 (en) * | 2011-08-31 | 2015-03-23 | 三洋電機株式会社 | Manufacturing method of solar cell module |
-
2008
- 2008-06-18 JP JP2008158857A patent/JP2010003724A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013031297A1 (en) * | 2011-08-31 | 2015-03-23 | 三洋電機株式会社 | Manufacturing method of solar cell module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI539574B (en) | Semiconductor package with embedded die and its methods of fabrication | |
US7802358B2 (en) | Rigid-flexible printed circuit board manufacturing method for package on package | |
KR100792352B1 (en) | Bottom substrate of pop and manufacturing method thereof | |
US9748162B2 (en) | Chip to wafer package with top electrodes and method of forming | |
US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
JP2008288309A (en) | Semiconductor device and method of manufacturing the same | |
JP2011187800A (en) | Semiconductor device and method of manufacturing the same | |
TW201312713A (en) | Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof | |
JP2007123524A (en) | Substrate with built-in electronic part | |
JP2009252859A (en) | Semiconductor device and method of manufacturing the same | |
TW201041103A (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package | |
JP2009278060A (en) | Printed circuit board and manufacturing method thereof | |
US20140174940A1 (en) | Heat-dissipating substrate and fabricating method thereof | |
JP2008060573A (en) | Manufacturing method of electronic element built-in printed circuit board | |
JP2008205123A (en) | Wiring board with built-in electronic component, and mounting component of the same | |
JP2008235368A (en) | Semiconductor device and its manufacturing process | |
JP4983386B2 (en) | COF wiring board | |
US20070290344A1 (en) | Printed circuit board for package of electronic components and manufacturing method thereof | |
TW201206267A (en) | Multilayer printed circuit board using flexible interconnect structure, and method of making same | |
JP2019067973A (en) | Substrate with built-in electronic component and method of manufacturing the same | |
JP2010003724A (en) | Cooling duct structure of semiconductor device, and mounting body of semiconductor device having the same | |
US20150103494A1 (en) | Printed circuit boards having metal layers and semiconductor packages including the same | |
TWI392071B (en) | Package substrate and fabrication method thereof | |
JP2005158777A (en) | Semiconductor device and its manufacturing method | |
JP5736714B2 (en) | Semiconductor device and manufacturing method thereof |