JP2005158777A

JP2005158777A - Semiconductor device and its manufacturing method

Info

Publication number: JP2005158777A
Application number: JP2003390646A
Authority: JP
Inventors: Takahiro Nakano; 高宏中野; Akio Nakamura; 彰男中村; Minoru Fujisaku; 実藤作; Hiroki Naraoka; 浩喜楢岡; Kazumi Watase; 和美渡瀬
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-11-20
Filing date: 2003-11-20
Publication date: 2005-06-16
Anticipated expiration: 2023-11-20
Also published as: JP4084737B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having excellent heat-dissipating properties and reliability in mounting at a low cost. <P>SOLUTION: The semiconductor device has a semiconductor element 101, element electrodes 102 formed on the surface of the element 101, and an insulating layer 104 formed on the element 101 and having openings on the electrodes 102. The device further has metallic wiring 105 formed on the insulating layer 104 and electrically connected to the electrodes 102 in the openings of the layer 104, and external metallic electrodes 107 formed on the metallic wiring 105 and electrically connected to the metallic wiring 105. The device further has a metallic heat-dissipating layer 111 formed on the layer 104, and a resin layer 112 sealing the element 101, the layer 104, the metallic wirings 105, the external metallic electrodes 107, and the metallic heat-dissipating layer 111 so that each top face of the metallic electrodes 107 and the heat-dissipating layer 111 are exposed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof.

近年、電子機器の小型化、高性能化及び高速化のために、半導体装置に対しても小型化、薄型化、高速化、多端子化及び高密度実装化が要求されるようになっている。そこで、これらの要求に対応するため、小型の多端子パッケージとして各種のＣＳＰ（チップサイズパッケージ）が開発されている。 In recent years, in order to reduce the size, performance, and speed of electronic devices, semiconductor devices are also required to be smaller, thinner, faster, more terminals, and higher-density mounting. . In order to meet these requirements, various CSPs (chip size packages) have been developed as small multi-terminal packages.

特に、素子電極と外部金属端子とを接続する金属配線を半導体ウェハ上に形成した後に、最終工程でチップに分割されるウェハレベルＣＳＰは、ベアチップと同等の究極の小型化、薄型化パッケージを実現する技術として近年注目されている。 In particular, the wafer level CSP, which is divided into chips in the final process after forming metal wiring that connects device electrodes and external metal terminals on the semiconductor wafer, realizes the ultimate miniaturized and thin package equivalent to bare chips. In recent years, it has been attracting attention as a technology.

以下、従来のウェハレベルＣＳＰと呼ばれる半導体装置及びその製造方法について、図８及び図９を参照しながら説明する。 Hereinafter, a conventional semiconductor device called a wafer level CSP and a manufacturing method thereof will be described with reference to FIGS.

図８は従来の半導体装置１０を模式的に示す斜視図である。該図では、金属配線と外部金属電極とが露出するように、樹脂層の半分程度を切り開いて示している。また、さらに一部では樹脂層に加えて絶縁層も切り開いて示している。 FIG. 8 is a perspective view schematically showing a conventional semiconductor device 10. In the figure, about half of the resin layer is cut open so that the metal wiring and the external metal electrode are exposed. In addition, in addition to the resin layer, an insulating layer is also cut open in part.

図９は図８のIX−IX線における断面図である。 9 is a cross-sectional view taken along line IX-IX in FIG.

図８及び図９に示すように、従来の半導体装置１０においては、半導体素子１１表面上に、外部との電気的接続を行なうための複数の素子電極１２が形成されている。尚、図示はしていないが、半導体素子１１はトランジスタ等を含む半導体集積回路を内部に備えている。半導体素子１１の表面上には、パッシベーション膜１３及び絶縁層１４が積層されていると共に、該積層膜において、素子電極１２の上に開口部が形成されている。尚、パッシベーション膜１３は、半導体集積回路を保護する目的で半導体素子１１の表面上に形成されている。絶縁層１４の上には金属配線１５が形成されていると共に、絶縁層１４の開口部において金属配線１５は素子電極１２と電気的に接続されている。尚、絶縁層１４の上には金属配線１５の一部として、外部電極形成用ランド１６が形成されている。該外部電極形成用ランド１６上には外部金属電極１７が形成され且つ該外部金属電極１７は金属配線１５と電気的に接続されている。 As shown in FIGS. 8 and 9, in the conventional semiconductor device 10, a plurality of element electrodes 12 for electrical connection to the outside are formed on the surface of the semiconductor element 11. Although not shown, the semiconductor element 11 includes a semiconductor integrated circuit including a transistor and the like inside. A passivation film 13 and an insulating layer 14 are laminated on the surface of the semiconductor element 11, and an opening is formed on the element electrode 12 in the laminated film. The passivation film 13 is formed on the surface of the semiconductor element 11 for the purpose of protecting the semiconductor integrated circuit. A metal wiring 15 is formed on the insulating layer 14, and the metal wiring 15 is electrically connected to the element electrode 12 in the opening of the insulating layer 14. An external electrode forming land 16 is formed on the insulating layer 14 as a part of the metal wiring 15. An external metal electrode 17 is formed on the external electrode forming land 16, and the external metal electrode 17 is electrically connected to the metal wiring 15.

外部金属電極１７の上面が露出するように樹脂層１８が形成されており、半導体素子１１、絶縁層１４、金属配線１５及び外部金属電極１７を封止している。外部金属電極１７の上に、外部金属端子１９が形成されている。 A resin layer 18 is formed so that the upper surface of the external metal electrode 17 is exposed, and the semiconductor element 11, the insulating layer 14, the metal wiring 15 and the external metal electrode 17 are sealed. An external metal terminal 19 is formed on the external metal electrode 17.

図８及び図９に示す従来の半導体装置１０において、素子電極１２と外部金属端子１９とは電気的に接続されている。具体的には、素子電極１２と接続され且つ絶縁層１４上に形成された金属配線１５と、金属配線１５の一部である外部電極形成用ランド１６と、外部電極形成用ランド１６上に形成された外部金属電極１７を順に介して、素子電極１２と外部金属端子１９とが電気的に接続される。 In the conventional semiconductor device 10 shown in FIGS. 8 and 9, the element electrode 12 and the external metal terminal 19 are electrically connected. Specifically, the metal wiring 15 connected to the element electrode 12 and formed on the insulating layer 14, the external electrode forming land 16 that is a part of the metal wiring 15, and the external electrode forming land 16 are formed. The element electrode 12 and the external metal terminal 19 are electrically connected through the external metal electrode 17 in order.

また、外部金属端子１９によって実装基板等の外部装置（図示せず）と本実施形態の半導体装置１０とが固定されていると共に、外部金属端子１９によって外部装置と素子電極１２とが電気的に接続されている。 Further, an external device (not shown) such as a mounting board and the semiconductor device 10 of the present embodiment are fixed by the external metal terminal 19, and the external device and the element electrode 12 are electrically connected by the external metal terminal 19. It is connected.

また、絶縁層１４及び樹脂層１８によって、半導体素子１１の保護及び電気的絶縁が行われている。さらに、絶縁層１４及び外部金属電極１７は、本実施形態の半導体装置１０を実装した後に該半導体装置１０と外部装置との間の熱膨張率の差等により生じた応力が該半導体装置１０にかかった際、この応力を緩和する機能を有する。 Further, the semiconductor element 11 is protected and electrically insulated by the insulating layer 14 and the resin layer 18. Furthermore, the insulating layer 14 and the external metal electrode 17 are subjected to stress caused by a difference in thermal expansion coefficient between the semiconductor device 10 and the external device after the semiconductor device 10 of the present embodiment is mounted on the semiconductor device 10. When applied, it has a function of relieving this stress.

次に、従来の半導体装置１０の製造方法について説明する。 Next, a conventional method for manufacturing the semiconductor device 10 will be described.

まず、トランジスタ等を含む半導体集積回路（図示せず）を内部に備えた複数の半導体素子１１を有する半導体ウェハを準備する。各半導体素子１１上には、素子電極１２を予め形成しておくと共に、素子電極１２を露出させるような開口部を有するパッシベーション膜１３を予め形成しておくものとする。 First, a semiconductor wafer having a plurality of semiconductor elements 11 provided therein with a semiconductor integrated circuit (not shown) including transistors and the like is prepared. On each semiconductor element 11, an element electrode 12 is formed in advance, and a passivation film 13 having an opening that exposes the element electrode 12 is formed in advance.

パッシベーション膜１３上に、例えば感光性の絶縁材料を塗布し、乾燥した後に、露光及び現像することで、素子電極１２を露出させた開口部を有する絶縁層１４を形成する。次に素子電極１２から絶縁層１４上に亘って、金属配線１５及び金属配線１５の一部である外部電極形成用ランド１６を形成する。さらに、金属配線１５の一部である外部電極形成用ランド１６上に、外部金属電極１７を形成する。次に絶縁層１４、金属配線１５、外部電極形成用ランド１６及び外部金属電極１７を封止する樹脂層１８を形成する。このとき、外部金属電極１７の上面が露出するように樹脂層１８を形成する。次に、外部金属電極１７の表面上に外部金属端子１９を形成する。 On the passivation film 13, for example, a photosensitive insulating material is applied, dried, and then exposed and developed to form an insulating layer 14 having an opening exposing the element electrode 12. Next, a metal wiring 15 and an external electrode forming land 16 that is a part of the metal wiring 15 are formed from the element electrode 12 to the insulating layer 14. Further, the external metal electrode 17 is formed on the external electrode forming land 16 which is a part of the metal wiring 15. Next, a resin layer 18 for sealing the insulating layer 14, the metal wiring 15, the external electrode forming land 16 and the external metal electrode 17 is formed. At this time, the resin layer 18 is formed so that the upper surface of the external metal electrode 17 is exposed. Next, the external metal terminal 19 is formed on the surface of the external metal electrode 17.

最後に、複数の半導体装置１０の集合体となっている半導体ウェハを所定のスクライブラインに沿ってダイシングすることにより、複数の個片化された半導体装置１０を形成する。以上の製造工程で、図８及び図９に示す半導体装置１０が得られる。これにより、半導体素子１１と同一サイズの半導体装置１０が製造されるので、究極の小型化が実現できるのである。
特開２００１−１５６２００号公報（請求項１、６） Finally, a plurality of individual semiconductor devices 10 are formed by dicing a semiconductor wafer that is an aggregate of the plurality of semiconductor devices 10 along a predetermined scribe line. Through the above manufacturing process, the semiconductor device 10 shown in FIGS. 8 and 9 is obtained. Thereby, since the semiconductor device 10 having the same size as the semiconductor element 11 is manufactured, the ultimate miniaturization can be realized.
JP 2001-156200 A (Claims 1 and 6)

しかしながら、前記従来の半導体装置１０には、放熱性が悪くて熱抵抗が高いという課題がある。 However, the conventional semiconductor device 10 has a problem that heat dissipation is poor and thermal resistance is high.

この課題は、次の２つのことを原因として起こる。第１の原因は、半導体装置１０が非常に小型・薄型化されているため、ＱＦＮ（クワッドフラットノンリードパッケージ）やＱＦＰ（クワッドフラットパッケージ）に代表されるようなリードフレーム型パッケージに比べると周囲への熱放射性が悪いことである。また、第２の原因は、金属配線１５及び外部金属電極１７の幅及び厚さが非常に小さく、リードフレーム型パッケージのリードフレームと比較すると、熱伝導体として非常に重要な役目を担う金属部の面積及び体積が非常に小さいことである。具体的には、リードフレームは厚さが２００〜３００μｍ程度であるのに対して、従来の半導体装置１０の金属配線１５の厚さは５〜１０μｍ程度、外部金属電極１７の厚さは１００μｍ程度と薄い。特に、高い放熱性を要求される電源ＩＣ等においては大きな課題である。 This problem occurs due to the following two reasons. The first cause is that the semiconductor device 10 is extremely small and thin, so that it is more peripheral than lead frame type packages such as QFN (quad flat non-lead package) and QFP (quad flat package). The heat radiation to is bad. The second cause is that the width and thickness of the metal wiring 15 and the external metal electrode 17 are very small, and the metal part plays a very important role as a heat conductor compared to the lead frame of the lead frame type package. Is very small in area and volume. Specifically, the lead frame has a thickness of about 200 to 300 μm, whereas the metal wiring 15 of the conventional semiconductor device 10 has a thickness of about 5 to 10 μm, and the external metal electrode 17 has a thickness of about 100 μm. And thin. In particular, it is a major problem in power supply ICs and the like that require high heat dissipation.

放熱性の問題については、半導体素子１１の裏面に放熱板を形成するという解決手法もあるが、この手法では組立工程が増加し、材料費及び組立費用が増加することになる。 As for the problem of heat dissipation, there is a solution method in which a heat sink is formed on the back surface of the semiconductor element 11, but this method increases the assembly process and increases the material cost and the assembly cost.

また、従来の半導体装置１０では、外部金属端子１９の配列ピッチが狭ピッチ化すると共に多端子化するにつれて、半導体装置を実装基板等の外部装置に実装した後の実装強度及び実装信頼性が低下するという課題がある。外部金属端子１９の配列ピッチが０．５ｍｍピッチ以下になると、必然的に外部金属端子１９の大きさ及び直径も小さくなり、外部装置への実装方法も困難になるためである。 Further, in the conventional semiconductor device 10, as the arrangement pitch of the external metal terminals 19 is narrowed and the number of terminals is increased, the mounting strength and the mounting reliability after the semiconductor device is mounted on an external device such as a mounting substrate are reduced. There is a problem of doing. This is because when the arrangement pitch of the external metal terminals 19 is 0.5 mm or less, the size and diameter of the external metal terminals 19 are inevitably reduced, and the mounting method to an external device becomes difficult.

半導体装置を外部装置に実装した後に、アンダーフィルを補強材として使用することによって前記の問題点を解決する手法もあるが、この手法では実装工程が増加し、材料費及び実装費用が増加することになる。また、アンダーフィルは半導体装置の周囲に塗布領域が必要となるため、結果的に実装面積が大きくなり、小型化された従来の半導体装置の優位性を低下させる。 There is also a technique for solving the above problem by using an underfill as a reinforcing material after mounting a semiconductor device on an external device, but this technique increases the mounting process and increases material costs and mounting costs. become. In addition, underfill requires an application region around the semiconductor device, resulting in an increase in mounting area, and lowers the superiority of a conventional semiconductor device that is downsized.

本発明は、上記従来の課題を解決するものであり、高密度実装を可能とし且つ放熱性及び実装信頼性の高い半導体装置及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide a semiconductor device capable of high-density mounting and having high heat dissipation and mounting reliability, and a method for manufacturing the same.

この目的を達成するために、本発明の半導体装置は、半導体素子と、半導体素子上に形成された素子電極と、半導体素子上に形成され且つ素子電極の上に開口部を有する絶縁層と、絶縁層上に形成され且つ開口部において素子電極と電気的に接続された配線と、配線上に形成され且つ配線と電気的に接続された外部電極と、絶縁層における配線の形成領域以外の他の領域の上に形成された放熱層と、外部電極及び放熱層のそれぞれの上面が露出するように半導体素子、絶縁層、配線、外部電極及び放熱層を封止する樹脂層と、外部電極上に形成された外部端子とを備えている。 In order to achieve this object, a semiconductor device of the present invention includes a semiconductor element, an element electrode formed on the semiconductor element, an insulating layer formed on the semiconductor element and having an opening on the element electrode, A wiring formed on the insulating layer and electrically connected to the element electrode in the opening, an external electrode formed on the wiring and electrically connected to the wiring, and other than the wiring formation region in the insulating layer A heat-dissipating layer formed on the region, a resin layer for sealing the semiconductor element, insulating layer, wiring, external electrode and heat-dissipating layer so that the upper surfaces of the external electrode and the heat-dissipating layer are exposed, and the external electrode And an external terminal formed on the substrate.

本発明の半導体装置によると、放熱層が半導体装置内部に組み込まれており、該放熱層によって、半導体素子から発生した熱を半導体装置の外まで放熱する経路が確保されている。このため、放熱性が高く熱抵抗の低い半導体装置が実現されている。 According to the semiconductor device of the present invention, the heat dissipation layer is incorporated in the semiconductor device, and the heat dissipation layer secures a path for radiating the heat generated from the semiconductor element to the outside of the semiconductor device. For this reason, a semiconductor device with high heat dissipation and low thermal resistance is realized.

放熱性を高めるために半導体素子の裏面に放熱板を有するような構造構造をとる手法では、該放熱板を形成するために追加の材料や組立工程を必要とする。これに対し、本発明の半導体装置では放熱層が半導体装置内部に組み込まれているため、追加の材料や組立工程は不要であり、したがって追加の材料費及び組立費用も必要ない。 In the method of adopting a structure in which a heat sink is provided on the back surface of the semiconductor element in order to enhance heat dissipation, additional materials and assembly processes are required to form the heat sink. On the other hand, in the semiconductor device of the present invention, since the heat dissipation layer is incorporated in the semiconductor device, no additional material or assembly process is required, and therefore no additional material cost and assembly cost are required.

また、外部装置に対して本発明の半導体装置を実装する際に本発明の放熱層を使用することによって、具体的には前記放熱層と外部装置上の金属パターンを接合することによって、より放熱性を向上させることもできる。 Further, when the semiconductor device of the present invention is mounted on the external device, the heat dissipation layer of the present invention is used, and more specifically, the heat dissipation layer and the metal pattern on the external device are joined to further dissipate heat. It can also improve the performance.

また、外部端子によって外部装置に実装した場合、外部電極上に形成される外部端子が狭ピッチ化や多端子化に伴って小さくなることから、狭ピッチ化や多端子化に伴って実装強度及び実装信頼性が低下する。これに対し、本発明の放熱層は狭ピッチ化や多端子化に伴って小さくする必要はなく、任意の大きさで形成できる。このため、本発明の放熱層を外部装置に対する実装に利用すれば、放熱性の向上に加えて実装強度及び実装信頼性も向上できる。このようにして実装しても、アンダーフィルを用いて実装強度及び実装信頼性を向上する手法とは異なり、実装面積が増加することはない。そのため、高密度の実装が可能である。さらに、前記のようにして本発明の半導体装置を実装しても、アンダーフィルを用いる手法では必要になる追加の材料費及び組立費用は必要ない。 In addition, when the external terminal is mounted on an external device, the external terminal formed on the external electrode is reduced as the pitch is reduced or the number of terminals is increased. Mounting reliability decreases. On the other hand, the heat-dissipating layer of the present invention does not need to be reduced as the pitch is reduced or the number of terminals is increased, and can be formed in any size. Therefore, if the heat dissipation layer of the present invention is used for mounting on an external device, the mounting strength and mounting reliability can be improved in addition to the improvement of heat dissipation. Even if mounting is performed in this manner, the mounting area does not increase, unlike the technique of improving mounting strength and mounting reliability using underfill. Therefore, high-density mounting is possible. Furthermore, even if the semiconductor device of the present invention is mounted as described above, additional material costs and assembly costs required by the method using the underfill are not required.

尚、本発明の放熱層の上面は、樹脂層の表面と面一に形成されているか、又は樹脂層の表面から凸状に突出するように形成されることが好ましい。 The upper surface of the heat dissipation layer of the present invention is preferably formed so as to be flush with the surface of the resin layer or so as to protrude in a convex shape from the surface of the resin layer.

また、放熱層上に形成された放熱用端子をさらに備えていることが好ましい。 Moreover, it is preferable to further include a heat dissipation terminal formed on the heat dissipation layer.

このようにすると、熱伝導体としての重要な役割を担う部分の表面積及び体積が増すため、半導体素子から発生した熱を効率的に発散させる効果が顕著に得られる。 In this case, the surface area and volume of the portion that plays an important role as a heat conductor are increased, so that the effect of efficiently dissipating the heat generated from the semiconductor element can be obtained remarkably.

また、絶縁層と放熱層との間に形成された放熱層形成用ランドをさらに備えていることも好ましい。 It is also preferable to further include a heat radiation layer forming land formed between the insulating layer and the heat radiation layer.

このようにすると、放熱層形成用ランドを放熱層を形成する際に利用できる。 If it does in this way, when forming the heat dissipation layer, the land for heat dissipation layer formation can be used.

また、放熱層形成用ランドと複数形成されている素子電極のうちの一部の素子電極とを接続することが好ましい。 Moreover, it is preferable to connect the heat radiation layer forming land and a part of the plurality of element electrodes.

このようにすると、放熱層形成用ランドと配線とを介して放熱層を一部の素子電極と接続することができる。その結果、半導体素子内部の集積回路で発生した熱を直接放熱する経路を確保することができ、半導体素子で発生した熱を効率的に発散させる効果が顕著に得られる。また、該接続によって電気的な接続も行なわれる場合は、放熱層を集積回路のＧＮＤ端子（グランド端子）としても利用できる。 If it does in this way, a heat dissipation layer can be connected with some element electrodes via the land for heat dissipation layer formation, and wiring. As a result, a path for directly radiating the heat generated in the integrated circuit inside the semiconductor element can be secured, and the effect of efficiently dissipating the heat generated in the semiconductor element is remarkably obtained. Further, when electrical connection is also made by this connection, the heat dissipation layer can be used as a GND terminal (ground terminal) of the integrated circuit.

また、放熱層形成用ランドと複数形成されている外部電極のうちの一部の外部電極とを接続することが好ましい。 Moreover, it is preferable to connect the heat radiation layer forming land and a part of the plurality of formed external electrodes.

また、放熱層形成用ランドと配線とを介して放熱層を一部の外部電極と接続することができる。その結果、放熱に関与する部分の面積及び体積を増すことができ、また放熱経路を増やすことができることから、半導体素子で発生した熱を効率的に発散させる効果が顕著に得られる。 Further, the heat dissipation layer can be connected to some external electrodes via the heat dissipation layer forming land and the wiring. As a result, the area and volume of the part involved in heat dissipation can be increased, and the heat dissipation path can be increased, so that the effect of efficiently dissipating the heat generated in the semiconductor element is significantly obtained.

また、絶縁層上に、素子電極と電気的に接続されていない放熱用ダミー配線が形成されていることが好ましい。 In addition, it is preferable that a heat radiation dummy wiring not electrically connected to the element electrode is formed on the insulating layer.

このようにすると、該ダミー配線を放熱層形成用ランドと接続することで、放熱に関与する部分の面積及び体積を増やし、且つ放熱経路を増やすことができる。その結果、半導体素子で発生した熱を効率的に発散させる効果が顕著に得られる。 If it does in this way, the area and volume of the part which is concerned with heat dissipation can be increased by connecting this dummy wiring with the land for heat dissipation layer formation, and a heat dissipation path can be increased. As a result, the effect of efficiently dissipating the heat generated in the semiconductor element is remarkably obtained.

本発明の半導体装置の製造方法は、半導体素子上に素子電極を形成する工程と、半導体素子上に、素子電極を露出させる開口部のある絶縁層を形成する工程と、絶縁層上に、開口部において素子電極と電気的に接続された配線を形成する工程と、配線上に、配線と電気的に接続された外部電極を形成する工程と、絶縁層における配線の形成領域以外の他の領域の上に放熱層を形成する工程と、外部電極及び放熱層のそれぞれの上面が露出するように半導体素子、絶縁層、配線、外部電極及び放熱層を封止する樹脂層を形成する工程と、外部電極上に外部端子を形成する工程とを備えている。 The method for manufacturing a semiconductor device of the present invention includes a step of forming an element electrode on a semiconductor element, a step of forming an insulating layer having an opening exposing the element electrode on the semiconductor element, and an opening on the insulating layer. Forming a wiring electrically connected to the element electrode in the portion, forming an external electrode electrically connected to the wiring on the wiring, and a region other than the wiring formation region in the insulating layer A step of forming a heat dissipation layer on the substrate, a step of forming a resin layer for sealing the semiconductor element, the insulating layer, the wiring, the external electrode and the heat dissipation layer so that the upper surfaces of the external electrode and the heat dissipation layer are exposed, Forming an external terminal on the external electrode.

本発明の半導体装置の製造方法によると、絶縁層上に放熱層を形成することによって、放熱層を半導体装置内部に組み込んだ構造を持つ本発明の半導体装置を製造することができる。この結果、該放熱層によって、半導体素子から発生した熱を半導体装置の外まで放熱する経路を確保できるため、放熱性が高く熱抵抗の低い半導体装置を製造できる。 According to the method for manufacturing a semiconductor device of the present invention, the semiconductor device of the present invention having a structure in which the heat dissipation layer is incorporated inside the semiconductor device can be manufactured by forming the heat dissipation layer on the insulating layer. As a result, a path for radiating the heat generated from the semiconductor element to the outside of the semiconductor device can be secured by the heat dissipation layer, so that a semiconductor device with high heat dissipation and low thermal resistance can be manufactured.

尚、絶縁層を形成する工程の後で且つ樹脂層を形成する工程より前に、絶縁層と放熱層との間に放熱層形成用ランドを形成する工程をさらに備えていても良い。 A step of forming a heat radiation layer forming land between the insulating layer and the heat radiation layer may be further provided after the step of forming the insulating layer and before the step of forming the resin layer.

このようにすると、放熱層形成工程において、放熱層形成用ランドを利用することができる。 If it does in this way, in the heat dissipation layer formation process, the land for heat dissipation layer formation can be used.

また、配線を形成する工程と、放熱層形成用ランドを形成する工程とを同一の工程において行なうことが好ましい。すなわち、配線形成工程において、配線と同一材料からなる放熱層形成用ランドを形成することが好ましい。 Further, it is preferable that the step of forming the wiring and the step of forming the land for forming the heat dissipation layer are performed in the same step. That is, in the wiring formation step, it is preferable to form a heat dissipation layer forming land made of the same material as the wiring.

このようにすると、新たな製造工程を追加することなく放熱層形成用ランドが形成できる。 If it does in this way, the land for thermal radiation layer formation can be formed, without adding a new manufacturing process.

また、外部電極を形成する工程と、放熱層を形成する工程とを同一の工程によって行なうことが好ましい。すなわち、外部電極を形成する工程において、外部電極と同一材料からなる放熱層を形成することが好ましい。 Moreover, it is preferable to perform the process of forming an external electrode, and the process of forming a heat dissipation layer by the same process. That is, in the step of forming the external electrode, it is preferable to form a heat dissipation layer made of the same material as the external electrode.

このようにすると、新たな製造工程を追加することなく放熱層が形成できる。 If it does in this way, a thermal radiation layer can be formed, without adding a new manufacturing process.

また、前記放熱層を形成する工程の後に、放熱層上に、放熱用端子を形成する工程をさらに備えていても良い。 Moreover, you may further provide the process of forming the terminal for thermal radiation on the thermal radiation layer after the process of forming the said thermal radiation layer.

このようにして放熱用端子を形成すると、熱伝導体としての重要な役割を担う部分の表面積及び体積が増すため、半導体素子から発生した熱を効率的に発散させる効果が顕著に得られる。 When the heat radiating terminal is formed in this manner, the surface area and volume of the portion that plays an important role as a heat conductor are increased, so that the effect of efficiently dissipating the heat generated from the semiconductor element can be obtained remarkably.

また、外部端子を形成する工程と、放熱用端子を形成する工程とを同一の工程によって行なうことが好ましい。すなわち、外部端子形成工程において、外部端子と同一材料からなる放熱用端子を形成することが好ましい。 Further, it is preferable that the step of forming the external terminal and the step of forming the heat radiating terminal are performed in the same step. That is, in the external terminal forming step, it is preferable to form a heat radiating terminal made of the same material as the external terminal.

このようにすると、新たな製造工程を追加することなく放熱用端子が形成できる。 If it does in this way, the terminal for thermal radiation can be formed, without adding a new manufacturing process.

以上のように、本発明の半導体装置の製造方法を用いると、新たな製造工程を追加する必要なく本発明の半導体装置を製造することができる。 As described above, when the method for manufacturing a semiconductor device of the present invention is used, the semiconductor device of the present invention can be manufactured without adding a new manufacturing process.

本発明の半導体装置は、半導体装置の内部に組み込まれた放熱層を備えているため、放熱性の優れた熱抵抗の低い半導体装置を実現できると共に、実装の費用及び工程を増加させることなく高密度実装を可能としている。 Since the semiconductor device of the present invention includes the heat dissipation layer incorporated in the semiconductor device, it is possible to realize a semiconductor device with excellent heat dissipation and low thermal resistance, and at the same time without increasing the cost and process of mounting. Density mounting is possible.

また、放熱層が外部装置実装時の補強ランドの役目を果たすため、実装強度及び実装信頼性も向上する。さらに、放熱層と外部装置上の金属パターンとが接合されることによって、放熱性もさらに向上する。 Further, since the heat dissipation layer serves as a reinforcing land when the external device is mounted, mounting strength and mounting reliability are also improved. Furthermore, heat dissipation is further improved by joining the heat dissipation layer and the metal pattern on the external device.

さらに、本発明の半導体装置の製造方法によれば、放熱層を外部電極と同時に形成することにより、新たな製造工程を追加することなく、低コストで本発明の半導体装置が製造できる。 Furthermore, according to the method for manufacturing a semiconductor device of the present invention, the semiconductor device of the present invention can be manufactured at a low cost without adding a new manufacturing process by forming the heat dissipation layer simultaneously with the external electrode.

以下、本発明の一実施形態に係る半導体装置について図面を参照しながら説明する。図１は本実施形態に係る半導体装置を模式的に示す斜視図である。該図は、金属配線、外部金属電極及び金属放熱層の一部が露出するように、樹脂層の半分程度を切り開いて示している。また、さらに一部では樹脂層に加えて絶縁層も切り開いて示している。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view schematically showing a semiconductor device according to the present embodiment. In the figure, about half of the resin layer is cut open so that the metal wiring, the external metal electrode, and a part of the metal heat dissipation layer are exposed. In addition, in addition to the resin layer, an insulating layer is also cut open in part.

図２は図１のII−II線における断面図である。 2 is a cross-sectional view taken along line II-II in FIG.

図１及び図２に示すように、本実施形態の半導体装置１００においては、半導体素子１０１表面上に、外部との電気的接続を行なうための複数の素子電極１０２が形成されている。尚、図示はしていないが、半導体素子１０１はトランジスタ等を含む半導体集積回路を内部に備えている。半導体素子１０１の表面上には、パッシベーション膜１０３及び絶縁層１０４が積層されていると共に、該積層膜における素子電極１０２の上に開口部が形成されている。尚、パッシベーション膜１０３は、半導体集積回路を保護する目的で半導体素子１０１の表面上に形成されている。絶縁層１０４の上には金属配線１０５が形成されていると共に、絶縁層１０４の開口部において金属配線１０５は素子電極１０２と電気的に接続されている。また、絶縁層１０４の上には金属配線１０５の一部として外部電極形成用ランド１０６が形成されている。該外部電極形成用ランド１０６上には外部金属電極１０７が形成され且つ外部金属電極１０７は金属配線１０５と電気的に接続されている。尚、金属配線１０５及び外部電極形成用ランド１０６は、どちらも薄膜金属層１０８と厚膜金属層１０９とが積層された構成となっている。 As shown in FIGS. 1 and 2, in the semiconductor device 100 of the present embodiment, a plurality of element electrodes 102 for electrical connection with the outside are formed on the surface of the semiconductor element 101. Although not shown, the semiconductor element 101 includes a semiconductor integrated circuit including a transistor and the like inside. A passivation film 103 and an insulating layer 104 are laminated on the surface of the semiconductor element 101, and an opening is formed on the element electrode 102 in the laminated film. The passivation film 103 is formed on the surface of the semiconductor element 101 for the purpose of protecting the semiconductor integrated circuit. A metal wiring 105 is formed on the insulating layer 104, and the metal wiring 105 is electrically connected to the element electrode 102 in the opening of the insulating layer 104. An external electrode forming land 106 is formed on the insulating layer 104 as a part of the metal wiring 105. An external metal electrode 107 is formed on the external electrode forming land 106, and the external metal electrode 107 is electrically connected to the metal wiring 105. Both the metal wiring 105 and the external electrode forming land 106 are configured by laminating a thin metal layer 108 and a thick metal layer 109.

絶縁層１０４における金属配線１０５の形成領域以外の他の領域の上に、金属配線１０５と同一の材料からなる放熱層形成用ランド１１０が形成されている。これと共に、該放熱層形成用ランド１１０の上に、金属放熱層１１１が形成されている。 A heat radiation layer forming land 110 made of the same material as that of the metal wiring 105 is formed on a region other than the region where the metal wiring 105 is formed in the insulating layer 104. At the same time, a metal heat dissipation layer 111 is formed on the heat dissipation layer forming land 110.

外部金属電極１０７及び金属放熱層１１１の上面が露出するように樹脂層１１２が形成されており、半導体素子１０１、絶縁層１０４、金属配線１０５、外部金属電極１０７、放熱層形成用ランド１１０及び金属放熱層１１１を封止している。外部金属電極１０７の上に、外部金属端子１１３が形成されている。外部金属端子１１３としては、例えば半田ボール又は半田印刷バンプなどが用いられる。 A resin layer 112 is formed so that the upper surfaces of the external metal electrode 107 and the metal heat dissipation layer 111 are exposed. The semiconductor element 101, the insulating layer 104, the metal wiring 105, the external metal electrode 107, the heat dissipation layer forming land 110, and the metal The heat dissipation layer 111 is sealed. An external metal terminal 113 is formed on the external metal electrode 107. As the external metal terminal 113, for example, a solder ball or a solder print bump is used.

図１及び図２に示す本実施形態の半導体装置１００において、素子電極１０２と外部金属端子１１３とは電気的に接続されている。具体的には、素子電極１０２と接続され且つ絶縁層１０４上に形成された金属配線１０５と、金属配線１０５の一部である外部電極形成用ランド１０６と、外部電極形成用ランド１０６上に形成された外部金属電極１０７とを順に介して、素子電極１０２と外部金属端子１１３とが電気的に接続される。 In the semiconductor device 100 of the present embodiment shown in FIGS. 1 and 2, the element electrode 102 and the external metal terminal 113 are electrically connected. Specifically, the metal wiring 105 connected to the element electrode 102 and formed on the insulating layer 104, the external electrode forming land 106 that is a part of the metal wiring 105, and the external electrode forming land 106 are formed. The element electrode 102 and the external metal terminal 113 are electrically connected through the external metal electrode 107 thus formed.

また、外部金属端子１１３によって実装基板等の外部装置（図示せず）と本実施形態の半導体装置１００とが固定されていると共に、外部金属端子１１３によって外部装置と素子電極１０２とが電気的に接続されている。 In addition, an external device (not shown) such as a mounting substrate and the semiconductor device 100 of the present embodiment are fixed by the external metal terminal 113, and the external device and the element electrode 102 are electrically connected by the external metal terminal 113. It is connected.

また、絶縁層１０４及び樹脂層１１２によって、半導体素子１０１の保護及び電気的絶縁が行われている。さらに、絶縁層１０４及び外部金属電極１０７は、本実施形態の半導体装置１００を実装した後に該半導体装置１００と外部装置との間の熱膨張率の差等により生じた応力が該半導体装置１００にかかった際、この応力を緩和する機能を有する。 Further, the semiconductor element 101 is protected and electrically insulated by the insulating layer 104 and the resin layer 112. Furthermore, the insulating layer 104 and the external metal electrode 107 are subjected to stress generated by a difference in coefficient of thermal expansion between the semiconductor device 100 and the external device after the semiconductor device 100 of the present embodiment is mounted on the semiconductor device 100. When applied, it has a function of relieving this stress.

次に、本実施形態における半導体装置の製造方法について、図３（ａ）〜（ｄ）、図４（ａ）、（ｂ）及び図５（ａ）、（ｂ）を参照しながら説明する。図３（ａ）〜（ｄ）、図４（ａ）、（ｂ）及び図５（ａ）、（ｂ）は、図１及び図２に示す半導体装置の構造を実現するための各製造工程を模式的に示す断面図である。 Next, a method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS. 3A to 3D, FIGS. 4A and 4B, and FIGS. 5A and 5B. FIGS. 3A to 3D, FIGS. 4A and 4B, FIGS. 5A and 5B show respective manufacturing steps for realizing the structure of the semiconductor device shown in FIGS. It is sectional drawing which shows this typically.

まず、図３（ａ）に示すように、トランジスタ等を含む半導体集積回路（図示省略）を内部に備えた複数の半導体素子１０１を有する半導体ウェハ１００Ａを準備する。各半導体素子１０１上には、素子電極１０２を予め形成しておくと共に、素子電極１０２を露出させるような開口部を有するパッシベーション膜１０３を予め形成しておくものとする。 First, as shown in FIG. 3A, a semiconductor wafer 100A having a plurality of semiconductor elements 101 each including a semiconductor integrated circuit (not shown) including transistors and the like is prepared. On each semiconductor element 101, an element electrode 102 is formed in advance, and a passivation film 103 having an opening that exposes the element electrode 102 is formed in advance.

尚、１１４はスクライブラインであり、製造工程の最後に半導体ウェハ１００Ａは該スクライブライン１１４に沿ってダイシングされ、複数の個片の半導体装置１００となる。 Reference numeral 114 denotes a scribe line. At the end of the manufacturing process, the semiconductor wafer 100A is diced along the scribe line 114 to form a plurality of individual semiconductor devices 100.

次に、パッシベーション膜１０３の上にスピンコート法により感光性を有する絶縁材料、例えばエステル結合型ポリイミドを塗布した後、該絶縁材料を乾燥させ、続いて露光及び現像を順次行なう。この工程で絶縁材料における素子電極１０２上に形成された部分を選択的に除去し、複数の素子電極１０２を露出させる開口部を有する絶縁層１０４を形成する。 Next, a photosensitive insulating material such as an ester bond type polyimide is applied on the passivation film 103 by spin coating, and then the insulating material is dried, followed by exposure and development sequentially. In this step, a portion of the insulating material formed over the element electrode 102 is selectively removed, and the insulating layer 104 having openings for exposing the plurality of element electrodes 102 is formed.

尚、感光性を有する絶縁層１０４の材料としては、エステル結合型ポリイミドの他にアクリレート系エポキシ等のポリマーでもよく、感光性材料であれば特に限定されない。また、感光性を有する絶縁層１０４は、スピンコート法による塗布及びそれに続く乾燥という方法に代えて、あらかじめフィルム状に形成された材料を用いる方法によって形成してもよい。その場合、フィルム状絶縁材料を半導体素子１０１上に貼り付けた後、露光及び現像によって該絶縁材料に開口部を形成して素子電極１０２を露出させる。 The material of the insulating layer 104 having photosensitivity may be a polymer such as an acrylate epoxy in addition to the ester bond type polyimide, and is not particularly limited as long as it is a photosensitive material. In addition, the photosensitive insulating layer 104 may be formed by a method using a material formed in advance in a film, instead of the spin coating method and the subsequent drying method. In that case, after attaching a film-like insulating material on the semiconductor element 101, an opening is formed in the insulating material by exposure and development to expose the element electrode 102.

次に、図３（ｂ）に示すように、絶縁層１０４の上及びその開口部から露出している素子電極１０２の上全面に亘って、薄膜金属層１０８を形成する。具体的には、例えば、スパッタリング法により、厚さ０．２μｍ程度のＴｉＷ膜と厚さ０．５μｍ程度のＣｕ膜との積層膜を薄膜金属層１０８として形成してもよい。 Next, as shown in FIG. 3B, a thin film metal layer 108 is formed over the insulating layer 104 and over the entire upper surface of the element electrode 102 exposed from the opening. Specifically, for example, a laminated film of a TiW film having a thickness of approximately 0.2 μm and a Cu film having a thickness of approximately 0.5 μm may be formed as the thin metal layer 108 by sputtering.

尚、スパッタリング法以外の方法、例えば真空蒸着法、ＣＶＤ法又は無電解メッキ法等の薄膜形成技術を用いて薄膜金属層１０８を形成しても良い。また、薄膜金属層１０８に使用する金属の種類も前述のＴｉＷ膜又はＣｕ膜には限定されない。 Note that the thin film metal layer 108 may be formed using a thin film forming technique such as a vacuum deposition method, a CVD method, or an electroless plating method other than the sputtering method. Further, the type of metal used for the thin metal layer 108 is not limited to the above-described TiW film or Cu film.

次に、スピンコート法を用いてポジ型感光性レジスト樹脂又はネガ型感光性レジスト樹脂を薄膜金属層１０８上に塗布した後、該レジスト樹脂を乾燥させ、続いて露光及び現像を順次行なう工程によって、図３（ｃ）に示すように第１のメッキレジスト膜１１５を形成する。該第１のメッキレジスト膜１１５は、金属配線１０５、外部電極形成用ランド１０６及び放熱層形成用ランド１１０のそれぞれの形成領域に開口部を持つ。 Next, a positive photosensitive resist resin or a negative photosensitive resist resin is applied onto the thin film metal layer 108 by using a spin coating method, and then the resist resin is dried, followed by sequential exposure and development. A first plating resist film 115 is formed as shown in FIG. The first plating resist film 115 has an opening in each formation region of the metal wiring 105, the external electrode formation land 106, and the heat dissipation layer formation land 110.

尚、スピンコート法に代えて、フィルム状にあらかじめ形成された材料を薄膜金属層１０８上に張り付けることによって第１のメッキレジスト膜１１５を形成しても良い。 Instead of the spin coating method, the first plating resist film 115 may be formed by pasting a material previously formed in a film shape on the thin film metal layer 108.

続いて、パターン形成された第１のメッキレジスト膜１１５のパターン開口部において、電解メッキ等の厚膜形成技術により、例えば、厚さが５〜１０μｍ程度のＣｕ膜からなる厚膜金属層１０９を薄膜金属層１０８上に選択的に形成する。尚、厚膜金属層１０９の材料も厚さも特に限定されるものではない。 Subsequently, a thick metal layer 109 made of, for example, a Cu film having a thickness of about 5 to 10 μm is formed in the pattern opening of the patterned first plating resist film 115 by a thick film forming technique such as electrolytic plating. It is selectively formed on the thin metal layer 108. The material and thickness of the thick metal layer 109 are not particularly limited.

また、厚膜金属層１０９は金属配線１０５、外部電極形成用ランド１０６及び放熱層形成用ランド１１０の主要部分となる。 The thick metal layer 109 is a main part of the metal wiring 105, the external electrode formation land 106, and the heat dissipation layer formation land 110.

次に、第１のメッキレジスト膜１１５を溶融除去した後、薄膜金属層１０８及び厚膜金属層１０９をポジ型感光性レジスト膜又はネガ型感光性レジストで覆い、周知の露光及び現像技術により、図３（ｄ）に示すように第２のメッキレジスト膜１１６を形成する。ここでも、感光性を有するレジスト膜の形成において、スピンコートによる塗布及び乾燥を用いても良いし、又はあらかじめフィルム状に形成された材料を用いても良い。尚、該第２のメッキレジスト膜１１６は、外部金属電極１０７及び金属放熱層１１１のそれぞれの形成領域に開口部を持つ。 Next, after the first plating resist film 115 is melted and removed, the thin metal layer 108 and the thick metal layer 109 are covered with a positive photosensitive resist film or a negative photosensitive resist, and a known exposure and development technique is used. As shown in FIG. 3D, a second plating resist film 116 is formed. Again, in the formation of the resist film having photosensitivity, application by spin coating and drying may be used, or a material previously formed into a film may be used. Note that the second plating resist film 116 has openings in the respective formation regions of the external metal electrode 107 and the metal heat dissipation layer 111.

続いて、パターン形成された第２のメッキレジスト膜１１６のパターン開口部において、厚膜金属層１０９上に外部金属電極１０７及び金属放熱層１１１を選択的に形成する。具体的な形成方法や材料は特に限定されるものではないが、例えば、電解メッキにより、厚さが１００μｍ程度のＣｕ膜よりなる外部金属電極１０７及び金属放熱層１１１を選択的に形成する。 Subsequently, an external metal electrode 107 and a metal heat dissipation layer 111 are selectively formed on the thick metal layer 109 in the pattern opening of the patterned second plating resist film 116. Although a specific formation method and material are not particularly limited, for example, the external metal electrode 107 and the metal heat dissipation layer 111 made of a Cu film having a thickness of about 100 μm are selectively formed by electrolytic plating.

なお、外部金属電極１０７の断面形状（第２のメッキレジスト膜１１６に形成されるパターン開口部の形状）は、後に形成する樹脂層と外部金属電極１０７との密着面積を大きくすることを目的に、多角形や星形に形成することも可能である。 Note that the cross-sectional shape of the external metal electrode 107 (the shape of the pattern opening formed in the second plating resist film 116) is intended to increase the adhesion area between the resin layer to be formed later and the external metal electrode 107. It is also possible to form a polygon or a star.

外部金属電極１０７及び金属放熱層１１１の形成後、図４（ａ）に示すように、第２のメッキレジスト膜１１６を溶融除去する。さらに、薄膜金属層１０８を溶融除去できるエッチングを施す。例えば、薄膜金属層１０８を構成するＣｕ膜に対しては塩化第二鉄溶液を用いて薄膜金属層１０８、厚膜金属層１０９、外部金属電極１０７及び金属放熱層１１１の全面にエッチングを施す。またＴｉＷ膜に対しては過酸化水素水を用いて薄膜金属層１０８、厚膜金属層１０９、外部金属電極１０７及び金属放熱層１１１の全面にエッチングを施す。本実施形態では外部金属電極１０７、金属放熱層１１１、薄膜金属層１０８及び厚膜金属層１０９のいずれにもＣｕが使われているが、薄い薄膜金属層１０８が外部金属電極１０７、金属放熱層１１１及び厚膜金属層１０９よりも先行して除去される。この工程で薄膜金属層１０８が除去されることにより、厚膜金属層１０９と、その直下にあってエッチングされずに残る一部の薄膜金属層１０８とによって、金属配線１０５、外部電極形成用ランド１０６及び放熱層形成用ランド１１０が形成される。 After the formation of the external metal electrode 107 and the metal heat dissipation layer 111, the second plating resist film 116 is melted and removed as shown in FIG. Further, etching that can melt and remove the thin metal layer 108 is performed. For example, the Cu film constituting the thin film metal layer 108 is etched on the entire surface of the thin film metal layer 108, the thick metal layer 109, the external metal electrode 107 and the metal heat dissipation layer 111 using a ferric chloride solution. The TiW film is etched on the entire surface of the thin metal layer 108, the thick metal layer 109, the external metal electrode 107, and the metal heat dissipation layer 111 using hydrogen peroxide water. In this embodiment, Cu is used for all of the external metal electrode 107, the metal heat dissipation layer 111, the thin film metal layer 108, and the thick film metal layer 109, but the thin thin film metal layer 108 is the external metal electrode 107, the metal heat dissipation layer. 111 and the thick metal layer 109 are removed in advance. By removing the thin film metal layer 108 in this step, the thick metal layer 109 and a part of the thin film metal layer 108 that is directly under the thick film metal layer 108 are left unetched. 106 and the heat radiation layer forming land 110 are formed.

ここで、例えば、Ｃｕメッキにて形成された金属配線１０５の厚さが５μｍであるとすると、Ｌｉｎｅ／Ｓｐａｃｅ＝２０／２０μｍの配線形成が可能である。つまり、金属配線１０５の厚さが５μｍのとき、幅２０μｍの隙間を開けて複数並んだ幅２０μｍの配線を形成することができる。 Here, for example, when the thickness of the metal wiring 105 formed by Cu plating is 5 μm, it is possible to form a wiring of Line / Space = 20/20 μm. That is, when the thickness of the metal wiring 105 is 5 μm, a plurality of wirings having a width of 20 μm can be formed with a gap of 20 μm in width.

次に、図４（ｂ）に示すように、半導体ウェハ１００Ａ、絶縁層１０４、金属配線１０５、外部電極形成用ランド１０６、放熱層形成用ランド１１０、外部金属電極１０７及び金属放熱層１１１を封止する樹脂層１１２を形成する。このとき、外部金属電極１０７及び金属放熱層１１１のそれぞれの上面が露出するように樹脂層１１２を形成する。 Next, as shown in FIG. 4B, the semiconductor wafer 100A, the insulating layer 104, the metal wiring 105, the external electrode formation land 106, the heat dissipation layer formation land 110, the external metal electrode 107, and the metal heat dissipation layer 111 are sealed. A resin layer 112 to be stopped is formed. At this time, the resin layer 112 is formed so that the upper surfaces of the external metal electrode 107 and the metal heat dissipation layer 111 are exposed.

具体的には、一つの封止型１１７を用いることにより、例えばエポキシ系樹脂からなる厚さ５０〜１００μｍの樹脂層１１２を半導体装置１００が複数形成された半導体ウェハ１００Ａを覆うように形成する。このようにすると、樹脂層１１２によって、金属配線１０５、外部電極形成用ランド１０６、放熱層形成用ランド１１０が外部から保護されると共に、外部金属電極１０７の側面及び金属放熱層１１１の側面も外部から保護される。 Specifically, by using one sealing mold 117, for example, a resin layer 112 made of epoxy resin and having a thickness of 50 to 100 μm is formed so as to cover the semiconductor wafer 100A on which a plurality of semiconductor devices 100 are formed. In this way, the resin layer 112 protects the metal wiring 105, the external electrode formation land 106, and the heat dissipation layer formation land 110 from the outside, and the side surfaces of the external metal electrode 107 and the metal heat dissipation layer 111 are also external. Protected from.

次に、外部金属電極１０７の表面上に酸化防止処理を施した後、外部金属電極１０７上に半田ペーストを印刷した後に溶融させることで、図５（ａ）に示すように、外部金属端子１１３を形成する。 Next, after an anti-oxidation treatment is performed on the surface of the external metal electrode 107, a solder paste is printed on the external metal electrode 107 and then melted, so that as shown in FIG. Form.

また、金属放熱層１１１上に放熱用端子１１８を形成することが好ましい。この場合、金属放熱層１１１の表面上に酸化防止処理を施し、金属放熱層１１１上に例えば半田ペーストを印刷、溶融させる等の方法で放熱用端子１１８を形成する。 In addition, it is preferable to form the heat dissipation terminal 118 on the metal heat dissipation layer 111. In this case, the oxidation heat treatment is performed on the surface of the metal heat dissipation layer 111, and the heat dissipation terminal 118 is formed on the metal heat dissipation layer 111 by, for example, printing or melting a solder paste.

尚、外部金属端子１１３及び放熱用端子１１８としては、半田ボール又は半田印刷バンプ若しくは無電解メッキによるバンプ等を用いてもよい。また、絶縁材料である樹脂層１１２表面上には外部金属端子１１３及び放熱用端子１１８を形成しない。 As the external metal terminal 113 and the heat radiating terminal 118, solder balls, solder printed bumps, bumps by electroless plating, or the like may be used. Further, the external metal terminal 113 and the heat dissipation terminal 118 are not formed on the surface of the resin layer 112 which is an insulating material.

最後に、図５（ｂ）に示すように、複数の半導体装置１００の集合体となっている半導体ウェハ１００Ａを所定のスクライブライン１１４に沿ってダイシングすることにより、複数の個片化された半導体装置１００を形成する。以上の製造工程で、図１及び図２に示す半導体装置１００が得られる。 Finally, as shown in FIG. 5B, a semiconductor wafer 100A that is an aggregate of a plurality of semiconductor devices 100 is diced along a predetermined scribe line 114, whereby a plurality of individual semiconductors are obtained. A device 100 is formed. Through the above manufacturing process, the semiconductor device 100 shown in FIGS. 1 and 2 is obtained.

以上説明したように、本実施形態によると、金属放熱層１１１が半導体装置１００内部に組み込まれており、該金属放熱層１１１によって、半導体素子１０１から発生した熱を半導体装置１００の外まで放熱する経路が確保されている。このため、放熱性が高く熱抵抗の低い半導体装置１００が実現されている。 As described above, according to the present embodiment, the metal heat dissipation layer 111 is incorporated in the semiconductor device 100, and the heat generated from the semiconductor element 101 is dissipated outside the semiconductor device 100 by the metal heat dissipation layer 111. The route is secured. For this reason, the semiconductor device 100 with high heat dissipation and low thermal resistance is realized.

放熱性を高めるために半導体素子１０１の裏面に放熱板を有するような構造構造をとる手法では、該放熱板を形成するために追加の材料や組立工程を必要とする。これに対し、本発明の半導体装置１００では金属放熱層１１１が半導体装置１００内部に組み込まれているため、追加の材料や組立工程は不要であり、したがって追加の材料費及び組立費用も必要ない。 In order to improve the heat dissipation, the method of adopting a structure in which a heat sink is provided on the back surface of the semiconductor element 101 requires an additional material and an assembly process in order to form the heat sink. On the other hand, in the semiconductor device 100 of the present invention, since the metal heat dissipation layer 111 is incorporated in the semiconductor device 100, no additional material or assembly process is required, and therefore no additional material cost and assembly cost are necessary.

また、外部装置に対して半導体装置１００を実装する際に金属放熱層１１１を使用することによって、具体的には金属放熱層１１１と外部装置上の金属パターンを接合することによって、より放熱性を向上させることもできる。 Further, by using the metal heat dissipation layer 111 when mounting the semiconductor device 100 on the external device, specifically, by joining the metal heat dissipation layer 111 and the metal pattern on the external device, more heat dissipation is achieved. It can also be improved.

また、外部金属端子１１３によって外部装置に実装した場合、外部金属電極１０７上に形成される外部金属端子１１３が狭ピッチ化や多端子化に伴って小さくなることから、狭ピッチ化や多端子化に伴って実装強度及び実装信頼性が低下する。これに対し、金属放熱層１１１は狭ピッチ化や多端子化に伴って小さくする必要はなく、任意の大きさで形成できる。このため、金属放熱層１１１を外部装置に対する実装に利用すれば、放熱性の向上に加えて実装強度及び実装信頼性も向上できる。このようにして実装しても、アンダーフィルを用いて実装強度及び実装信頼性を向上する手法とは異なり、実装面積が増加することはない。そのため、高密度の実装が可能である。さらに、金属放熱層１１１を外部装置に対する実装に利用しても、アンダーフィルを用いる手法では必要になる追加の材料費及び組立費用は必要ない。 In addition, when the external metal terminal 113 is mounted on an external device, the external metal terminal 113 formed on the external metal electrode 107 becomes smaller as the pitch is reduced or the number of terminals is increased. As a result, mounting strength and mounting reliability decrease. On the other hand, the metal heat dissipation layer 111 does not need to be reduced with a decrease in pitch or a number of terminals, and can be formed in an arbitrary size. For this reason, if the metal heat dissipation layer 111 is used for mounting on an external device, the mounting strength and mounting reliability can be improved in addition to the improvement of heat dissipation. Even if mounting is performed in this manner, the mounting area does not increase, unlike the technique of improving mounting strength and mounting reliability using underfill. Therefore, high-density mounting is possible. Furthermore, even if the metal heat dissipation layer 111 is used for mounting on an external device, there is no need for additional material costs and assembly costs required by the method using the underfill.

また、金属放熱層１１１は外部金属電極１０７と同一の工程で形成できる。外部金属電極１０７を形成する工程は従来の半導体装置の製造工程においても存在する工程であるため、従来の半導体装置を製造するときに比べて新しい工程を追加することなく金属放熱層１１１を形成できる。 The metal heat dissipation layer 111 can be formed in the same process as the external metal electrode 107. Since the process of forming the external metal electrode 107 is also a process existing in the manufacturing process of the conventional semiconductor device, the metal heat dissipation layer 111 can be formed without adding a new process compared to the manufacturing process of the conventional semiconductor device. .

また、放熱層形成用ランド１１０は、金属配線１０５及び外部電極形成用ランド１０６と同一工程で形成できる。金属配線１０５及び外部電極形成用ランド１０６を形成する工程は、従来の半導体装置の製造工程においても存在する工程である。そのため、従来の半導体装置を製造するときに比べて新しい工程を追加することなく放熱層形成用ランド１１０を形成できる。 The heat radiation layer forming land 110 can be formed in the same process as the metal wiring 105 and the external electrode forming land 106. The process of forming the metal wiring 105 and the external electrode forming land 106 is a process that exists also in the manufacturing process of the conventional semiconductor device. Therefore, the heat radiation layer forming land 110 can be formed without adding a new process as compared with the case of manufacturing a conventional semiconductor device.

尚、図２では金属放熱層１１１は樹脂層１１２と面一で形成されており、好ましい形状ではあるが、この形状は必須のものではない。他の形状として、例えば金属放熱層１１１は樹脂層１１２から凸状に突出して形成されていることも好ましい。また、金属放熱層１１１が樹脂層１１２よりも凹んだ形状に形成されている構成を除外するものではない。 In FIG. 2, the metal heat dissipation layer 111 is formed flush with the resin layer 112 and is a preferable shape, but this shape is not essential. As another shape, for example, the metal heat dissipation layer 111 is preferably formed to protrude from the resin layer 112 in a convex shape. Further, the configuration in which the metal heat dissipation layer 111 is formed in a shape recessed from the resin layer 112 is not excluded.

また、金属放熱層１１１上には、外部金属端子１１３と同一の材料よりなる放熱用端子１１８をさらに備えていると、放熱に関係する金属部分の表面積及び体積が増すことから、半導体素子１０１から発生した熱を効率的に発散させる効果が顕著に得られる。さらに、放熱用端子１１８を介して外部装置に実装することができる。 Further, if the metal heat dissipation layer 111 is further provided with a heat dissipation terminal 118 made of the same material as that of the external metal terminal 113, the surface area and volume of the metal portion related to heat dissipation increase. The effect of efficiently dissipating the generated heat is remarkably obtained. Further, it can be mounted on an external device via the heat dissipation terminal 118.

放熱用端子１１８は、外部金属端子１１３と同一の工程で形成できる。外部金属端子１１３を形成する工程は、従来の半導体装置の製造工程においても存在する工程である。そのため、従来の半導体装置を製造するときに比べて新しい工程を追加することなく放熱用端子１１８を形成できる。 The heat dissipation terminal 118 can be formed in the same process as the external metal terminal 113. The process of forming the external metal terminal 113 is a process that exists also in the manufacturing process of the conventional semiconductor device. Therefore, the heat dissipation terminal 118 can be formed without adding a new process as compared with the case of manufacturing a conventional semiconductor device.

また、本実施形態では放熱層形成用ランド１１０を金属配線１０５と同一の材料で形成した。しかし、放熱層形成用ランド１１０を金属配線１０５と別の材料で形成しても差し支えは無い。 In the present embodiment, the heat radiation layer forming land 110 is formed of the same material as that of the metal wiring 105. However, the heat radiation layer forming land 110 may be formed of a material different from that of the metal wiring 105.

また、本実施形態では放熱用端子１１８を外部金属端子１１３と同一の材料で形成した。しかし、放熱用端子１１８を外部金属端子１１３と別の材料で形成しても差し支えは無い。 In this embodiment, the heat radiating terminal 118 is formed of the same material as that of the external metal terminal 113. However, the heat dissipating terminal 118 may be formed of a material different from that of the external metal terminal 113.

また、本実施形態において、配線、外部電極、放熱層及び外部端子のそれぞれの材料として金属を用いて、金属配線１０５、外部金属電極１０７、金属放熱層１１１及び外部金属端子１１３を形成した。しかし、これらの材料として金属を使用することは必須事項ではなく、他の伝導性材料を用いても良い。 In the present embodiment, the metal wiring 105, the external metal electrode 107, the metal heat dissipation layer 111, and the external metal terminal 113 are formed by using metals as materials for the wiring, the external electrode, the heat dissipation layer, and the external terminal. However, it is not essential to use metals as these materials, and other conductive materials may be used.

以下、図６（ａ）〜（ｃ）に金属放熱層１１１の代表的形状及び配置を示す。図６（ａ）〜（ｃ）はいずれも、半導体装置１００を外部金属端子１１３の側から見た平面図である。 Hereinafter, typical shapes and arrangements of the metal heat dissipation layer 111 are shown in FIGS. 6A to 6C are plan views of the semiconductor device 100 as viewed from the external metal terminal 113 side.

金属放熱層１１１は外部金属端子１１３の配列の中央部に配置し、金属放熱層１１１の形状を四角形とするのが基本的な構成である。但し、樹脂層１１２への応力集中による樹脂層クラック及びヒビの発生を防止するため、金属放熱層１１１のコーナー部をＲ形状とすることが好ましい。図６（ａ）はこの場合の金属放熱層１１１の形状及び配置を示す。 The basic structure is that the metal heat dissipation layer 111 is disposed at the center of the arrangement of the external metal terminals 113 and the metal heat dissipation layer 111 has a rectangular shape. However, in order to prevent generation of resin layer cracks and cracks due to stress concentration on the resin layer 112, it is preferable that the corner portion of the metal heat dissipation layer 111 has an R shape. FIG. 6A shows the shape and arrangement of the metal heat dissipation layer 111 in this case.

また、図６（ｂ）に示すように、金属放熱層１１１を円形としても良い。樹脂層１１２への応力集中による樹脂層クラック及びヒビの発生を防止するためには、円形とするのがより優れている。あるいは、図６（ｃ）に示すように菱形としても良い。この場合もコーナーはＲ形状とする。この形状は、樹脂の未充填及びボイド発生を防止するため、樹脂層１１２形成時の樹脂流動方向を考慮したものである。その他、金属放熱層１１１の形状としては、樹脂層１１２との密着性確保の観点から多角形としても良く、金属放熱層１１１の形状は特に限定されない。 Further, as shown in FIG. 6B, the metal heat dissipation layer 111 may be circular. In order to prevent the occurrence of cracks and cracks in the resin layer due to stress concentration on the resin layer 112, a circular shape is more excellent. Or it is good also as a rhombus as shown in FIG.6 (c). Also in this case, the corner has an R shape. This shape takes into consideration the resin flow direction when the resin layer 112 is formed in order to prevent unfilling of the resin and generation of voids. In addition, the shape of the metal heat dissipation layer 111 may be polygonal from the viewpoint of ensuring adhesion with the resin layer 112, and the shape of the metal heat dissipation layer 111 is not particularly limited.

尚、図６（ａ）〜（ｃ）において、後述する放熱用端子１１８が金属放熱層１１１の全面に亘って形成されている場合には、外部金属端子１１３の側から見ると、金属放熱層１１１ではなく放熱用端子１１８が見えることになる。 6A to 6C, when a heat dissipation terminal 118 described later is formed over the entire surface of the metal heat dissipation layer 111, the metal heat dissipation layer is viewed from the external metal terminal 113 side. The heat radiating terminal 118 can be seen instead of 111.

また、金属放熱層１１１の配置位置としては、外部金属端子１１３配列の中央部だけに限るものではなく、外部金属端子１１３配列の周辺部等であってもよい。 Further, the arrangement position of the metal heat dissipation layer 111 is not limited to the central portion of the external metal terminal 113 arrangement, and may be the peripheral portion of the external metal terminal 113 arrangement.

また、本実施形態では金属放熱層１１１は、素子電極１０２、外部金属電極１０７、金属配線１０５と接続されることなく独立して形成した。しかし、放熱性を向上させるためには放熱層形成用ランド１１０と複数形成されている金属配線１０５のうちの一部の金属配線１０５とを接続する方が好ましい。このようにすると、放熱層形成用ランド１１０と金属配線１０５とを介して、金属放熱層１１１を複数形成されている素子電極１０２のうちの一部の素子電極１０２と接続する事が出来る。その結果、半導体素子１０１内部の集積回路から発生した熱を直接放熱する経路が確保されるため、放熱性がさらに向上する。また、このような構成にすると、金属放熱層１１１を集積回路のＧＮＤ端子（グランド端子）としても活用できる。 In this embodiment, the metal heat dissipation layer 111 is formed independently without being connected to the element electrode 102, the external metal electrode 107, and the metal wiring 105. However, in order to improve the heat dissipation, it is preferable to connect the heat radiation layer forming land 110 and a part of the metal wirings 105 among the plurality of metal wirings 105 formed. In this way, it is possible to connect to a part of the element electrodes 102 among the element electrodes 102 in which a plurality of metal heat dissipation layers 111 are formed via the heat dissipation layer forming lands 110 and the metal wiring 105. As a result, a path for directly radiating the heat generated from the integrated circuit inside the semiconductor element 101 is secured, so that the heat dissipation is further improved. Further, with such a configuration, the metal heat dissipation layer 111 can also be used as a GND terminal (ground terminal) of the integrated circuit.

また、同様に放熱層形成用ランド１１０と一部の金属配線１０５とを接続することによって、金属放熱層１１１と複数形成されている外部金属電極１０７のうちの一部の外部金属電極１０７とを接続することも好ましい。これは放熱層形成用ランド１１０、金属配線１０５及び外部電極形成用ランド１０６を介して行なわれる。このようにすると、放熱経路を増やすことができるので、放熱性が向上する。 Similarly, by connecting the heat radiation layer forming land 110 and a part of the metal wiring 105, the metal heat radiation layer 111 and a part of the external metal electrodes 107 among the plurality of external metal electrodes 107 are connected. It is also preferable to connect. This is performed via the heat radiation layer forming land 110, the metal wiring 105, and the external electrode forming land 106. If it does in this way, since a heat dissipation path can be increased, heat dissipation improves.

また、例えば図７（ａ）及び（ｂ）に示すように、絶縁層１０４上の何も形成されていない空きスペース（金属配線１０５及び放熱層形成用ランド１１０の形成されていないスペース）に、放熱層形成用ランド１１０と接続された放熱用ダミー金属配線１１９を形成するのが好ましい。図７（ａ）及び（ｂ）はいずれも、半導体装置１００を金属放熱層１１１が形成されている側から見た模式的な平面図である。 Further, for example, as shown in FIGS. 7A and 7B, in an empty space where nothing is formed on the insulating layer 104 (a space where the metal wiring 105 and the heat radiation layer forming land 110 are not formed), It is preferable to form a heat radiation dummy metal wiring 119 connected to the heat radiation layer forming land 110. FIGS. 7A and 7B are schematic plan views of the semiconductor device 100 as viewed from the side where the metal heat dissipation layer 111 is formed.

このようにすると、放熱用ダミー金属配線１１９は放熱層形成用ランド１１０を介して金属放熱層１１１と接続されることになり、放熱に関与する金属部の面積及び体積が増えるため、放熱性を向上できる。 In this case, the heat radiation dummy metal wiring 119 is connected to the metal heat radiation layer 111 via the heat radiation layer forming land 110, and the area and volume of the metal part involved in heat radiation increase, so that heat radiation is improved. It can be improved.

放熱用ダミー金属配線１１９の形状は特に限定するものではない。例えば図７（ａ）に示すように、素子電極１０２が半導体素子１０１の外周部に形成されている場合にも放熱用ダミー金属配線１１９は形成できるし、又は例えば図７（ｂ）に示すように、素子電極１０２が半導体素子１０１上の全面に亘って形成されている場合にも放熱用ダミー金属配線１１９は形成できる。 The shape of the heat radiation dummy metal wiring 119 is not particularly limited. For example, as shown in FIG. 7A, the heat radiation dummy metal wiring 119 can be formed even when the device electrode 102 is formed on the outer periphery of the semiconductor device 101, or as shown in FIG. 7B, for example. In addition, even when the element electrode 102 is formed over the entire surface of the semiconductor element 101, the heat radiation dummy metal wiring 119 can be formed.

尚、図７（ａ）及び（ｂ）のいずれも、樹脂層１１２、外部金属端子１１３及び放熱用端子１１８の図示を省略している。また、図７（ａ）及び（ｂ）において、素子電極１０２の形成位置を波線で示している。 7A and 7B, the resin layer 112, the external metal terminal 113, and the heat dissipation terminal 118 are not shown. 7A and 7B, the formation position of the element electrode 102 is indicated by a wavy line.

ここで、金属配線１０５、外部電極形成用ランド１０６及び放熱層形成用ランド１１０を形成する工程と同一の工程で放熱用ダミー金属配線１１９を形成することができる。その結果として、新たな工程を追加することなく、放熱用ダミー金属配線１１９の形成を実現できる。 Here, the heat radiation dummy metal wiring 119 can be formed in the same process as the process of forming the metal wiring 105, the external electrode formation land 106 and the heat radiation layer formation land 110. As a result, the formation of the heat-dissipating dummy metal wiring 119 can be realized without adding a new process.

尚、本実施形態では放熱層形成用ランド１１０が形成されている。このため、金属配線１０５や放熱用ダミー金属配線１１９を金属放熱層１１１と接続する際には、放熱層形成用ランド１１０を介して行われている。しかし、放熱層形成用ランド１１０は必須の要素ではない。放熱層形成用ランド１１０を形成しない場合は、金属配線１０５又は放熱用ダミー金属配線１１９を放熱層形成用ランド１１０を介して金属放熱層１１１と接続するのに代えて、金属配線１０５又は放熱用ダミー金属配線１１９を直接金属放熱層１１１と接続すればよい。 In the present embodiment, the heat radiation layer forming land 110 is formed. For this reason, when the metal wiring 105 and the heat radiation dummy metal wiring 119 are connected to the metal heat radiation layer 111, the heat radiation layer forming land 110 is used. However, the heat radiation layer forming land 110 is not an essential element. When the radiating layer forming land 110 is not formed, the metal wiring 105 or the radiating dummy metal wiring 119 is connected to the metal radiating layer 111 via the radiating layer forming land 110 instead of the metal wiring 105 or radiating layer. The dummy metal wiring 119 may be directly connected to the metal heat dissipation layer 111.

また、本実施形態において、放熱用ダミー配線の材料として金属を用い、放熱用ダミー金属配線１１９を形成した。しかし、放熱用ダミー配線の材料として金属を使用することは必須事項ではなく、他の伝導性材料を用いても良い。 In this embodiment, a metal is used as a material for the heat radiation dummy wiring, and the heat radiation dummy metal wiring 119 is formed. However, the use of metal as a material for the heat radiation dummy wiring is not an essential matter, and other conductive materials may be used.

本発明は、放熱性及び実装信頼性の高い半導体装置及びその製造方法として有用である。また、本発明の半導体装置は高密度な実装を可能とすることから、情報通信機器や事務用電子機器等の小型化及び薄型化に利用できる。 INDUSTRIAL APPLICABILITY The present invention is useful as a semiconductor device with high heat dissipation and mounting reliability and a method for manufacturing the same. In addition, since the semiconductor device of the present invention enables high-density mounting, it can be used for downsizing and thinning of information communication equipment and office electronic equipment.

本発明の一実施形態に係る半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to an embodiment of the present invention. 図１におけるII−II線の断面図である。It is sectional drawing of the II-II line in FIG. 本発明における一実施形態に係る半導体装置の製造方法のうち、絶縁層形成から外部金属電極及び金属放熱層形成までの各工程を示す断面図である。It is sectional drawing which shows each process from insulating layer formation to external metal electrode and metal thermal radiation layer formation among the manufacturing methods of the semiconductor device which concerns on one Embodiment in this invention. 本発明における一実施形態に係る半導体装置の製造方法のうち、金属配線形成から樹脂層形成までの各工程を示す断面図である。It is sectional drawing which shows each process from metal wiring formation to resin layer formation among the manufacturing methods of the semiconductor device which concerns on one Embodiment in this invention. 本発明における一実施形態に係る半導体装置の製造方法のうち、外部金属端子形成から個片化までの各工程を示す断面図である。It is sectional drawing which shows each process from external metal terminal formation to individualization among the manufacturing methods of the semiconductor device which concerns on one Embodiment in this invention. （ａ）〜（ｃ）は本発明の一実施形態における金属放熱層１１１の形状及び配置例を模式的に示す図である。(A)-(c) is a figure which shows typically the shape and arrangement | positioning example of the metal thermal radiation layer 111 in one Embodiment of this invention. 本発明の一実施形態に係る放熱用ダミー金属配線１１９の形成例を模式的に示す図である。It is a figure which shows typically the example of formation of the dummy metal wiring 119 for thermal radiation which concerns on one Embodiment of this invention. 従来の半導体装置の斜視図である。It is a perspective view of the conventional semiconductor device. 図８におけるIX−IX線の断面図である。It is sectional drawing of the IX-IX line in FIG.

符号の説明Explanation of symbols

１００半導体装置
１００Ａ半導体ウェハ
１０１半導体素子
１０２素子電極
１０３パッシベーション膜
１０４絶縁層
１０５金属配線
１０６外部電極形成用ランド
１０７外部金属電極
１０８薄膜金属層
１０９厚膜金属層
１１０放熱層形成用ランド
１１１金属放熱層
１１２樹脂層
１１３外部金属端子
１１４スクライブライン
１１５第１のメッキレジスト膜
１１６第２のメッキレジスト膜
１１７封止型
１１８放熱用端子
１１９放熱用ダミー金属配線 DESCRIPTION OF SYMBOLS 100 Semiconductor device 100A Semiconductor wafer 101 Semiconductor element 102 Element electrode 103 Passivation film 104 Insulating layer 105 Metal wiring 106 External electrode formation land 107 External metal electrode 108 Thin film metal layer 109 Thick film metal layer 110 Radiation layer formation land 111 Metal heat dissipation layer 112 Resin layer 113 External metal terminal 114 Scribe line 115 First plating resist film 116 Second plating resist film 117 Sealing type 118 Heat radiation terminal 119 Heat radiation dummy metal wiring

Claims

半導体素子と、
前記半導体素子上に形成された素子電極と、
前記半導体素子上に形成され且つ前記素子電極の上に開口部を有する絶縁層と、
前記絶縁層上に形成され且つ前記開口部において前記素子電極と電気的に接続された配線と、
前記配線上に形成され且つ前記配線と電気的に接続された外部電極と、
前記絶縁層における前記配線の形成領域以外の他の領域の上に形成された放熱層と、
前記外部電極及び前記放熱層のそれぞれの上面が露出するように、前記半導体素子、前記絶縁層、前記配線、前記外部電極及び前記放熱層を封止する樹脂層と、
前記外部電極上に形成された外部端子とを備えていることを特徴とする半導体装置。 A semiconductor element;
An element electrode formed on the semiconductor element;
An insulating layer formed on the semiconductor element and having an opening on the element electrode;
Wiring formed on the insulating layer and electrically connected to the element electrode in the opening;
An external electrode formed on the wiring and electrically connected to the wiring;
A heat dissipation layer formed on a region other than the region where the wiring is formed in the insulating layer;
A resin layer that seals the semiconductor element, the insulating layer, the wiring, the external electrode, and the heat dissipation layer such that the upper surfaces of the external electrode and the heat dissipation layer are exposed;
A semiconductor device comprising: an external terminal formed on the external electrode.

前記放熱層の上面は、前記樹脂層の表面と面一に形成されているか、又は前記樹脂層の表面から凸状に突出するように形成されていることを特徴とする請求項１に記載の半導体装置。 The upper surface of the heat radiation layer is formed flush with the surface of the resin layer, or is formed so as to protrude in a convex shape from the surface of the resin layer. Semiconductor device.

前記放熱層上に形成された放熱用端子をさらに備えていることを特徴とする請求項１又は２に記載の半導体装置。 The semiconductor device according to claim 1, further comprising a heat dissipation terminal formed on the heat dissipation layer.

前記絶縁層と前記放熱層との間に形成された放熱層形成用ランドをさらに備えていることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。 The semiconductor device according to claim 1, further comprising a heat dissipation layer forming land formed between the insulating layer and the heat dissipation layer.

前記配線と前記放熱層形成用ランドとが接続されており、前記放熱層は、前記放熱層形成用ランド及び前記配線を介して、前記素子電極と接続されていることを特徴とする請求項４に記載の半導体装置。 5. The wiring and the heat dissipation layer forming land are connected, and the heat dissipation layer is connected to the element electrode via the heat dissipation layer forming land and the wiring. A semiconductor device according to 1.

前記配線と前記放熱層形成用ランドとが接続されており、前記放熱層は、前記放熱層形成用ランド、前記配線及び前記外部電極を介して、前記外部端子と接続されていることを特徴とする請求項４又は５に記載の半導体装置。 The wiring and the heat dissipation layer forming land are connected, and the heat dissipation layer is connected to the external terminal through the heat dissipation layer forming land, the wiring, and the external electrode. The semiconductor device according to claim 4 or 5.

前記絶縁層上に、前記素子電極と電気的に接続されていない放熱用ダミー配線が形成されていることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。 The semiconductor device according to claim 1, wherein a heat radiation dummy wiring that is not electrically connected to the element electrode is formed on the insulating layer.

半導体素子上に素子電極を形成する工程と、
前記半導体素子上に、前記素子電極を露出させる開口部を持つ絶縁層を形成する工程と、
前記絶縁層上に、前記開口部において前記素子電極と電気的に接続された配線を形成する工程と、
前記配線上に、前記配線と電気的に接続された外部電極を形成する工程と、
前記絶縁層における前記配線の形成領域以外の他の領域の上に放熱層を形成する工程と、
前記外部電極及び前記放熱層のそれぞれの上面が露出するように、前記半導体素子、前記絶縁層、前記配線、前記外部電極及び前記放熱層を封止する樹脂層を形成する工程と、
前記外部電極上に外部端子を形成する工程とを備えていることを特徴とする半導体装置の製造方法。 Forming a device electrode on the semiconductor device;
Forming an insulating layer having an opening exposing the element electrode on the semiconductor element;
Forming a wiring electrically connected to the element electrode in the opening on the insulating layer;
Forming an external electrode electrically connected to the wiring on the wiring;
Forming a heat dissipation layer on a region other than the wiring formation region in the insulating layer;
Forming a resin layer that seals the semiconductor element, the insulating layer, the wiring, the external electrode, and the heat dissipation layer so that respective upper surfaces of the external electrode and the heat dissipation layer are exposed;
And a step of forming an external terminal on the external electrode.

前記絶縁層を形成する工程より後で且つ前記樹脂層を形成する工程より前に、前記絶縁層と前記放熱層の間に放熱層形成用ランドを形成する工程をさらに備えていることを特徴とする請求項８に記載の半導体装置の製造方法。 The method further comprises a step of forming a heat dissipation layer forming land between the insulating layer and the heat dissipation layer after the step of forming the insulating layer and before the step of forming the resin layer. A method for manufacturing a semiconductor device according to claim 8.

前記配線を形成する工程と、前記放熱層形成用ランドを形成する工程とを同一の工程において行なうことを特徴とする請求項９に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 9, wherein the step of forming the wiring and the step of forming the land for forming a heat dissipation layer are performed in the same step.

前記外部電極を形成する工程と、前記放熱層を形成する工程とを同一の工程において行なうことを特徴とする請求項８〜１０のいずれか１つに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8, wherein the step of forming the external electrode and the step of forming the heat dissipation layer are performed in the same step.

前記放熱層を形成する工程の後に、前記放熱層上に放熱用端子を形成する工程をさらに備えていることを特徴とする請求項８〜１１のいずれか１つに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8, further comprising a step of forming a heat dissipation terminal on the heat dissipation layer after the step of forming the heat dissipation layer. .

前記外部端子を形成する工程と、前記放熱用端子を形成する工程とを同一の工程によって行なうことを特徴とする請求項１２に記載の半導体装置の製造方法。 13. The method of manufacturing a semiconductor device according to claim 12, wherein the step of forming the external terminal and the step of forming the heat dissipation terminal are performed in the same step.