JP2010002188A - 半導体試験装置 - Google Patents

Abstract

【課題】実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出する。
【解決手段】半導体試験装置は、着脱可能な電源部２１と、電源部２１が実装されていることを示す第１の実装識別データ又は電源部が実装されていないことを示す第２の実装識別データを記憶する実装状態記憶部１０と、実装状態記憶部１０から第１或いは第２の実装識別データを読み出し、電源部２１から識別情報を読み出す制御部７とを備える。実装状態記憶部１０は、電源部２１と実装状態記憶部１０が実装識別線１３を介して電気的に接続されている場合に第１の実装識別データを記憶し、電気的に接続されていない場合に第２の実装識別データを記憶する。制御部７は、制御線１５を介して識別情報を読み出すことに成功し且つ実装状態記憶部１０から第２の実装識別データを読み出した場合に実装識別線１３に異常が発生していると判断する。
【選択図】図１

Description

本発明は、半導体集積回路等の被試験デバイスの動作を試験する半導体試験装置に関する。

半導体試験装置は所定の電源電力によって駆動されるが、半導体試験装置に供給される電源電圧が試験の途中で低下してしまうと、被試験デバイスを正確に試験することができない。よって、試験の途中で電源電圧が低下した場合、試験を中止して半導体試験装置全体に対する電源電力の供給を停止していた。しかし、その後に電源電圧が回復して試験を再開する場合、試験装置を再び立ち上げるために時間がかかっていた。

そこで、主電源が供給する電源電圧の低下を検出した場合、試験を一時中断して試験ブロックへの電力供給を停止するが、補助電源が供給する電力によって電源電圧の監視は継続して行う半導体試験装置が提案されている（例えば、特許文献１参照）。これにより、所定期間内に電源電圧が回復したときにこれを検出することができるので中断していた試験を再開可能な状態まで自動的に復帰させることができる。

ところで、半導体試験装置に電源電力を供給する電源部として、例えば、図２に示すような、オンボードＤＣ／ＤＣ電源を搭載した電源カードが従来から知られている。この電源カードには、ユーザの要求に係わらず、半導体試験装置へ標準的に実装されている標準カード２２〜２Ｎと、ユーザの要求に応じて実装の有無が発生するオプションカード２１とがある。

オプションカード２１及び標準カード２２〜２Ｎのそれぞれは、オンボードＤＣ／ＤＣ電源３１〜３Ｎ、制御部９１〜９Ｎを備えている。オプションカード２１は、実装状態において、実装識別線１３、異常報知線４１及び電源制御線６１によって、アラーム検出カード１に電気的に接続されている。また、標準カード２２〜２Ｎのそれぞれは、実装状態において、異常報知線４１〜４Ｎ及び電源制御線６１〜６Ｎによってアラーム検出カード１に電気的に接続されている。また、オプションカード２１及び標準カード２２〜２Ｎのそれぞれは、実装状態において、制御線１５によってワークステーション７に接続されている。

アラーム検出カード１は、アラーム監視イネーブル信号を出力するアラーム監視イネーブル部ＡＬＥと、アラーム監視イネーブル信号を伝送するアラーム監視イネーブル線１２及び実装識別線１３が入力端子に接続された排他的論理和回路６と、排他的論理和回路６の出力端子と異常報知線４１が入力端子に接続された論理積回路７１と、アラーム監視イネーブル線１２及び異常報知線４２〜４Ｎが入力端子にそれぞれ接続された論理積回路７２〜７Ｎと、オプションカード２１及び標準カード２２〜２Ｎの異常を検知して電源電力の供給を停止するアラーム制御部１１と、アラーム制御部１１と論理積回路７１〜７Ｎの出力端子との間をそれぞれ接続するアラーム信号線５１〜５Ｎとを備える。

オプションカード２１が備えるオンボードＤＣ／ＤＣ電源３１が供給する電源電圧に異常が発生した場合について説明する。オンボードＤＣ／ＤＣ電源３１は、異常報知線４１を通じて論理積回路７１へ出力電圧異常信号（例えば、高電位側電圧レベル）を出力する。低電位側電圧レベルを「ハイ」という。排他的論理和回路６は、アラーム監視イネーブル部ＡＬＥが出力するアラーム監視イネーブル信号（例えば、ハイ）を反転した信号（例えば、低電位側電圧レベル）と実装識別線１３を伝送する信号との排他的論理和を演算す
る。低電位側電圧レベルを「ロー」という。

実装識別線１３は、図２に示すように、所定の抵抗を介して高電位側電圧レベルに接続され、実装識別線１３の一端が低電位側電圧レベルに接続されている。よって、図２に示すように、オプションカード２１が実装されている状態において、実装識別線１３を伝送する信号は、低電位側電圧レベル、すなわちローとなる。

よって、排他的論理和回路６には、アラーム監視イネーブル信号を反転した信号（ロー）と実装識別線１３を伝送する信号（ロー）が入力されるため、演算結果としてハイを出力する。論理積回路７１は、排他的論理和回路６の演算結果（ハイ）と出力電圧異常信号（ハイ）との論理積を演算する。演算された結果（ハイ）はアラーム信号として、アラーム信号線５１を通じてアラーム制御部１１へ送信される。アラーム信号（ハイ）を受信したアラーム制御部１１は、電源制御線６１を通じてオンボードＤＣ／ＤＣ電源３１をオフ制御するための制御信号をオンボードＤＣ／ＤＣ電源３１へ送信する。また同時に、アラーム信号は、制御線１５を通じてワークステーション７へ送信され、ワークステーション７が備えるモニタ上にオンボードＤＣ／ＤＣ電源３１の異常を表示してユーザに対してこれを報知する。このようにして、オプションカード２１が実装されている状態において、オンボードＤＣ／ＤＣ電源３１が供給する電源電圧に異常が発生した場合、オンボードＤＣ／ＤＣ電源３１による電源電力の供給を停止し、ユーザに対して報知することができる。

一方、オプションカード２１が実装されていない場合、実装識別線１３を伝送する信号は高電位側電圧レベル（ハイ）となるため、排他的論理和回路６の演算結果がローに固定され、論理積回路７１の演算結果もローに固定されるので、出力電圧異常信号（ハイ）を検出することができない。
特開２００７−１２１１６３号公報

ところが、図３に示すように、オプションカード２１が半導体試験装置に実装されているが、実装識別線１３に断線やコネクタピンの曲がりなどの異常ＯＰが発生して、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されていない場合を考える。この場合、オンボードＤＣ／ＤＣ電源３１は半導体試験装置へ電源電圧を供給することができる。しかし、オプションカード２１が実装されていない場合と同様にして、実装識別線１３を伝送する信号は高電位側電圧レベル（ハイ）となるため、排他的論理和回路６の演算結果はローに固定され、論理積回路７１の演算結果もローに固定されてしまい、出力電圧異常信号（ハイ）を検出することができない。

このため、実装識別線１３が接続されていないとオプションカード２１が実装されていないと判断されてしまい、本来監視しなければならないオンボードＤＣ／ＤＣ電源３１の出力電圧異常を監視しないまま、半導体試験装置は通電状態を維持してしまう。

本発明は、上記問題点に鑑みて成されたものであり、その目的は、実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる半導体試験装置を提供することである。

本発明の特徴は、半導体試験装置に電源電力を供給する着脱可能な電源部と、電源部が半導体試験装置に実装されていることを示す第１の実装識別データ、又は電源部が半導体試験装置に実装されていないことを示す第２の実装識別データを記憶する実装状態記憶部
と、電源部が半導体試験装置に実装されている時に電源部と実装状態記憶部を電気的に接続する実装識別線と、実装状態記憶部から第１の実装識別データ或いは第２の実装識別データを読み出し、電源部から当該電源部を識別する為の識別情報を読み出す制御部と、電源部が半導体試験装置に実装されている時に電源部と制御部を電気的に接続する制御線とを備える半導体試験装置であって、実装状態記憶部は、電源部と実装状態記憶部が実装識別線を介して電気的に接続されている場合に第１の実装識別データを記憶し、電源部と実装状態記憶部が実装識別線を介して電気的に接続されていない場合に第２の実装識別データを記憶し、制御部は、制御線を介して識別情報を読み出すことに成功し、且つ実装状態記憶部から第２の実装識別データを読み出した場合に、実装識別線に異常が発生していると判断することである。

本発明の特徴によれば、識別情報の読み出しに成功していることから電源部が半導体試験装置に実装されていると判断することができるが、第２の実装識別データを読み出したことから電源部と実装検出部が実装識別線を介して電気的に接続されていないと判断することができるので、実装状態において実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる。

本発明の特徴において、半導体試験装置は、実装状態記憶部が第１の実装識別データを記憶している時にかぎり、電源部が供給する電源電力に発生した異常を検出することができる電源異常検出部を更に備えていてもよい。電源異常検出部は、第２の実装識別データを記憶している時、電源部が供給する電源電力に発生した異常を検出することができないので、制御線を介して識別情報を読み出すことに成功し且つ第２の実装識別データを読み出した場合に、制御部が実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することによって、本来監視しなければならない電源部の出力電圧異常を監視されないまま電源部を運用してしまうことを回避できる。

本発明の半導体試験装置によれば、実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる。

以下図面を参照して、本発明の実施の形態を説明する。なお、図面の記載において同一部分には同一符号を付して説明を省略する。

先ず、図１を参照して、本発明の実施の形態に係わる半導体試験装置の構成を説明する。半導体試験装置は、半導体試験装置に電源電力を供給する電源カード２１〜２Ｎと、電源カード２１〜２Ｎの各々が供給する電源電力の異常を検出するアラーム検出カード１と、電源カード２１〜２Ｎ及びアラーム検出カード１を制御するワークステーション７とを備える。

半導体試験装置は、電源カード２１〜２Ｎとして、ユーザの要求に係わらず、半導体試験装置へ標準的に実装されている標準カード２２〜２Ｎと、ユーザの要求に応じて実装の有無が発生する着脱可能なオプションカード２１とを備える。

オプションカード２１及び標準カード２２〜２Ｎは、それぞれ、半導体試験装置に供給する電源電力を生成するオンボードＤＣ／ＤＣ電源３１〜３Ｎと、制御部９１〜９Ｎとを備えている。オプションカード２１は、更に、オプションカード２１に固有の識別情報を記憶する記憶部８を備えている。オプションカード２１及び標準カード２２〜２Ｎは、それぞれスロットＳＬ１〜ＳＬＮに接続されている。

オプションカード２１は、図１に示す実装状態において、実装識別線１３、異常報知線４１及び電源制御線６１によって、アラーム検出カード１に電気的に接続されている。また、標準カード２２〜２Ｎのそれぞれは、図１に示す実装状態において、異常報知線４１〜４Ｎ及び電源制御線６１〜６Ｎによってアラーム検出カード１に電気的に接続されている。また、オプションカード２１及び標準カード２２〜２Ｎのそれぞれは、実装状態において、制御線１５によってワークステーション７に接続されている。

オプションカード２１の制御部９１は、ワークステーション７からの要求に応じて、記憶部８に記憶されているオプションカード２１の識別情報及びオプションカード２１が実装されているスロットＳＬ１を特定するスロット情報を制御線１５を介してワークステーションに送信する。図１に示すように、オプションカード２１が半導体試験装置に実装されている、すなわち、オプションカード２１がスロットＳＬ１に接続されている場合、制御線１５によってオプションカード２１はワークステーション７に接続されているので、ワークステーション７は、制御線１５を介してオプションカード２１の識別情報及びスロット情報を読み出すことができる。換言すれば、ワークステーション７は、オプションカード２１の識別情報及びスロット情報の読み出しに成功する。

これに対して、オプションカード２１が半導体試験装置に実装されていない、すなわち、オプションカード２１がスロットＳＬ１に接続されていない場合、制御線１５によってオプションカード２１はワークステーション７に接続されていないので、ワークステーション７は、制御線１５を介してオプションカード２１の識別情報及びスロット情報を読み出すことができない。換言すれば、ワークステーション７は、オプションカード２１の識別情報及びスロット情報の読み出しに失敗する。

アラーム検出カード１は、アラーム監視イネーブル信号を出力するアラーム監視イネーブル部ＡＬＥと、アラーム監視イネーブル信号を伝送するアラーム監視イネーブル線１２と、アラーム監視イネーブル線１２及び実装識別線１３が入力端子に接続された排他的論理和回路６と、排他的論理和回路６の出力線及び異常報知線４１が入力端子に接続された論理積回路７１と、アラーム監視イネーブル線１２及び異常報知線４２〜４Ｎが入力端子にそれぞれ接続された論理積回路７２〜７Ｎと、オンボードＤＣ／ＤＣ電源３１〜３Ｎの異常を検知して電源電力の供給を停止するアラーム制御部１１と、アラーム制御部１１と論理積回路７１〜７Ｎの出力端子との間をそれぞれ接続するアラーム信号線５１〜５Ｎとを備える。

アラーム制御部１１は、実装識別線１３を伝送する信号を記憶するレジスタ１０を備える。レジスタ１０は、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されている場合に第１の実装識別データを記憶し、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されていない場合に第２の実装識別データを記憶する。

具体的に、図１に示す実装状態において、実装識別線１３は、その一端が排他的論理和回路６の入力端子に接続され、スロットＳＬ１を介してその一部がオプションカード２１内まで延長され、再びスロットＳＬ１を介してアラーム検出カード１内に戻り、その他端がアラーム検出カード１内において低電位側電圧レベルに接続されている。また、実装識別線１３は、排他的論理和回路６の入力端子に接続される一端の近傍において、所定の抵抗を介して高電位側電圧レベルが印加されている。

レジスタ１０は、実装識別線１３の一端と電位側電圧レベルが印加される箇所の間において、実装識別線１３に接続されている。よって、図１に示すように、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されている場合、実
装識別線１３を伝送する信号は低電位側電圧レベルとなり、レジスタ１０は、低電位側電圧レベルを記憶する。これに対して、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されていない場合、実装識別線１３を伝送する信号は高電位側電圧レベルとなり、レジスタ１０は、高電位側電圧レベルを記憶する。

このように、実装識別線１３を伝送する信号レベルから実装識別線１３の接続状態を判断することができる。すなわち、レジスタ１０は、オプションカード２１が半導体試験装置に実装されていることを示す第１の実装識別データ（低電位側電圧レベル）、又はオプションカード２１が半導体試験装置に実装されていないことを示す第２の実装識別データ（高電位側電圧レベル）を記憶することができる。

オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されている場合において、オプションカード２１が備えるオンボードＤＣ／ＤＣ電源３１が供給する電源電圧に異常が発生した場合について説明する。オンボードＤＣ／ＤＣ電源３１は、異常報知線４１を通じて論理積回路７１へ出力電圧異常信号（例えば、高電位側電圧レベル）を出力する。高電位側電圧レベルを「ハイ」と呼ぶ。排他的論理和回路６は、アラーム監視イネーブル部ＡＬＥが出力するアラーム監視イネーブル信号（例えば、ハイ）を反転した信号（例えば、低電位側電圧レベル）と実装識別線１３を伝送する信号との排他的論理和を演算する。低電位側電圧レベルを「ロー」と呼ぶ。

オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されている場合において、実装識別線１３を伝送する信号はローとなる。よって、排他的論理和回路６には、アラーム監視イネーブル信号を反転した信号（ロー）と実装識別線１３を伝送する信号（ロー）が入力されるため、演算結果としてハイを出力する。論理積回路７１は、排他的論理和回路６の演算結果（ハイ）と出力電圧異常信号（ハイ）との論理積を演算する。演算された結果（ハイ）はアラーム信号として、アラーム信号線５１を通じてアラーム制御部１１へ送信される。アラーム信号（ハイ）を受信したアラーム制御部１１は、電源制御線６１を通じてオンボードＤＣ／ＤＣ電源３１をオフ制御するための制御信号をオンボードＤＣ／ＤＣ電源３１へ送信する。また同時に、アラーム信号は、制御線１５を通じてワークステーション７へ送信され、ワークステーション７が備えるモニタ上にオンボードＤＣ／ＤＣ電源３１の異常を表示してユーザに対してこれを報知する。このようにして、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されている場合において、オンボードＤＣ／ＤＣ電源３１が供給する電源電圧に異常が発生した場合、オンボードＤＣ／ＤＣ電源３１による電源電力の供給を停止し、ユーザに対して報知することができる。

オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されていない場合において、オプションカード２１が備えるオンボードＤＣ／ＤＣ電源３１が供給する電源電圧に異常が発生した場合について説明する。この場合、実装識別線１３を伝送する信号はハイとなるため、排他的論理和回路６の演算結果はローに固定され、論理積回路７１の演算結果も、出力電圧異常信号に係わらずローに固定される。したがって、アラーム制御部１１は、電源制御線６１を通じてオンボードＤＣ／ＤＣ電源３１をオフ制御するための制御信号をオンボードＤＣ／ＤＣ電源３１へ送信することができず、ワークステーション７が備えるモニタ上にオンボードＤＣ／ＤＣ電源３１の異常を表示してユーザに対してこれを報知することもできない。

このように、アラーム制御部１１は、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されている、すなわちレジスタ１０が第１の実装識別データ（ロー）を記憶している場合、オンボードＤＣ／ＤＣ電源３１が供給する電源電力に発生した異常を検出することができるが、オプションカード２１とアラーム検出カー
ド１が実装識別線１３を介して電気的に接続されていない、すなわちレジスタ１０が第２の実装識別データ（ハイ）を記憶している場合、オンボードＤＣ／ＤＣ電源３１が供給する電源電力に発生した異常を検出することができない。

そこで、ワークステーション７は、アラーム検出カード１のレジスタ１０に記憶されている実装識別データを読み出す。読み出した実装識別データが、オプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されていないことを示す第２の実装識別データ（ハイ）であり、且つワークステーション７が、制御線１５を介して記憶部８に記憶されている識別情報を読み出すことに成功した場合、ワークステーション７は、実装識別線１３に異常が発生していると判断する。

識別情報の読み出しに成功していることからオプションカード２１が半導体試験装置に実装されていると判断することができるが、第２の実装識別データ（ハイ）を読み出したことからオプションカード２１とアラーム検出カード１が実装識別線１３を介して電気的に接続されていないと判断することができるので、実装状態において実装識別線１３に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる。これによって、本来監視しなければならないオンボードＤＣ／ＤＣ電源３１の出力電圧異常を監視されないまま、オンボードＤＣ／ＤＣ電源３１が半導体試験装置へ電源電力を供給してしまうことを回避できる。

上記のように、本発明は、１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

例えば、図１では半導体試験装置に１つのオプションカード２１が実装されている場合について説明したが、半導体試験装置に実装されるオプションカード２１の数は２以上であっても構わない。この場合、レジスタ１０は各オプションカードの実装識別データと共に、オプションカードが接続されているスロットを特定するスロット情報を記憶する。そして、ワークステーション７は、レジスタ１０から各オプションカードの実装識別データをスロット情報と共に読み出し、制御線１５を介して各オプションカードの識別情報をスロット情報と共に読み出す。これにより、各オプションカードについて、実装識別線１３に異常が発生しているか否かを判断することができる。

このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

本発明の実施の形態に係わる半導体試験装置の構成を示すブロック図である。 従来技術に係わる半導体試験装置の構成を示すブロック図である。 図２の実装識別線に異常が発生した状態を示す拡大図である。

符号の説明

１…アラーム検出カード
６…排他的論理和回路
７…ワークステーション（制御部）
８…記憶部
１０…レジスタ（実装状態記憶部）
１１…アラーム制御部（電源異常検出部）
１２…アラーム監視イネーブル線
１３…実装識別線
１５…制御線
２１…オプションカード（電源部）
２２〜２Ｎ…標準カード
３１〜３Ｎ…オンボードＤＣ／ＤＣ電源
４１〜４Ｎ…異常報知線
５１〜５Ｎ…アラーム信号線
６１〜６Ｎ…電源制御線
７１〜７Ｎ…論理積回路
９１〜９Ｎ…制御部
ＡＬＥ…アラーム監視イネーブル部
ＳＬ１〜ＳＬＮ…スロット

Claims (2)

1. 半導体試験装置に電源電力を供給する着脱可能な電源部と、
   前記電源部が前記半導体試験装置に実装されていることを示す第１の実装識別データ、又は前記電源部が前記半導体試験装置に実装されていないことを示す第２の実装識別データを記憶する実装状態記憶部と、
   前記電源部が前記半導体試験装置に実装されている時に前記電源部と前記実装状態記憶部を電気的に接続する実装識別線と、
   前記実装状態記憶部から前記第１の実装識別データ或いは前記第２の実装識別データを読み出し、前記電源部から当該電源部を識別する為の識別情報を読み出す制御部と、
   前記電源部が前記半導体試験装置に実装されている時に前記電源部と前記制御部を電気的に接続する制御線とを備え、
   前記実装状態記憶部は、前記電源部と前記実装状態記憶部が前記実装識別線を介して電気的に接続されている場合に前記第１の実装識別データを記憶し、前記電源部と前記実装状態記憶部が前記実装識別線を介して電気的に接続されていない場合に前記第２の実装識別データを記憶し、
   前記制御部は、前記制御線を介して前記識別情報を読み出すことに成功し、且つ前記実装状態記憶部から前記第２の実装識別データを読み出した場合に、前記実装識別線に異常が発生していると判断する
   ことを特徴とする半導体試験装置。
2. 前記実装状態記憶部が前記第１の実装識別データを記憶している時にかぎり、前記電源部が供給する電源電力に発生した異常を検出することができる電源異常検出部を更に備えることを特徴とする請求項１に記載の半導体試験装置。

Images