JP2010002188A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2010002188A JP2010002188A JP2008158697A JP2008158697A JP2010002188A JP 2010002188 A JP2010002188 A JP 2010002188A JP 2008158697 A JP2008158697 A JP 2008158697A JP 2008158697 A JP2008158697 A JP 2008158697A JP 2010002188 A JP2010002188 A JP 2010002188A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- power supply
- line
- identification data
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出する。
【解決手段】半導体試験装置は、着脱可能な電源部21と、電源部21が実装されていることを示す第1の実装識別データ又は電源部が実装されていないことを示す第2の実装識別データを記憶する実装状態記憶部10と、実装状態記憶部10から第1或いは第2の実装識別データを読み出し、電源部21から識別情報を読み出す制御部7とを備える。実装状態記憶部10は、電源部21と実装状態記憶部10が実装識別線13を介して電気的に接続されている場合に第1の実装識別データを記憶し、電気的に接続されていない場合に第2の実装識別データを記憶する。制御部7は、制御線15を介して識別情報を読み出すことに成功し且つ実装状態記憶部10から第2の実装識別データを読み出した場合に実装識別線13に異常が発生していると判断する。
【選択図】図1
【解決手段】半導体試験装置は、着脱可能な電源部21と、電源部21が実装されていることを示す第1の実装識別データ又は電源部が実装されていないことを示す第2の実装識別データを記憶する実装状態記憶部10と、実装状態記憶部10から第1或いは第2の実装識別データを読み出し、電源部21から識別情報を読み出す制御部7とを備える。実装状態記憶部10は、電源部21と実装状態記憶部10が実装識別線13を介して電気的に接続されている場合に第1の実装識別データを記憶し、電気的に接続されていない場合に第2の実装識別データを記憶する。制御部7は、制御線15を介して識別情報を読み出すことに成功し且つ実装状態記憶部10から第2の実装識別データを読み出した場合に実装識別線13に異常が発生していると判断する。
【選択図】図1
Description
本発明は、半導体集積回路等の被試験デバイスの動作を試験する半導体試験装置に関する。
半導体試験装置は所定の電源電力によって駆動されるが、半導体試験装置に供給される電源電圧が試験の途中で低下してしまうと、被試験デバイスを正確に試験することができない。よって、試験の途中で電源電圧が低下した場合、試験を中止して半導体試験装置全体に対する電源電力の供給を停止していた。しかし、その後に電源電圧が回復して試験を再開する場合、試験装置を再び立ち上げるために時間がかかっていた。
そこで、主電源が供給する電源電圧の低下を検出した場合、試験を一時中断して試験ブロックへの電力供給を停止するが、補助電源が供給する電力によって電源電圧の監視は継続して行う半導体試験装置が提案されている(例えば、特許文献1参照)。これにより、所定期間内に電源電圧が回復したときにこれを検出することができるので中断していた試験を再開可能な状態まで自動的に復帰させることができる。
ところで、半導体試験装置に電源電力を供給する電源部として、例えば、図2に示すような、オンボードDC/DC電源を搭載した電源カードが従来から知られている。この電源カードには、ユーザの要求に係わらず、半導体試験装置へ標準的に実装されている標準カード22〜2Nと、ユーザの要求に応じて実装の有無が発生するオプションカード21とがある。
オプションカード21及び標準カード22〜2Nのそれぞれは、オンボードDC/DC電源31〜3N、制御部91〜9Nを備えている。オプションカード21は、実装状態において、実装識別線13、異常報知線41及び電源制御線61によって、アラーム検出カード1に電気的に接続されている。また、標準カード22〜2Nのそれぞれは、実装状態において、異常報知線41〜4N及び電源制御線61〜6Nによってアラーム検出カード1に電気的に接続されている。また、オプションカード21及び標準カード22〜2Nのそれぞれは、実装状態において、制御線15によってワークステーション7に接続されている。
アラーム検出カード1は、アラーム監視イネーブル信号を出力するアラーム監視イネーブル部ALEと、アラーム監視イネーブル信号を伝送するアラーム監視イネーブル線12及び実装識別線13が入力端子に接続された排他的論理和回路6と、排他的論理和回路6の出力端子と異常報知線41が入力端子に接続された論理積回路71と、アラーム監視イネーブル線12及び異常報知線42〜4Nが入力端子にそれぞれ接続された論理積回路72〜7Nと、オプションカード21及び標準カード22〜2Nの異常を検知して電源電力の供給を停止するアラーム制御部11と、アラーム制御部11と論理積回路71〜7Nの出力端子との間をそれぞれ接続するアラーム信号線51〜5Nとを備える。
オプションカード21が備えるオンボードDC/DC電源31が供給する電源電圧に異常が発生した場合について説明する。オンボードDC/DC電源31は、異常報知線41を通じて論理積回路71へ出力電圧異常信号(例えば、高電位側電圧レベル)を出力する。低電位側電圧レベルを「ハイ」という。排他的論理和回路6は、アラーム監視イネーブル部ALEが出力するアラーム監視イネーブル信号(例えば、ハイ)を反転した信号(例えば、低電位側電圧レベル)と実装識別線13を伝送する信号との排他的論理和を演算す
る。低電位側電圧レベルを「ロー」という。
る。低電位側電圧レベルを「ロー」という。
実装識別線13は、図2に示すように、所定の抵抗を介して高電位側電圧レベルに接続され、実装識別線13の一端が低電位側電圧レベルに接続されている。よって、図2に示すように、オプションカード21が実装されている状態において、実装識別線13を伝送する信号は、低電位側電圧レベル、すなわちローとなる。
よって、排他的論理和回路6には、アラーム監視イネーブル信号を反転した信号(ロー)と実装識別線13を伝送する信号(ロー)が入力されるため、演算結果としてハイを出力する。論理積回路71は、排他的論理和回路6の演算結果(ハイ)と出力電圧異常信号(ハイ)との論理積を演算する。演算された結果(ハイ)はアラーム信号として、アラーム信号線51を通じてアラーム制御部11へ送信される。アラーム信号(ハイ)を受信したアラーム制御部11は、電源制御線61を通じてオンボードDC/DC電源31をオフ制御するための制御信号をオンボードDC/DC電源31へ送信する。また同時に、アラーム信号は、制御線15を通じてワークステーション7へ送信され、ワークステーション7が備えるモニタ上にオンボードDC/DC電源31の異常を表示してユーザに対してこれを報知する。このようにして、オプションカード21が実装されている状態において、オンボードDC/DC電源31が供給する電源電圧に異常が発生した場合、オンボードDC/DC電源31による電源電力の供給を停止し、ユーザに対して報知することができる。
一方、オプションカード21が実装されていない場合、実装識別線13を伝送する信号は高電位側電圧レベル(ハイ)となるため、排他的論理和回路6の演算結果がローに固定され、論理積回路71の演算結果もローに固定されるので、出力電圧異常信号(ハイ)を検出することができない。
特開2007−121163号公報
ところが、図3に示すように、オプションカード21が半導体試験装置に実装されているが、実装識別線13に断線やコネクタピンの曲がりなどの異常OPが発生して、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていない場合を考える。この場合、オンボードDC/DC電源31は半導体試験装置へ電源電圧を供給することができる。しかし、オプションカード21が実装されていない場合と同様にして、実装識別線13を伝送する信号は高電位側電圧レベル(ハイ)となるため、排他的論理和回路6の演算結果はローに固定され、論理積回路71の演算結果もローに固定されてしまい、出力電圧異常信号(ハイ)を検出することができない。
このため、実装識別線13が接続されていないとオプションカード21が実装されていないと判断されてしまい、本来監視しなければならないオンボードDC/DC電源31の出力電圧異常を監視しないまま、半導体試験装置は通電状態を維持してしまう。
本発明は、上記問題点に鑑みて成されたものであり、その目的は、実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる半導体試験装置を提供することである。
本発明の特徴は、半導体試験装置に電源電力を供給する着脱可能な電源部と、電源部が半導体試験装置に実装されていることを示す第1の実装識別データ、又は電源部が半導体試験装置に実装されていないことを示す第2の実装識別データを記憶する実装状態記憶部
と、電源部が半導体試験装置に実装されている時に電源部と実装状態記憶部を電気的に接続する実装識別線と、実装状態記憶部から第1の実装識別データ或いは第2の実装識別データを読み出し、電源部から当該電源部を識別する為の識別情報を読み出す制御部と、電源部が半導体試験装置に実装されている時に電源部と制御部を電気的に接続する制御線とを備える半導体試験装置であって、実装状態記憶部は、電源部と実装状態記憶部が実装識別線を介して電気的に接続されている場合に第1の実装識別データを記憶し、電源部と実装状態記憶部が実装識別線を介して電気的に接続されていない場合に第2の実装識別データを記憶し、制御部は、制御線を介して識別情報を読み出すことに成功し、且つ実装状態記憶部から第2の実装識別データを読み出した場合に、実装識別線に異常が発生していると判断することである。
と、電源部が半導体試験装置に実装されている時に電源部と実装状態記憶部を電気的に接続する実装識別線と、実装状態記憶部から第1の実装識別データ或いは第2の実装識別データを読み出し、電源部から当該電源部を識別する為の識別情報を読み出す制御部と、電源部が半導体試験装置に実装されている時に電源部と制御部を電気的に接続する制御線とを備える半導体試験装置であって、実装状態記憶部は、電源部と実装状態記憶部が実装識別線を介して電気的に接続されている場合に第1の実装識別データを記憶し、電源部と実装状態記憶部が実装識別線を介して電気的に接続されていない場合に第2の実装識別データを記憶し、制御部は、制御線を介して識別情報を読み出すことに成功し、且つ実装状態記憶部から第2の実装識別データを読み出した場合に、実装識別線に異常が発生していると判断することである。
本発明の特徴によれば、識別情報の読み出しに成功していることから電源部が半導体試験装置に実装されていると判断することができるが、第2の実装識別データを読み出したことから電源部と実装検出部が実装識別線を介して電気的に接続されていないと判断することができるので、実装状態において実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる。
本発明の特徴において、半導体試験装置は、実装状態記憶部が第1の実装識別データを記憶している時にかぎり、電源部が供給する電源電力に発生した異常を検出することができる電源異常検出部を更に備えていてもよい。電源異常検出部は、第2の実装識別データを記憶している時、電源部が供給する電源電力に発生した異常を検出することができないので、制御線を介して識別情報を読み出すことに成功し且つ第2の実装識別データを読み出した場合に、制御部が実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することによって、本来監視しなければならない電源部の出力電圧異常を監視されないまま電源部を運用してしまうことを回避できる。
本発明の半導体試験装置によれば、実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる。
以下図面を参照して、本発明の実施の形態を説明する。なお、図面の記載において同一部分には同一符号を付して説明を省略する。
先ず、図1を参照して、本発明の実施の形態に係わる半導体試験装置の構成を説明する。半導体試験装置は、半導体試験装置に電源電力を供給する電源カード21〜2Nと、電源カード21〜2Nの各々が供給する電源電力の異常を検出するアラーム検出カード1と、電源カード21〜2N及びアラーム検出カード1を制御するワークステーション7とを備える。
半導体試験装置は、電源カード21〜2Nとして、ユーザの要求に係わらず、半導体試験装置へ標準的に実装されている標準カード22〜2Nと、ユーザの要求に応じて実装の有無が発生する着脱可能なオプションカード21とを備える。
オプションカード21及び標準カード22〜2Nは、それぞれ、半導体試験装置に供給する電源電力を生成するオンボードDC/DC電源31〜3Nと、制御部91〜9Nとを備えている。オプションカード21は、更に、オプションカード21に固有の識別情報を記憶する記憶部8を備えている。オプションカード21及び標準カード22〜2Nは、それぞれスロットSL1〜SLNに接続されている。
オプションカード21は、図1に示す実装状態において、実装識別線13、異常報知線41及び電源制御線61によって、アラーム検出カード1に電気的に接続されている。また、標準カード22〜2Nのそれぞれは、図1に示す実装状態において、異常報知線41〜4N及び電源制御線61〜6Nによってアラーム検出カード1に電気的に接続されている。また、オプションカード21及び標準カード22〜2Nのそれぞれは、実装状態において、制御線15によってワークステーション7に接続されている。
オプションカード21の制御部91は、ワークステーション7からの要求に応じて、記憶部8に記憶されているオプションカード21の識別情報及びオプションカード21が実装されているスロットSL1を特定するスロット情報を制御線15を介してワークステーションに送信する。図1に示すように、オプションカード21が半導体試験装置に実装されている、すなわち、オプションカード21がスロットSL1に接続されている場合、制御線15によってオプションカード21はワークステーション7に接続されているので、ワークステーション7は、制御線15を介してオプションカード21の識別情報及びスロット情報を読み出すことができる。換言すれば、ワークステーション7は、オプションカード21の識別情報及びスロット情報の読み出しに成功する。
これに対して、オプションカード21が半導体試験装置に実装されていない、すなわち、オプションカード21がスロットSL1に接続されていない場合、制御線15によってオプションカード21はワークステーション7に接続されていないので、ワークステーション7は、制御線15を介してオプションカード21の識別情報及びスロット情報を読み出すことができない。換言すれば、ワークステーション7は、オプションカード21の識別情報及びスロット情報の読み出しに失敗する。
アラーム検出カード1は、アラーム監視イネーブル信号を出力するアラーム監視イネーブル部ALEと、アラーム監視イネーブル信号を伝送するアラーム監視イネーブル線12と、アラーム監視イネーブル線12及び実装識別線13が入力端子に接続された排他的論理和回路6と、排他的論理和回路6の出力線及び異常報知線41が入力端子に接続された論理積回路71と、アラーム監視イネーブル線12及び異常報知線42〜4Nが入力端子にそれぞれ接続された論理積回路72〜7Nと、オンボードDC/DC電源31〜3Nの異常を検知して電源電力の供給を停止するアラーム制御部11と、アラーム制御部11と論理積回路71〜7Nの出力端子との間をそれぞれ接続するアラーム信号線51〜5Nとを備える。
アラーム制御部11は、実装識別線13を伝送する信号を記憶するレジスタ10を備える。レジスタ10は、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されている場合に第1の実装識別データを記憶し、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていない場合に第2の実装識別データを記憶する。
具体的に、図1に示す実装状態において、実装識別線13は、その一端が排他的論理和回路6の入力端子に接続され、スロットSL1を介してその一部がオプションカード21内まで延長され、再びスロットSL1を介してアラーム検出カード1内に戻り、その他端がアラーム検出カード1内において低電位側電圧レベルに接続されている。また、実装識別線13は、排他的論理和回路6の入力端子に接続される一端の近傍において、所定の抵抗を介して高電位側電圧レベルが印加されている。
レジスタ10は、実装識別線13の一端と電位側電圧レベルが印加される箇所の間において、実装識別線13に接続されている。よって、図1に示すように、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されている場合、実
装識別線13を伝送する信号は低電位側電圧レベルとなり、レジスタ10は、低電位側電圧レベルを記憶する。これに対して、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていない場合、実装識別線13を伝送する信号は高電位側電圧レベルとなり、レジスタ10は、高電位側電圧レベルを記憶する。
装識別線13を伝送する信号は低電位側電圧レベルとなり、レジスタ10は、低電位側電圧レベルを記憶する。これに対して、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていない場合、実装識別線13を伝送する信号は高電位側電圧レベルとなり、レジスタ10は、高電位側電圧レベルを記憶する。
このように、実装識別線13を伝送する信号レベルから実装識別線13の接続状態を判断することができる。すなわち、レジスタ10は、オプションカード21が半導体試験装置に実装されていることを示す第1の実装識別データ(低電位側電圧レベル)、又はオプションカード21が半導体試験装置に実装されていないことを示す第2の実装識別データ(高電位側電圧レベル)を記憶することができる。
オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されている場合において、オプションカード21が備えるオンボードDC/DC電源31が供給する電源電圧に異常が発生した場合について説明する。オンボードDC/DC電源31は、異常報知線41を通じて論理積回路71へ出力電圧異常信号(例えば、高電位側電圧レベル)を出力する。高電位側電圧レベルを「ハイ」と呼ぶ。排他的論理和回路6は、アラーム監視イネーブル部ALEが出力するアラーム監視イネーブル信号(例えば、ハイ)を反転した信号(例えば、低電位側電圧レベル)と実装識別線13を伝送する信号との排他的論理和を演算する。低電位側電圧レベルを「ロー」と呼ぶ。
オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されている場合において、実装識別線13を伝送する信号はローとなる。よって、排他的論理和回路6には、アラーム監視イネーブル信号を反転した信号(ロー)と実装識別線13を伝送する信号(ロー)が入力されるため、演算結果としてハイを出力する。論理積回路71は、排他的論理和回路6の演算結果(ハイ)と出力電圧異常信号(ハイ)との論理積を演算する。演算された結果(ハイ)はアラーム信号として、アラーム信号線51を通じてアラーム制御部11へ送信される。アラーム信号(ハイ)を受信したアラーム制御部11は、電源制御線61を通じてオンボードDC/DC電源31をオフ制御するための制御信号をオンボードDC/DC電源31へ送信する。また同時に、アラーム信号は、制御線15を通じてワークステーション7へ送信され、ワークステーション7が備えるモニタ上にオンボードDC/DC電源31の異常を表示してユーザに対してこれを報知する。このようにして、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されている場合において、オンボードDC/DC電源31が供給する電源電圧に異常が発生した場合、オンボードDC/DC電源31による電源電力の供給を停止し、ユーザに対して報知することができる。
オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていない場合において、オプションカード21が備えるオンボードDC/DC電源31が供給する電源電圧に異常が発生した場合について説明する。この場合、実装識別線13を伝送する信号はハイとなるため、排他的論理和回路6の演算結果はローに固定され、論理積回路71の演算結果も、出力電圧異常信号に係わらずローに固定される。したがって、アラーム制御部11は、電源制御線61を通じてオンボードDC/DC電源31をオフ制御するための制御信号をオンボードDC/DC電源31へ送信することができず、ワークステーション7が備えるモニタ上にオンボードDC/DC電源31の異常を表示してユーザに対してこれを報知することもできない。
このように、アラーム制御部11は、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されている、すなわちレジスタ10が第1の実装識別データ(ロー)を記憶している場合、オンボードDC/DC電源31が供給する電源電力に発生した異常を検出することができるが、オプションカード21とアラーム検出カー
ド1が実装識別線13を介して電気的に接続されていない、すなわちレジスタ10が第2の実装識別データ(ハイ)を記憶している場合、オンボードDC/DC電源31が供給する電源電力に発生した異常を検出することができない。
ド1が実装識別線13を介して電気的に接続されていない、すなわちレジスタ10が第2の実装識別データ(ハイ)を記憶している場合、オンボードDC/DC電源31が供給する電源電力に発生した異常を検出することができない。
そこで、ワークステーション7は、アラーム検出カード1のレジスタ10に記憶されている実装識別データを読み出す。読み出した実装識別データが、オプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていないことを示す第2の実装識別データ(ハイ)であり、且つワークステーション7が、制御線15を介して記憶部8に記憶されている識別情報を読み出すことに成功した場合、ワークステーション7は、実装識別線13に異常が発生していると判断する。
識別情報の読み出しに成功していることからオプションカード21が半導体試験装置に実装されていると判断することができるが、第2の実装識別データ(ハイ)を読み出したことからオプションカード21とアラーム検出カード1が実装識別線13を介して電気的に接続されていないと判断することができるので、実装状態において実装識別線13に断線やコネクタピンの曲がりなどの異常が発生していることを検出することができる。これによって、本来監視しなければならないオンボードDC/DC電源31の出力電圧異常を監視されないまま、オンボードDC/DC電源31が半導体試験装置へ電源電力を供給してしまうことを回避できる。
上記のように、本発明は、1つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、図1では半導体試験装置に1つのオプションカード21が実装されている場合について説明したが、半導体試験装置に実装されるオプションカード21の数は2以上であっても構わない。この場合、レジスタ10は各オプションカードの実装識別データと共に、オプションカードが接続されているスロットを特定するスロット情報を記憶する。そして、ワークステーション7は、レジスタ10から各オプションカードの実装識別データをスロット情報と共に読み出し、制御線15を介して各オプションカードの識別情報をスロット情報と共に読み出す。これにより、各オプションカードについて、実装識別線13に異常が発生しているか否かを判断することができる。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
1…アラーム検出カード
6…排他的論理和回路
7…ワークステーション(制御部)
8…記憶部
10…レジスタ(実装状態記憶部)
11…アラーム制御部(電源異常検出部)
12…アラーム監視イネーブル線
13…実装識別線
15…制御線
21…オプションカード(電源部)
22〜2N…標準カード
31〜3N…オンボードDC/DC電源
41〜4N…異常報知線
51〜5N…アラーム信号線
61〜6N…電源制御線
71〜7N…論理積回路
91〜9N…制御部
ALE…アラーム監視イネーブル部
SL1〜SLN…スロット
6…排他的論理和回路
7…ワークステーション(制御部)
8…記憶部
10…レジスタ(実装状態記憶部)
11…アラーム制御部(電源異常検出部)
12…アラーム監視イネーブル線
13…実装識別線
15…制御線
21…オプションカード(電源部)
22〜2N…標準カード
31〜3N…オンボードDC/DC電源
41〜4N…異常報知線
51〜5N…アラーム信号線
61〜6N…電源制御線
71〜7N…論理積回路
91〜9N…制御部
ALE…アラーム監視イネーブル部
SL1〜SLN…スロット
Claims (2)
- 半導体試験装置に電源電力を供給する着脱可能な電源部と、
前記電源部が前記半導体試験装置に実装されていることを示す第1の実装識別データ、又は前記電源部が前記半導体試験装置に実装されていないことを示す第2の実装識別データを記憶する実装状態記憶部と、
前記電源部が前記半導体試験装置に実装されている時に前記電源部と前記実装状態記憶部を電気的に接続する実装識別線と、
前記実装状態記憶部から前記第1の実装識別データ或いは前記第2の実装識別データを読み出し、前記電源部から当該電源部を識別する為の識別情報を読み出す制御部と、
前記電源部が前記半導体試験装置に実装されている時に前記電源部と前記制御部を電気的に接続する制御線とを備え、
前記実装状態記憶部は、前記電源部と前記実装状態記憶部が前記実装識別線を介して電気的に接続されている場合に前記第1の実装識別データを記憶し、前記電源部と前記実装状態記憶部が前記実装識別線を介して電気的に接続されていない場合に前記第2の実装識別データを記憶し、
前記制御部は、前記制御線を介して前記識別情報を読み出すことに成功し、且つ前記実装状態記憶部から前記第2の実装識別データを読み出した場合に、前記実装識別線に異常が発生していると判断する
ことを特徴とする半導体試験装置。 - 前記実装状態記憶部が前記第1の実装識別データを記憶している時にかぎり、前記電源部が供給する電源電力に発生した異常を検出することができる電源異常検出部を更に備えることを特徴とする請求項1に記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158697A JP2010002188A (ja) | 2008-06-18 | 2008-06-18 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158697A JP2010002188A (ja) | 2008-06-18 | 2008-06-18 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010002188A true JP2010002188A (ja) | 2010-01-07 |
Family
ID=41584046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158697A Pending JP2010002188A (ja) | 2008-06-18 | 2008-06-18 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010002188A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024121938A1 (ja) * | 2022-12-06 | 2024-06-13 | 株式会社アドバンテスト | ピンエレクトロニクス装置、試験装置、および方法 |
WO2024121939A1 (ja) * | 2022-12-06 | 2024-06-13 | 株式会社アドバンテスト | ピンエレクトロニクス装置、試験装置、および方法 |
-
2008
- 2008-06-18 JP JP2008158697A patent/JP2010002188A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024121938A1 (ja) * | 2022-12-06 | 2024-06-13 | 株式会社アドバンテスト | ピンエレクトロニクス装置、試験装置、および方法 |
WO2024121939A1 (ja) * | 2022-12-06 | 2024-06-13 | 株式会社アドバンテスト | ピンエレクトロニクス装置、試験装置、および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060212745A1 (en) | Power relay or switch contact tester | |
JP6046404B2 (ja) | 表示装置 | |
JP6801185B2 (ja) | 検知装置、検知システム及び検知方法 | |
KR100690581B1 (ko) | 디스플레이장치 | |
US7313714B1 (en) | System and method for managing groups of modular power supplies for powering subcomponents of a computer system | |
WO2022209832A1 (ja) | 非接触給電システムの異常検知装置及び異常検知方法 | |
JP2007333674A (ja) | ケーブル接続診断装置および診断システム | |
JP2014021275A (ja) | 表示装置 | |
JP2016071635A (ja) | Ecuの異常監視回路 | |
JP2010002188A (ja) | 半導体試験装置 | |
JP5357729B2 (ja) | 計算機回路及び障害検査方法 | |
CN111611118A (zh) | 板卡自检监测***、方法和装置 | |
CN110825547A (zh) | 一种基于smbus的pcie卡异常恢复装置及方法 | |
JP2007121163A (ja) | 試験装置、プログラム、及び記録媒体 | |
JP2007156957A (ja) | カウント装置とカウントシステム | |
CN204360322U (zh) | 一种自检计算机*** | |
JP5234374B2 (ja) | 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル | |
CN111342071B (zh) | 电池组件、电子设备及电池检测*** | |
JP3157759B2 (ja) | 活線挿抜検出方式 | |
CN111324495B (zh) | 主机开机检测方法及其*** | |
JP6361202B2 (ja) | 情報処理装置、診断方法、及び、プログラム | |
WO2024121939A1 (ja) | ピンエレクトロニクス装置、試験装置、および方法 | |
US6972571B2 (en) | Load board with embedded relay tracker | |
WO2024121938A1 (ja) | ピンエレクトロニクス装置、試験装置、および方法 | |
JP5278267B2 (ja) | エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法 |