JP2009536423A - 不揮発性メモリをリフレッシュする方法 - Google Patents

Abstract

不揮発性メモリとメモリをリフレッシュする方法とを記述する。この方法は、外部システムがメモリ内のリフレッシュ動作を制御することを可能にすることを含む。メモリは、リフレッシュ要求信号を生成し、そのリフレッシュ要求信号を外部システムへ送る。外部システムは、リフレッシュ要求を処理するために使用できる時間を見つけたとき、リフレッシュ要求を承認し、リフレッシュ確認信号をメモリへ送る。メモリは、データ状態を読み出すため、およびデータ状態をメモリへ再び書き戻すためのページ・レジスタを備える。ページ・レジスタは、補足用の不揮発性記憶素子の代わりにラッチを備え、それによりメモリ内の使用面積を温存する。

Description

関連出願に対する相互参照
本願は、参照によりその全体が本明細書に組み込まれる、２００６年５月５日出願の「ＥＥＰＲＯＭ Ｄａｔａ Ｒｅｆｒｅｓｈ Ｄｅｄｉｃａｔｅｄ Ｉｎｔｅｒｆａｃｅ」という名称の米国仮出願第６０／７９８２２４号に対する優先権を主張するものである。
政府権利
米国政府は、エネルギー省により与えられた契約番号ＤＥ−ＦＣ２６−０３ＮＴ４１８３４に従って本発明における一定の権利を取得し得る。
本発明は不揮発性メモリの分野に関し、より詳細には、定期的にリフレッシュする必要のある不揮発性メモリに関する。

一般には不揮発性とみなされているが、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）は、リフレッシュする必要がある。リフレッシュする必要は、ＥＥＰＲＯＭセルの浮遊ゲートに蓄積された電荷が減衰するときに生じる。この減衰は、時間、温度の関数であり、書き込み動作および読み出し動作の両方を含む通常のメモリの使用により「乱される（disturbed）」可能性もある。従って、ＥＥＰＲＯＭセル内の電荷、従って電荷が表すデータ、を無限に保持することができない、という使用シナリオが存在する。

更に、ＥＥＲＰＲＯＭセル内の電荷蓄積の限定性（ｄｅｆｉｎｉｔｅｎｅｓｓ）は、温度の上昇で低下する。温度が上昇すると、浮遊ゲートに蓄積された電荷は、低温度のときよりも急速に減衰する。例えば２５０℃では、業界論文は、ＥＥＰＲＯＭセルのデータ保持が１０００時間から３０００時間よりも長く持続しないであろうことを示唆している。

電荷を保持するために、ＥＥＰＲＯＭは、ＥＥＰＲＯＭのデータ状態をリフレッシュすることを可能にする回路を含むことができる。現行のＥＥＰＲＯＭは、いつリフレッシュすべきかを自律的に判定する。例えば、ＥＥＰＲＯＭは、平均しきい電圧がシフトしたときにそれ判定する検出器を含むことができる。この検出器が、しきい電圧がシフトしたことを見つけたとき、ＥＥＰＲＯＭは、メモリ内の各メモリ・セルをリフレッシュすることができる。残念ながら、ＥＥＰＲＯＭは、ＥＥＰＲＯＭのリフレッシュ中にメモリに対する外部システム・アクセスをブロックするか、ＥＥＰＲＯＭへの外部システムのアクセスが終了するまでリフレッシュを中止しなければならない。

従って、温度が上昇するにつれて、ＥＥＰＲＯＭは、より頻繁にＥＥＰＲＯＭ自体をリフレッシュする必要があり得る。しかしながら、ＥＥＰＲＯＭがリフレッシュされるとき、リフレッシュ動作は、ＥＥＰＲＯＭを使用する外部システムを混乱させる可能性がある。従って、上昇した温度では、リフレッシュ動作が、ＥＥＰＲＯＭに対する外部システムのアクセスを混乱させる可能性がある。従って、外部システム・アクセスを混乱させないＥＥＰＲＯＭが求められている。

更に、ＥＥＰＲＯＭは、ＥＥＰＲＯＭ自体をリフレッシュするときを自律的に決定するので、ＥＥＰＲＯＭは、外部システムのアクセスをブロックすることと、ＥＥＰＲＯＭ自体をリフレッシュすることとを調整するための制御ロジックを必要とする。この制御ロジックには追加のメモリの使用を必要とし、ＥＥＰＲＯＭ内の貴重な資源を取ってしまう。従って、ＥＥＰＲＯＭの動作コンポーネントが過度のレイアウト・スペースを必要とすることがないように、ＥＥＰＲＯＭを設計することも望ましい。

不揮発性メモリをリフレッシュする方法が提示される。不揮発性メモリは、リフレッシュに適応し、また、メモリ内のリフレッシュ動作を外部システムが制御することを可能にすることにより、メモリ・サイズを軽減する。この方法は、リフレッシュ要求信号を外部システムへ送ること、外部システムからリフレッシュ確認信号を受け取ること、およびそれに応答してメモリをリフレッシュすることを含む。

リフレッシュ要求信号を送り、リフレッシュ確認信号を受け取るために、メモリは、リフレッシュ状態マシンを含むことができる。例えば、パワーオン・リセット検出器、リフレッシュ・カウンタ、またはしきい値ドリフト検出器により、リフレッシュ要求信号を送るように状態マシンをトリガすることができる。

メモリをリフレッシュするために、この方法は、ページ・レジスタを使用して、メモリからデータ状態を読み出し、そのデータ状態をメモリに再び書き戻すことを含むことができる。補助の不揮発性メモリを使用することなくこれを行うために、ページ・レジスタは、例えば、複数のラッチを含むことができる。

別の実施例では、メモリをリフレッシュする方法は、コントローラが外部システムからリフレッシュ確認信号を受け取ること、および、リフレッシュ確認信号を受け取ったことに応答して、コントローラがページ・レジスタに対して、メモリ・ページに関連するデータ状態を読み出し、メモリへそのデータ状態を再び書き戻すように指示することを含む。これを行うために、ページ・レジスタは複数のラッチを含むことができ、複数のラッチは、動作の際に、データ状態を一時的に格納し、その一時的に格納したデータ状態をメモリ・ページへ書き戻す。

外部システムがメモリ内のリフレッシュ動作を制御するので、この方法はまた、コントローラが、外部システムへリフレッシュ要求信号を送り、リフレッシュ確認信号を待つことも含むことができる。これを行うために、コントローラは、リフレッシュ要求信号とリフレッシュ確認信号とを調整するリフレッシュ状態マシンを含むことができる。例えば、しきい値ドリフト検出器、パワーオン・リセット検出器、およびリフレッシュ・カウンタのうちの少なくとも１つにより、リフレッシュ要求信号をトリガすることができる。更に、リフレッシュ状態マシンはまた、ページ・レジスタがデータ状態を読み出して書き込むときに、外部システムへリフレッシュ・ビジー信号を送ることもできる。

代替の例では、リフレッシュ可能な不揮発性メモリが示される。メモリは、複数の不揮発性メモリ・セルを含む少なくとも１つのメモリ・ページと、リフレッシュすべきメモリからメモリ・ページを選択するデコーダと、選択したメモリ・ページに結合するための複数のラッチを含むページ・レジスタと、ページ・レジスタに結合され、外部システムからリフレッシュ確認信号を受け取るように構成されたコントローラとを含む。コントローラは、動作の際に、およびリフレッシュ確認信号を受信すると、ページ・レジスタに対して、選択したメモリ・ページに関連するデータ状態を読み出し、その選択したメモリ・ページへデータ状態を再び書き戻すように、指示する。

適切なところで添付の図面を参照しながら以下の詳細な説明を読むことにより、上記ならびに他の態様および利点が、当業者には明らかとなるであろう。更に、この概要は単なる一例に過ぎず、特許請求される本発明の範囲を限定することは意図されないことを理解されたい。

以下で、添付の図面と共に幾つかの実施例が説明され、添付の図面では、同様の参照番号は様々な図中の同様の要素を指す。

Ａ．メモリおよびリフレッシュの概説
不揮発性メモリ、および不揮発性メモリをリフレッシュする方法が説明される。外部システムは、様々な形態のプログラム、データ、処理命令などを格納するメモリを使用することができる。しかしながら、リフレッシュ信号を内部で調整する従来型メモリとは対照的に、インターフェースが、外部システムによりるリフレッシュの調整を可能にする。従って、外部システムはメモリを制御し、システムがより効率的に動作することを可能にする。例えば、リフレッシュ中、メモリは、以前には、外部システムがメモリにアクセスしていない時を探して、リフレッシュを試みなければならなかったはずである。

具体的には、メモリは、ＥＥＰＲＯＭ、ＭＲＡＭ、フラッシュなどの不揮発性メモリでよい。そのようなメモリは一般に不揮発性と言い表される。なぜなら、こうしたメモリは、数日、数カ月、または数年といった期間で表せる間隔にわたってデータ状態を格納するからである。一方、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）などの揮発性メモリは、数分や数秒といった短い間隔でリフレッシュする必要がある。極限の環境、例えば高温度環境では、不揮発性メモリのデータ保持時間が１桁以上低下する可能性がある。こうした環境において、不揮発性メモリのデータ保持時間は、依然として揮発性メモリよりも著しく長い。しかしながら、リフレッシュ頻度が増大する。従って、記載のインターフェースおよび方法は、メモリをより頻繁にリフレッシュする必要があるが、メモリが依然として本質的に不揮発性である、という状況に特に適している。

一般的に言えば、本発明によるデータ・リフレッシュ機能を実施する最初のステップは、データがもはや適切に格納されない点までメモリ・セル内の電荷が減衰する状況が生じる前に、データをリフレッシュする時を決定することである。リフレッシュ動作をトリガすることのできる幾つかのシナリオは、所定の時間量が経過したこと、メモリへ電力が印加されたこと、指定の数の動作（例えば、プログラム、消去、読み出し）が行われたこと、および／または、しきい電圧の検出可能なドリフトがメモリ・セル内で測定された後、である。

図１は、制御モジュール１２、メモリ・コア１４、およびリフレッシュ状態マシン１６を含む例示的なＥＥＰＲＯＭメモリ１０のブロック図を示す。メモリ・コア１４は、ページ・レジスタ１７およびメモリ・ページ１８を含む。制御モジュール１２は、動作の際に、メモリ・コア１４内の読み出しおよび書き込みおよび動作を調整する。追加のメモリ・セルの代わりに、メモリ・コア１４は、メモリ・ページを一時的に格納するページ・レジスタ１７を含む。そのような一時記憶は、メモリ・コア１４に補助メモリ・セルを追加することなくメモリ・ページ１８をリフレッシュすることを、可能にする。

メモリ１０は、外部システム２５から書き込み命令または読み出し命令を受け取ることができる。リフレッシュ状態マシンは、メモリ１０へのアクセスを制御する。例えば、メモリ１０がリフレッシュ中であるとき、リフレッシュ状態マシン１６は、システム２５がメモリ・コア１４へアクセスするのを防ぐことができる。メモリ１０へのアクセスを制御することに加えて、リフレッシュ状態マシン１６は、メモリ１０内のリフレッシュ動作も調整する。

図２は、リフレッシュ・カウンタ１９、しきい値シフト検出器２０、およびパワーオン・リセット（ＰＯＲ）検出器２２を更に含むメモリ１０を示す。リフレッシュ状態マシン１６は、外部システム２５へリフレッシュ要求（Ｒｅｆｒｅｓｈ ＲＥＱ）信号を送る任を担う。リフレッシュ・カウンタ１９、しきい値シフト検出器２０、およびＰＯＲ検出器２２は、それぞれ、リフレッシュ状態マシン１６をトリガして、Ｒｅｆｒｅｓｈ ＲＥＱ信号を送ることができる。図２に示されるように、リフレッシュ状態マシン１６を別々の構成要素として見ることができることを、理解されたい。あるいは、リフレッシュ状態マシン１６を制御モジュール３２に組み込むこともできる（図４Ａを参照）。

発振器２６および温度指示器２８に結合されるものとして示されているリフレッシュ・カウンタ１９は、所定のカウント値の後にメモリ１０をリフレッシュすべきであることを示す。カウント値は、発振器のサイクルごとに増加する。温度指示器２８は、発振器を加速または減速することができ、リフレッシュ・カウンタ１９がカウント値に達する時間に影響を及ぼす。従って、リフレッシュ・カウンタ１９が所定のカウント値に達すると、リフレッシュ状態マシン１６は、Ｒｅｆｒｅｓｈ ＲＥＱ（リフレッシュ要求）信号をトリガすることができる。

しきい値シフト検出器２０はしきい電圧の変化を測定し、それに応じてリフレッシュ状態マシン１６は、しきい電圧が１つまたは複数の所定のしきい電圧値を逸脱したときにＲｅｆｒｅｓｈ ＲＥＱ（リフレッシュ要求）信号を生成する。典型的に、電子がメモリ・セル浮遊ゲートに追加されるか、またはメモリ・セル浮遊ゲートから除去され、そのしきい電圧が正または負にシフトされる。メモリ・セルのプログラム中または消去中に印加されるシフトは、固定のレベルと比較したときに確実に検出できることを保証するのに十分な大きさである。しきい値シフトを測定する目的で、メモリ・コア１４内またはメモリ・コア１４の周囲に追加のメモリ・セルを設けることができる。こうしたセルは、アレイ内のセルと同様にプログラムおよび消去される。こうしたセルは実際のメモリ・コア１４の部分ではないので、任意の時間にアクセスすることができ、こうしたセルのしきい電圧が、メモリ・コア１４を伴う操作とは独立して測定される。

ＰＯＲ検出器２２は、電力が最初にメモリ１０へ印加されたときにそれ判定することができ、それに応じてリフレッシュ状態マシン１６は、Ｒｅｆｒｅｓｈ ＲＥＱ信号を生成することができる。例えば、メモリ１０がパワー・グリッチを経験するときにリフレッシュ状態マシン１６がＲｅｆｒｅｓｈ ＲＥＱ信号を生成するように、ＰＯＲ検出器２２を構成することもできる。一般には、ＰＯＲ検出器２２は、低過ぎるレベル、即ち、コンポーネントの供給電圧が、コンポーネント内の回路が予測可能に動作するのには低過ぎるレベルから、より高いレベル、即ち、コンポーネント内の回路が予測可能に動作する高いレベルへと上昇するときに、それを監視する。この低から高への遷移の検知の時に、パワーオン・リセット回路はＲＥＳＥＴ（リセット）パルスを生成し、その結果、回路が既知の予測可能な状態にされ、回路が供給電圧で予測不能である状態から予測可能な状態に遷移する。

Ｂ．メモリおよびシステム・インターフェース
図３のＡ〜Ｃは、メモリ１０と外部システム２５との間の様々なタイプの対話を示すブロック図である。図３のＡは、システム２５とメモリ１０との間の信号ハンドシェーキングを示す。図３のＡでは、メモリ１０が外部システム２５へＲｅｆｒｅｓｈ ＲＥＱ信号を発行または送信するときに、信号ハンドシェーキングが開始する。例えば、ＰＯＲ検出器２２は、メモリ・コア１４をリフレッシュすべきことを示すことができる。外部システム２５は、システムがメモリ１０への読み出しアクセスまたは書き込みアクセスなしに動作することのできる時間窓を識別したとき、適切な応答をリフレッシュ確認（Ｒｅｆｒｅｓｈ ＡＣＫ）信号として送達することにより、メモリ１０にリフレッシュするように指示する。リフレッシュする指示を受信すると、メモリ１０はリフレッシュを開始する。メモリ１０が実際にリフレッシュを実施している期間に、メモリは、リフレッシュ・ビジー（Ｒｅｆｒｅｓｈ ＢＳＹ）信号を出力することができる。Ｒｅｆｒｅｓｈ ＢＳＹ信号は、例えば、メモリ１０がビジーであることを他のデバイスに示す標識として働くことができる。メモリ１０がリフレッシュ中である期間、すべての読み出し要求および書き込み要求が無視される。リフレッシュが完了すると、メモリ１０は、Ｒｅｆｒｅｓｈ ＢＳＹ信号をディスエーブルにする。

図３のＢでは、Ｒｅｆｒｅｓｈ ＲＥＱ信号およびＲｅｆｒｅｓｈ ＢＳＹ信号が１つに組み合わされる。Ｒｅｆｒｅｓｈ ＲＥＱが外部システム２５へ送られる。外部システム２５は、外部システム２５がメモリ１０への読み出しアクセスまたは書き込みアクセスなしに動作することのできる時間窓を識別したとき、Ｒｅｆｒｅｓｈ ＡＣＫ信号の適切な応答を用いてリフレッシュするようにメモリ１０に指示し、メモリ１０はリフレッシュを開始する。メモリ１０が実際にリフレッシュを実施中の期間、メモリ１０は、Ｒｅｆｒｅｓｈ ＢＳＹ信号を出力する。メモリ１０は、この間にすべての読み出し要求および書き込み要求を無視する。リフレッシュが完了すると、メモリ１０はＲｅｆｒｅｓｈ ＢＳＹ信号をディスエーブルにする。

図３のＣに示される構成は、メモリ１０および外部システム２５が単一の信号を介して通信することを可能にする。メモリ１０と外部システム２５との両方への接続は、双方向性（入力および出力）であり、出力はオープン・ドレインである。プルアップ抵抗器が、コンポーネントのうちの１つの内部に、または外部に追加される。動作は以下の通りである。デフォルト状態では、外部システム２５のＩ／Ｏが入力としてコンフィギュレーションされる。メモリ１０のＩ／Ｏは出力としてコンフィギュレーションされ、これは、Ｒｅｆｒｅｓｈ ＲＥＱが発行されるときまで低電圧にとどまるようにコンフィギュレーションされる。Ｒｅｆｒｅｓｈ ＲＥＱ信号は高電圧であり、Ｒｅｆｒｅｓｈ ＡＣＫは低電圧であり、Ｒｅｆｒｅｓｈ ＢＳＹ信号は高電圧であり、すべて単一のワイヤ２６で送られる。

図３のＣの実施例では、リフレッシュを要求するために、メモリ１０は高電圧Ｔ１に達するパルスを発し、それにより、例えば、メモリ１０のＩ／Ｏは、ワイヤ２６を低電圧にプルすることを停止し、プルアップ抵抗器は、ワイヤ２６上の信号を高にプルする。高電圧信号は、メモリ１０がリフレッシュ動作を要求中であることを、外部システム２５に通知する。ワイヤ２６が解放されると、メモリ１０のＩ／Ｏは、出力から入力に変化し、外部システム２５からの入力を受け取る準備をする。外部システム２５は、外部システム２５がメモリ１０への読み出しアクセスまたは書き込みアクセスなしに動作することのできる時間窓を識別したとき、メモリ１０で検知されるのに十分な長さの期間（そのようなタイミングは、ゲート遅延だけであるか、またはメモリ１０のクロック周波数でセットされる）、ワイヤ２６の電圧を低電圧Ｔ２にプルすることにより、メモリ１０にリフレッシュするように指示する。ワイヤ２６を低電圧にプルした後、外部システム２５のＩＯは、入力に戻り、信号線は、例えばプルアップ抵抗器により、高電圧に戻る。外部システム２５から送られたＲｅｆｒｅｓｈ ＡＣＫ信号に応答して、メモリ１０がリフレッシュする。メモリ１０は、この間、すべての読み出し要求および書き込み要求を無視する。リフレッシュを完了すると、メモリ１０は出力に戻り、ワイヤ２６を低電圧にプルし、リフレッシュが完了したことを外部システム２５に示す。

メモリ内で実施すべきリフレッシュ動作を外部システムが直接に制御する様式で、外部システムと共に動作するように、メモリを事前にコンフィギュレーションできることに留意されたい。例えば、メモリは、図３のＡ〜Ｃに示される実施例に対応する入力端子および出力端末を提供することができる。メモリ１０は様々な異なるタイプのメモリ・アーキテクチャを含むことができることも理解されたい。外部システムでリフレッシュすることのできるメモリ・アーキテクチャの１つのタイプが以下で説明される。

Ｃ．メモリ・コントローラおよびメモリ・コア
図４Ａは、例示的な制御モジュール２８およびメモリ・コア３０を示すブロック図である。制御モジュールは、コントローラ３２、データＩ／Ｏバッファ３４、行／ページ・デコーダ３６、列／ワード・デコーダ３８、ページ・レジスタ４０、およびセンス増幅器４２を含む。メモリ・コア３０はメモリ・ページ４４を含む。図４のＡの例では、メモリ・コア３０は５１２個のメモリ・ページを含む。メモリ・ページ４４のそれぞれは、個々のメモリ・セルのアレイを含み、それぞれの個々のアレイはメモリ・ワードを表す。この実施例では、メモリ・ページ４４はそれぞれ６４メモリ・ワードを有し、各メモリ・ワードのサイズは８ビットである。従って、各メモリ・ページ４４は５１２ビットを保持し、メモリ・コア３０を３２ＫＢメモリにする。しかしながら、より多数または少数のメモリ・ワードまたはページを特定のメモリ・コア内に含めることができ、また、メモリ・ページは、様々なタイプのメモリ・セルを含むことができ、その例は、ＥＥＰＲＯＭ、ＭＲＡＭ、およびフラッシュを含むことを理解されたい。

制御モジュール２８は、メモリ・コア３０の読み出しおよび書き込みを調整し、Ｒｅｆｒｅｓｈ ＡＣＫ信号を受信するとメモリ・コア３０をリフレッシュする。コントローラ３２は、例えば、リフレッシュ状態マシン（図示せず）を含むことができ、これもまた、Ｒｅｆｒｅｓｈ ＲＥＱ信号およびＲｅｆｒｅｓｈ ＡＣＫ信号の送信および受信を調整する。

読み出しおよび書き込み時に、メモリは、アドレス指定情報Ａ０〜Ａ１４、データＤ０〜Ｄ７、ならびに動作命令を受け取る。アドレス指定情報の最初の６ビット、Ａ０〜Ａ５は、ページ上の何れのワードを書き込み、または読み取るべきかに対応する。アドレス指定情報の残りの９ビットは、書き込みすべき又は読み取るべき特定のページに対応する。例えば、アドレス「１１００１０１１１０１１００１」は、「１１００１０１１１」（４０７番目の）ページ上のワード位置「０１１００１」（２５）をアドレス指定する。

メモリ・コア３０を読み取るために、コントローラ３２は、ページ・デコーダ３６と共に入力アドレスを使用して、メモリ・コア３０からメモリ・ページを選択する。センス増幅器４２は、選択されたメモリ・ページを読み取る。ワード・デコーダ３８は、選択されたメモリ・ページ内のメモリ・ワード位置を選択するときに入力アドレスを使用する。メモリ・ワードがバッファ３４へ通信され、次いでコントローラ３２で出力される。

メモリ・コア３０を書き込むために、コントローラ３２は、宛先アドレスに基づくメモリ位置にワードを置く。コントローラ３２は、ワードを、バッファ３４内のアドレスで指定されたワード位置にロードする。行デコーダ３６は、アドレスを使用してメモリ・コア３０からページを選択する。センス増幅器４２は、選択されたページをページ・レジスタ４０へ読み取る。列デコーダ３８は、宛先アドレスおよびロードされたワードを使用して、ページ・レジスタ４０内のワード・アドレス位置へワードを置く。次いで、ページ・レジスタ４０は、ページ全体をメモリ・コア３０へ書き戻す。

メモリ・コア３０全体をリフレッシュするために、コントローラ３２は、メモリ・コア３０内の各ページを再び書き込むようにページ・レジスタ４０に指示する。ページ・レジスタ４０は、データ状態を一時的に保持するためのメモリ・セルを含む必要がないので、メモリ内の使用面積を温存することができ、従って、メモリの全体的なサイズが削減される。

一般には、ページ・レジスタ４０は、データ状態を読み出し、データ状態をメモリ・ページへ書き戻す（または書き戻す）ための複数のラッチを含む。図４のＢはデータ・ラッチ４６を示し、データ・ラッチ４６は、ページ・レジスタに含めることができ、また、選択されたメモリ・ページ内のビットを書き込むために使用することができる。データ・ラッチ４６は様々なデータ・ラッチのうちの１つでよく、その例としては、Ｄフリップ・フロップやＪ／Ｋフリップ・フロップを含む。動作の際に、データ・ラッチ４６は、クロック信号（図示せず）によりデータ値を保持するようにトリガされたときに、それを行う。クロック信号は、例えば、クロック・パルスの立上りまたは立下りであり得る。

クロック・パルスによりトリガされた後、データ・ラッチ４６は、１または複数のクロック・サイクルについてのデータ値を読み取り保持し、このデータ値を書き込みドライバ４８へ供給する。次いで、データ・ラッチ４６を再びトリガすることができ、新しいデータ値をデータ・ラッチ４６にロードし、書き込みドライバ４８へ供給することができる。書き込みドライバ４８は、ビット線５０へ出力するデータ値を提供し、ビット線５０は、選択されたメモリ・ページ内のビットを書き込む（または再び書き込む）ために使用することができる。従って、複数のラッチを備えるページ・レジスタを、メモリ内の選択された１組のビット、ワード、またはメモリ・ページに結合することができる。従って、データ状態は、メモリ内の選択された１組のビット、ワード、またはメモリ・ページを含んでいたデータ値を含み得る。

図５は、例えばメモリ・コントローラ２８およびメモリ・コア３０などのメモリ・コントローラおよびメモリ・コアをリフレッシュする方法を示す。ブロック１００で、外部システムがＲｅｆｒｅｓｈ ＲＥＱを受け取る。例えば、Ｒｅｆｒｅｓｈ ＲＥＱ信号を、ＰＯＲ検出器、しきい値ドリフト検出器、リフレッシュ・カウンタにより、またはメモリ・コントローラから、トリガすることができる。ブロック１０２で、外部システムは、メモリ・コアをリフレッシュするかどうかを決定する。外部システムが要求を承認する場合（即ち、Ｒｅｆｒｅｓｈ ＡＣＫ信号を介して）、ブロック１０４で示されるように、メモリ・コントローラは、Ｒｅｆｒｅｓｈ ＢＳＹ信号を出力すること、および／または読み出し要求もしくは書き込み要求を無視することができる。

ブロック１０６で、メモリ・コントローラはページ・カウンタをリセットする。次いで、ブロック１０８で示されるように、メモリ・ページのアドレスがページ・レジスタにロードされる。ブロック１１０で、ロードされたページがメモリ・コアに再び書き込まれる。ブロック１１２および１１４で示されるように、メモリ・コア内の最終ページが書き込まれたことをページ・カウンタが示すまで、メモリ・コア内の各ページが再び書き込まれる。例えば、ページ・カウンタをリフレッシュ状態マシン／コントローラ内に配置することができ、メモリ・コア全体をリフレッシュするために使用することができる。これを行うために、ページ・カウンタは、メモリ・コア内の各メモリ・ページを反復的に選択し、次いでリフレッシュする。

ブロック１１６および１１８で、しきい値検出器に新しいしきい電圧をプログラムすることができ、リフレッシュ・カウンタをリセットすることができる（しきい値検出器およびリフレッシュ・カウンタをブロック１０４でリセットすることもできる）。ブロック１２０で、メモリ・コントローラは、Ｒｅｆｒｅｓｈ ＢＳＹ信号を非活動化し、かつ／または読み出し要求および書き込み要求を承認することができる。

Ｄ．結び
上記の説明は、外部システムがリフレッシュ動作を制御することを可能にする様々な例示的な方法を提供するものである。例示的なメモリ・アーキテクチャも説明した。特許請求の範囲により定義される本発明の真の範囲および精神から逸脱することなく、こうした実施例に対して変更を行えることを当業者は理解されよう。従って、例えば、メモリ・ページを含む例示的なメモリを説明したが、他のタイプのメモリを使用することもできる。更に、Ｒｅｆｒｅｓｈ ＲＥＱ信号がＰＯＲ、しきい値ドリフト検出器、またはリフレッシュ・カウンタによりトリガされるものとして説明したが、Ｒｅｆｒｅｓｈ ＲＥＱ信号をメモリ内の他のコンポーネントによりトリガすることもできる。更に、Ｒｅｆｒｅｓｈ ＡＣＫ信号がＲｅｆｒｅｓｈ ＲＥＱ信号に応答するものとして上記で説明したが、Ｒｅｆｒｅｓｈ ＲＥＱ信号により促されることなくＲｅｆｒｅｓｈ ＡＣＫ信号を外部システムから送ることもできる。

従って、本発明の説明は、単に例示的なものとして解釈されるべきであり、本発明を実施する最良の形態を当業者に教示するためのものである。本発明の精神から逸脱することなく、細部が大幅に変更されることがあり、特許請求の範囲の範囲内にあるすべての変更形態の排他的な使用が確保される。

図１は、一実施例による、外部システムに結合されたリフレッシュ可能メモリのブロック図である。 図２は、一実施例による、リフレッシュ状態マシンからのリフレッシュ要求をトリガするモジュールを有する図１のメモリのブロック図である。 図３のＡ、ＢおよびＣは、一実施例による、メモリと外部システムとの間の様々なタイプの通信を示すブロック図である。 図４のＡは、例示的メモリ・ページ・アーキテクチャを示すブロック図であり、図４のＢは、一実施例による、ページ・レジスタにより使用することのできるデータ・ラッチを示すブロック図である。 図５は、一実施例による、図４のＡのメモリ・コントローラおよびメモリ・コアをリフレッシュする方法の流れ図である。

Claims (20)

1. 不揮発性メモリをリフレッシュする方法であって、
   外部システムが前記メモリ内のリフレッシュ動作を制御することを可能にする不揮発性メモリを設けるステップと、
   前記外部システムへリフレッシュ要求信号を送るステップと、
   前記外部システムからリフレッシュ確認信号を受け取り、それに応答して前記メモリをリフレッシュするステップと
   を備える方法。
2. 請求項１に記載の方法であって、前記メモリはリフレッシュ状態マシンを備え、前記リフレッシュ状態マシンは、前記リフレッシュ要求信号を送り、前記リフレッシュ確認信号を受け取る、方法。
3. 請求項２に記載の方法であって、前記メモリは、前記状態マシンをトリガして前記リフレッシュ要求信号を送るために、パワーオン・リセット検出器、リフレッシュ・カウンタ、およびしきい値ドリフト検出器のうちの少なくとも１つを備える、方法。
4. 請求項１に記載の方法であって、前記メモリをリフレッシュする前記ステップは、ページ・レジスタを使用して、前記メモリからデータ状態を読み出し、前記データ状態を前記メモリへ書き戻すステップを備える、方法。
5. 請求項４に記載の方法であって、前記ページ・レジスタは複数のラッチを備える、方法。
6. 不揮発性メモリをリフレッシュする方法であって、
   コントローラと、少なくとも１つのメモリ・ページと、ページ・レジスタとを備える不揮発性メモリを設けるステップと、
   前記コントローラが、外部システムからリフレッシュ確認信号を受け取るステップと、
   前記リフレッシュ確認信号の受け取りに応答して、前記コントローラが前記ページ・レジスタに、前記メモリ・ページに関連するデータ状態を読み出すことおよび前記メモリに前記データ状態を書き戻すことを、指示するステップと
   を備える方法。
7. 請求項６に記載の方法であって、前記コントローラが、リフレッシュ要求信号を前記外部システムへ送り、前記リフレッシュ確認信号を待つステップを更に備える、方法。
8. 請求項７に記載の方法であって、前記コントローラが、前記リフレッシュ要求および前記リフレッシュ確認信号を調整するリフレッシュ状態マシンを備える、方法。
9. 請求項８に記載の方法であって、前記リフレッシュ要求信号が、しきい値ドリフト検出器、パワーオン・リセット検出器、およびリフレッシュ・カウンタのうちの少なくとも１つによりトリガされる、方法。
10. 請求項７に記載の方法であって、前記ページ・レジスタが前記データ状態の読み出しおよび再び書き込みを行うとき、前記コントローラがリフレッシュ・ビジー信号を前記外部システムへ送るステップを更に備える、方法。
11. 請求項６に記載の方法であって、前記コントローラが、前記メモリ内の各メモリ・ページをリフレッシュするためにページ・カウンタを使用するステップを更に備える、方法。
12. 請求項６に記載の方法であって、前記ページ・レジスタが複数のラッチを備える、方法。
13. 請求項１２に記載の方法であって、前記データ状態を読み出すことが、前記複数のラッチを使用して、前記データ状態を一時的に格納することを更に含む、方法。
14. 請求項１３に記載の方法であって、前記データ状態を書き戻すことが、前記複数のラッチを使用して、一時的に格納された前記データ状態を前記メモリ・ページへ書き戻すことを更に含む、方法。
15. リフレッシュ可能な不揮発性のメモリであって、
    複数の不揮発性のメモリ・セルを含む少なくとも１つのメモリ・ページと、
    リフレッシュすべきメモリからメモリ・ページを選択するデコーダと、
    選択したメモリ・ページに結合するための複数のラッチを含むページ・レジスタと、
    前記ページ・レジスタに結合され、外部システムからリフレッシュ確認信号を受け取るように構成されたコントローラであって、動作において、前記リフレッシュ確認信号を受信すると、前記ページ・レジスタに、前記選択したメモリ・ページに関連するデータ状態を読み出すことおよび前記選択したメモリ・ページへ前記データ状態を書き戻すことを、指示するコントローラと
    を備えるメモリ。
16. 請求項１５に記載のメモリであって、前記コントローラが、前記外部システムへリフレッシュ要求信号を送るリフレッシュ状態マシンを備える、メモリ。
17. 請求項１６に記載のメモリであって、前記リフレッシュ状態マシンは、前記選択したメモリ・ページの前記データ状態の読み出しおよび前記選択したメモリ・ページへの前記データ状態の書き戻しの前に、前記リフレッシュ確認信号を待つように構成される、メモリ。
18. 請求項１６に記載のメモリであって、前記状態マシンをトリガして前記リフレッシュ要求信号を送るために、しきい値ドリフト検出器、パワーオン・リセット検出器、およびリフレッシュ・カウンタを更に備えるメモリ。
19. 請求項１６に記載のメモリであって、前記リフレッシュ状態マシンは、前記メモリ・ページが読み出し中および再書き込み中のときに前記外部システムへリフレッシュ・ビジー信号を出力するように構成される、メモリ。
20. 請求項１５に記載のメモリであって、第１の複数の前記メモリ・セルが、複数の電気的消去可能プログラマブル読み出し専用メモリ・セルを備える、メモリ。

Images