JP2009536357A - プロービング方法及び装置 - Google Patents

プロービング方法及び装置 Download PDF

Info

Publication number
JP2009536357A
JP2009536357A JP2009510086A JP2009510086A JP2009536357A JP 2009536357 A JP2009536357 A JP 2009536357A JP 2009510086 A JP2009510086 A JP 2009510086A JP 2009510086 A JP2009510086 A JP 2009510086A JP 2009536357 A JP2009536357 A JP 2009536357A
Authority
JP
Japan
Prior art keywords
under test
probe
circuit
port
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009510086A
Other languages
English (en)
Other versions
JP4866995B2 (ja
Inventor
ノードストローム・ロバート・エイ
ロウ・ウィリアム・キュー
ナイチンゲール・マーク・ダブリュ
タラ・エイナー・オー
ポロック・イラ・ジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2009536357A publication Critical patent/JP2009536357A/ja
Application granted granted Critical
Publication of JP4866995B2 publication Critical patent/JP4866995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06772High frequency probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

プローブは、被試験回路に永久的に取り付けられた小さな「消耗」プローブ・サブストレートを具えている。プローブ・サブストレートは、被試験回路の導体に挿入される高忠実度信号経路と、被試験信号が信号経路に沿って伝搬する際の被試験信号を検知する高帯域幅検知回路とを含んでいる。プローブ・サブストレートは、測定機器に対して取り外し可能な相互接続を受けるプローブ・ソケットも含んでいる。被試験回路又は相互接続のいずれから電力がプローブに供給される。相互接続が取り付けられると、測定機器からの制御信号が検知回路に供給され、検知回路の出力が測定機器に供給される。一実施例において、検知回路は、受動減衰器の利用を避けるために、高ブレークダウン・トランジスタを用いる。別の実施例において、検知回路は、広帯域方向性検知回路を含んでいる。

Description

発明の分野
本発明は、一般に、測定機器用のプローブに関し、特に、被試験回路に取り付けられたプローブに関する。
発明の背景
プローブを用いて、被試験回路への接触を行う。例えば、電子技術者が回路基板トレースでの信号動作を観察したいならば、技術者は、オレゴン州ビーバートンのテクトロニクス社製P7260の如きアクティブ高インピーダンス・プローブを選択できる。技術者がプローブの細い先端をトレースに接触させるとき、プローブ先端内の高入力インピーダンス・プローブ増幅器は、この信号を検知し、緩衝した複製を表示用にオシロスコープに送る。
高速マイクロエレクトロニクス回路用のプローブの設計は、非常にチャレンジ的なものである。理想的なプローブは、被試験回路に接続しやすく、高入力インピーダンス(高抵抗、低インピーダンス及び低容量)である。残念なことに、プローブを被試験回路に容易に接続させるようにする最も一般的な技術は、インダクタンス及び容量が過度であるので、プローブの測定帯域幅及び忠実度を犠牲にする。さらに、ユーザがプローブ先端をトレースに接触する度に、ユーザがわずかに異なる角度からトレースにアプローチするかもしれないし、わずかに異なる力を用いるかもしれない。その結果、わずかに異なる接触抵抗、インダクタンス及び容量となって、繰り返しの測定ができない。プローブ先端をトレースに半田付けするか、又は機械的なプロービング・アームを用いることにより、これら問題がいくらか軽減するかもしれないが、完全ではない。マイクロエレクトロニクス回路がより小さく且つより高速になるにつれ、これらのチャレンジ対象が単に悪化する。
信号をプロービングする他のチャレンジは、プローブ増幅器の入力電圧レンジを被試験信号の電圧よりも小さくなるかもしれないことと、プローブ増幅器の入力容量を好ましくない程に高くなるかもしれないことである。これらの問題を軽減するために、プローブに能動減衰器を用いて、被試験信号を増幅する前に、この被試験信号を減衰させる。これにより、プローブ増幅器に供給される電圧が低下し、減衰比に等しい係数だけ、プローブ先端から見た入力容量が小さくなる。残念なことに、これら能動減衰器は、高価であり、複雑であり、入力でのノイズが同等である。
さらなるチャレンジ対象は、いくつかの場合において、特定の場所でトレースがプロービングされない限り、ユーザは、伝送された信号の真の表示を見られないことである。例えば、トレースが、信号源の終端された伝送線の場合、伝送線の最端部にて又は受信器の直接入力にてトレースがプロービングされなければ、プロービングされた真が歪むだろう。これは、次の事実に基づく。すなわち、信号源の終端された伝送線にて、伝送された信号(「順方向」又は「入射」波)が伝送線の遠い端部から反射し、送信器に向かって戻るように伝搬する(「逆方向」又は「反射」波)。しかし、伝送線の最端部を除き、順方向及び逆方向の波(プローブが実際に観察するもの)の和は、あらゆるところで歪むだろう。残念なことに、受信器への入力は、一般にプロービング用にアクセス可能ではなく、例えば、パッケージされた集積回路内に含まれるかもしれない。関連したチャレンジは、負荷終端された伝送線の出力端品質を確かめることである。ここでは、この目的は、受信器に伝送された総てのデータが吸収されたかを、又は、等価的にデータが反射していないかを確かめることである。それ自体では、ユーザは、入射波のない反射波を測定したいし、同じ理由のため、上述のように、従来のプローブでは不充分である。同様に、双方向性通信リンクの場合、ユーザが、リンクに跨る特定の方向にて伝送する信号のみを測定したならば、従来のプローブでは再び充分ではない。これは、両方向を伝送する信号の和を測定してしまうためである。
順方向波及び逆方向波を分離する1つの方法は、方向性結合器を用いることである。典型的な方向性結合器は、ニューヨーク州ブルックリンのミニ・サーキット社製BDCA1−7−33の如き4ポート能動マイクロウェーブ回路である。BDCA1−7−33のポート1及びポート2を被試験回路の導体に挿入すると、ポート1からポート2に伝送する順方向の波の一部がポート3に現れ、ポート2からポート1への逆方向の波の一部がポート4に現れる。残念なことに、これら形式の方向性結合器は、狭帯域幅であるので、広帯域幅データ信号を測定するのには適さない。例えば、BDCA1−7−33は、1.6GHz及び3.3GHzの間の信号に適するのみである。これでは、典型的には直流から3.125GHzを大幅における周波数の3.125Gb/sXAUI(Extended Attachment Unit Interface)の如き最新の広帯域シリアル・データ信号を測定するのに充分ではない。
米国特許第3934213号は、他の形式の方向性結合器を記載しており、順方向及び逆方向の波を表示するために、増幅器を用いて伝送線上の電流及び電圧を測定し、これらを電流及び電圧を代数的に組合せる。このアプローチの利点は、順方向波における電圧及び電流が同相である一方、逆方向波の電圧及び電流に180度の位相差があることである。これら方向性結合器は、広帯域幅であり、直流から、使用する技術の帯域幅までで動作する。残念なことに、これらは、伝送線のいくつかの点からの測定が必要であり、いくつかの場合には、伝送線の切断により一連の測定を行う。よって、これらの形式の方向性結合器は、このままでは、従来のハンドヘルド・プロービング技術に適合しない。
マイクロエレクトロニクス・トレースへの接続が容易で、繰り返し測定ができる高帯域幅で高忠実度のプローブが望まれている。入力レンジが合理的で入力容量が低い一方、高価でなく、複雑でなく、受動減衰器に関連した入力ノイズの犠牲にならないプローブが更に望まれている。また、広帯域方向性検知能力を有するプローブが望まれている。
発明の概要
よって、本発明において、小さな「消耗」プローブ・サブストレートが被試験回路に永久的に取り付けられる。プローブ・サブストレートは、被試験回路の導体に挿入されるのに適する高忠実度の信号経路と、被試験信号が信号経路を伝搬する際にこの被試験信号を検知する高帯域幅の検知回路とを含んでいる。プローブ・サブストレートは、測定機器への取り外し可能な相互接続を受けるプローブ・ソケットも含んでいる。被試験回路又は相互接続のいずれかにより、電力をプローブに供給する。相互接続を取り付けたとき、測定機器からの制御信号を検知回路に供給し、検知回路の出力を測定機器に供給する。一実施例において、検知回路は、受動減衰器を避けるために、高ブレークダウン・トランジスタを用いる。別の実施例において、検知回路は、広帯域方向性検知回路を含む。
添付の図面及び特許請求の範囲に関連して説明する以下の詳細説明から、本発明の目的、利点及び他の新規な特徴は明らかであろう。
発明の詳細な説明
図1は、本発明によるプローブ100の簡略化した図である。プローブ100は、被試験回路115に永久的に取り付けられる小さな「消耗」プローブ・サブストレート110を具えている。プローブ・サブストレート110は、被試験回路115の導体120に挿入された高忠実度の信号経路106と、この信号経路106に沿って伝搬する被試験信号を検知する高帯域幅検知回路105とを含む。プローブ・サブストレート110は、測定機器(図示せず)への取り外し可能な相互接続125を受けるプローブ・ソケット130も具えている。被試験回路又は相互接続125のいずれかにより、電力が検知回路105に供給される。相互接続125が取り付けられると、測定機器からの制御信号が検知回路105に供給され、検知回路の出力が測定機器に供給される。
図2は、プローブ100のより詳細な側面図である。検知回路105は、フリップ・チップ半田バンプ技術を用いてプローブ・サブストレート110上に、表を下にして取り付けられた集積回路であり、次に、半田バンプを用いて被試験回路115に取り付けられる。導体120は、プローブ・サブストレート110を受ける間隙205を有する。この間隙は、好ましくは、設計段階にて被試験回路115に設計されている。導体120に信号経路106を挿入させるために必要な半田バンプ210及び208の他に、機械的安定性及びインピーダンス制御のためには、追加の半田バンプ(簡略化のため図示せず)が必要かもしれない。プローブ・ソケット130(任意の適切な手段、例えば、エポキシによりプローブ・サブストレート110に結合される)は、相互接続125を固定するので、相互接続の先端215は、パッド220に接触し、次に、半田バンプ207に接続し、最終的には検知回路105に接続する。簡略化のため、側面図からは、半田バンプ207、パッド220及び先端215が1つの経路として示されているが、これらは、電力及び制御(例えば、利得及びオフセット)の如き通過の信号と適応するために、複数の経路から構成されてもよい。プローブ・サブストレート110及び被試験回路115の両方は、従来のガラス強化エポキシ(「FR−4」としても知られている)又はアルミナ(典型的には、高周波アプリケーションに使用される)の如き種々の誘電体材料で構成してもよい。他のパッキング技術(例えば、表面実装技術)を用いて、検知回路105をプローブ・サブストレート110に取り付け(即ち、物理的及び電気的接続)、同様に、プローブ・サブストレート110を被試験回路115に取り付けてもよい。また、プローブ・サブストレート110に直接取り付けられた個別コンポーネントにより、検知回路105を実現してもよい。
動作において、被試験信号は、導体120から半田バンプ210及び208並びにビア225を介して導体120に戻る。本発明の一実施例において、検知回路105は、相互接続125を介して測定機器からの電力及び制御信号を受ける。よって、相互接続125が取り付けられないとき、検知回路105に電力が供給されず、被試験信号が単に信号経路106に沿って流れる。相互接続125が取り付けられると、電力が検知回路105に供給され、これに応じて、検知回路105は、被試験信号を検知し、この被試験信号を表す信号を測定機器に送る。別の実施例において、検知回路105は、被試験回路115から電力及び制御信号を得る。すなわち、相互接続125がないときには、検知回路105は、必然的に電力が供給されないものではない。
信号経路106、半田バンプ210及び208並びにビア225は、導体120の特性インピーダンスを維持するように設計されているので、被試験回路115の負荷を最小とし、高忠実度の測定を提供する。さらに、プローブ・サブストレート110は、同じ方法で(例えば、半田リフロー)にて導体120に常に接続しているので、本発明は、より整合した一定抵抗、インダクタンス及び容量を提供する。よって、従来のハンドヘルド・プローブよりも測定を反復できる。
プローブ・サブストレート110及びプローブ・ソケット130は、「消耗品」である。すなわち、これらは、大量に購入され、被試験回路115の多くの予測される試験点に永久に取り付けられるように設計されている。ユーザがこれら試験点の1つにプロービングを望むとき、ユーザは、相互接続125を適切なプローブ・ソケット及びプローブ・サブストレートに単に取り付ければよい。この方法において、プローブ100を被試験回路115に接続することが容易であるにもかかわらず、繰り返し可能で、高帯域幅で、高忠実度の測定を提供する。
本発明の更なる利点は、被試験回路115の固有の容量が検知回路105を、静電気の放電(ESD)による破損から保護することである。すなわち、従来のハンドヘルド・プローブは、プローブ先端にESD保護回路を含まなければならないが、容量を犠牲にして、プローブの測定帯域幅及び忠実度を損なう。しかし、プローブ・サブストレート110を被試験回路115に永久的に取り付けるので(取り付けは安定した制御環境で行われる)、検知回路105は、ESDからの保護のために、被試験回路115の固有の容量を当てにできる。その結果、検知回路105は、ESD保護回路を用いずに、優れた測定帯域幅及び忠実度を提供できる。
本発明の1つの観点は、ある形式の最新の高性能トランジスタは、入力容量が充分に小さく、ブレークダウンが充分に高く、これらトランジスタをプローブ入力装置に利用できるという認識である。「高プルダウン」トランジスタは、典型的には帯域幅が貧弱であるが、ニューヨーク州ホワイト・プレインズのIBMコーポレイション製シリコン・ゲルマニウム7HPの如き最新の半導体プロセスは、抵抗入力インピーダンス、高ブレークダウン電圧、高帯域幅の高ブレークダウン・トランジスタを生み出す。よって、検知回路105は、入力として高ブレークダウン・トランジスタを用いてもよいので、受動減衰器の必要性がない。これにより、受動減衰器の複雑さ及び過度な容量を避けることができ、減衰器抵抗技術でない安価なパッキング技術を用いることが可能となり、プローブ先端での等化ノイズを減少できる。これらの総てにより、プローブ・サブストレート110を「消耗」製品とすることが実際的となる。
上述の説明において、導体120、半田バンプ210及び208、ビア225並びに信号経路106は簡略化ためにシングル・エンド・トレースとして示した。しかし、導体120は、差動又はマルチ・トレース・バスでもよい。かかる場合、半田バンプ210及び208、ビア225並びに信号経路106は、同様に、差動又はマルチ・トレース・バスでもよく、各トレースが専用の検知回路105を有する。
同様に、検知回路105は、高入力インピーダンスのシングル・エンド増幅器又は差動増幅器でもよい。かかる差動増幅器300を図3に示す。入力InP及びInNがトランジスタQ301及びQ302を差動信号経路106に直接接続する。動作において、制御信号OSP及びOSNは、トランジスタQ301及びQ302のテール電流を予めバイアスしてオフセットを供給するので、利用可能な入力レンジを拡大する。抵抗器R301、R302、R303及びR304の組合せが、入力電圧の0.4倍の差動信号電圧をR303及びR304に生じる。この差動電圧は、レベル・シフトされ、トランジスタQ309及びQ310のベースに供給される。次に、この差動電圧は、抵抗器R309及びR310を介して出力OutP及びOutNを駆動する。OutP及びOutNが50Ω伝送線を駆動するとき、出力電圧は、入力電圧の0.2倍である。入力の同相電圧レンジを許容するために、トランジスタQ301、Q302、Q388及びQ389は、高ブレークダウン・トランジスタである。レベル・シフトされた電圧がQ309及びQ310を介して出力に供給されている間、出力信号電流を供給するために、電流信号がコンデンサC319及びC320並びにトランジスタQ314及びQ315を介して実際に流れ、トランジスタQ311及びQ312の電流を変調する。エミッタ・フォロワQ309及びQ310は、小さなミスマッチ又はエラーにより、単にわずかな信号電流を流す。この分析は、50Ω特性インピーダンス及び0.2減衰比を用いているが、この回路は、任意の特性インピーダンス又は減衰比に適するようにできることが当業者には理解できよう。
プローブ・サブストレート110は、被試験回路115に永久的に取り付けられるので、従来のハンドヘルド・プローブでは容易でない測定を実際的に行える。例えば、本発明の他の実施例において、検知回路105は、図4に示すように、広帯域方向性結合器400を含んでいる。広帯域電力スプリッタ405(抵抗器R435、R440及びR445を具える)が信号経路106と直列接続されており、ポートが「順方向」ポートで、ポート2が「逆方向」ポートで、ポート3がR410により終端されている。増幅器A425がポート3及び接地の間の差を2.5の利得で測定し(Vp)、増幅器A430がポート1及び2の間の電圧差を利得2.5で測定する(Vs)。増幅器A425及びA430の出力信号を加算し、且つ減算して、順方向波及び逆方向波を夫々求める。この加算及び減算は、検知回路105内の別の回路(図示せず)により実行できる。この場合、加算又は減算の結果の信号は、測定機器に伝送する。代わりに、これら両方の増幅器の出力信号を測定機器に伝送してもよい。この場合、これら出力信号を、測定機器内の回路により加算及び減算するか、又は、デジタル化して、ソフトウェアで加算又は減算してもよい。
回路動作を理解するため、電力スプリッタ405がポート1及び2に対して対称であり、電力スプリッタのポート1又は2の一方を50Ωで出力端したときに他方を見たインピーダンスが50Ωである。電流Ifがポート1に流れるとき、電流0.8Ifがポート2から流れ出て、電流0.2Ifがポート3から流れ出る。同様に、対称性により、電流Irがポート2に流れるとき、電流0.8Irがポート1から流れ出て、電流0.2Irがポート3から流れ出る。
Vf=If×50Ω
及び
Vr=Ir×50Ω
と定義することにより、
ポート1からポート2への電圧差は、次のようになる。
Vs=0.2Vf-0.2Vr
ポート3の電圧は、次のようになる。
Vp=0.2Vf+0.2Vr
Vf及びVrについて解くと次のようになる。
Vf=2.5(Vp+Vs)
及び
Vr=2.5(Vp-Vs)
よって、増幅器A425及びA430の出力信号の和及び差は、夫々順方向及び逆方向の信号となる。
上述の分析は、50Ω特性インピーダンス及び0.8の減衰比を用いたが、この原理は、任意のインピーダンス又は減衰比に適用できる。さらに、電力スプリッタ405は、集積回路で形成してもよいし、サブストレート110に直接印刷してもよい。また、図5に示す等化「Y」及び「Δ」回路505及び510の如く、種々の電力スプリッタ回路が適応可能である。
小さな「消耗」プローブ・サブストレート、プローブ・ソケット、及び測定機器に対して取り外し可能な相互接続について上述したが、これは、マイクロエレクトロニクス・トレースへの接続が容易であるが、高帯域幅、高忠実度の測定を提供できる。一実施例において、本発明によるプローブは、高ブレークダウン・トランジスタを用いて、合理的な入力電圧レンジ及び低入力容量を提供する一方、受動減衰器に関連した入力ノイズの犠牲にならず、複雑でもなく、高価でもない。別の実施例においては、プローブは、広帯域方向性結合器を含んでいる。
図1は、本発明によるプローブの簡略化した分解斜視図である。 図2は、本発明によるプローブの分解側面図である。 図3は、本発明によるプローブ用の高入力インピーダンス差動増幅器の簡略化した回路図である。 図4は、本発明によるプローブ用の方向性検知回路の簡略化した回路図である。 図5は、本発明によるプローブの「Y」及び「Δ」等価回路の簡略化した回路図である。

Claims (10)

  1. 被試験回路に取り付けるのに適合し、上記被試験回路の導体に挿入されるのに適合する信号経路を有するプローブ・サブストレートと、
    上記信号経路に結合され、上記導体からの被試験信号を検知する検知回路と、
    測定機器への取り外し可能な相互接続を受けるのに適合した上記プローブ・サブストレートに結合されたプローブ・ソケットとを具え、
    上記プローブ・ソケット及び相互接続は、上記被試験信号用に、上記検知回路及び上記測定機器の間に電気的インタフェースを設けることを特徴とするプローブ。
  2. 上記取り外し可能な相互接続は、上記測定機器から上記検知回路に電力及び制御信号を伝達すると共に、上記検知回路の出力を上記測定機器に伝達することを特徴とする請求項1のプローブ。
  3. 上記検知回路は、高ブレークダウン特性のトランジスタを具え、上記トランジスタの入力端子が上記信号経路にコンポーネントの介在なく直接結合されることを特徴とする請求項2のプローブ。
  4. 上記検知回路は、方向性検知回路を具えることを特徴とする請求項2のプローブ。
  5. 上記方向性検知回路は、
    第1ポート、第2ポート及び第3ポートを有し、上記第1及び第2ポートが上記信号経路に挿入され、上記第3ポートが終端された電力スプリッタと、
    上記電力スプリッタの上記第3ポート及び接地の間の電圧差を測定するための第1増幅器と、
    上記電力スプリッタの上記第1及び第2ポートの間の電圧差を測定するための第2増幅器とを具え、
    上記第1及び第2増幅器の出力の和が順方向被試験信号であり、
    上記第1増幅器の出力から上記第2増幅器の出力を減算したものが逆方向被試験信号であることを特徴とする請求項4のプローブ。
  6. 検知回路及び信号経路を有するプローブ・サブストレートを被試験回路に取り付け、上記信号経路を上記被試験回路の導体に挿入し、
    上記検知回路により上記導体からの被試験信号を検知して上記被試験信号を上記信号経路に伝搬させ、
    取り外し可能な相互接続により測定機器を上記検知回路に結合し、
    上記プローブ・サブストレートに結合されたプローブ・ソケットが上記相互接続を受け、
    上記相互接続及びプローブ・ソケットが上記検知回路及び上記測定機器の間の電気的インタフェースを提供することを特徴とするプロービング方法。
  7. 上記結合ステップは、
    上記測定機器から上記検知回路に電力及び制御信号を伝達し、
    上記検知回路からの出力を上記測定機器に伝達する
    ことを特徴とする請求項6のプロービング方法。
  8. 上記検知ステップは、高ブレークダウン特性のトランジスタにより上記被試験信号を検知することを更に具え、上記トランジスタの入力端子がコンポーネントを介在することなく上記信号経路に直接結合されることを特徴とする請求項7のプロービング方法。
  9. 上記検知ステップは、方向性を持って被試験信号を検知することを更に具えることを特徴とする請求項7のプロービング方法。
  10. 上記方向制御をもった検知ステップは、
    a)第1ポート、第2ポート及び第3ポートを有し、上記第1及び第2ポートが上記信号経路と直列であり、上記第3ポートが終端された電力スプリッタを上記信号経路に挿入し、
    b)上記電力スプリッタの上記第3ポート及び接地の間の電圧差を測定し、
    c)上記電力スプリッタの上記第1及び第2ポートの間の電圧差を測定し、
    d)上記ステップb及びcの測定を加算して、順方向被試験信号を形成し、
    e)上記ステップbの測定から上記ステップcの測定を減算して、逆方向被試験信号を形成する
    ステップを具えることを特徴とする請求項9の方法。
JP2009510086A 2006-05-04 2007-05-03 プロービング方法及び装置 Expired - Fee Related JP4866995B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/418,994 2006-05-04
US11/418,994 US8067718B2 (en) 2006-05-04 2006-05-04 Method and apparatus for probing
PCT/US2007/068191 WO2007131141A2 (en) 2006-05-04 2007-05-03 Method and apparatus for probing

Publications (2)

Publication Number Publication Date
JP2009536357A true JP2009536357A (ja) 2009-10-08
JP4866995B2 JP4866995B2 (ja) 2012-02-01

Family

ID=38606640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510086A Expired - Fee Related JP4866995B2 (ja) 2006-05-04 2007-05-03 プロービング方法及び装置

Country Status (6)

Country Link
US (1) US8067718B2 (ja)
EP (1) EP2013633B1 (ja)
JP (1) JP4866995B2 (ja)
CN (1) CN101438177B (ja)
DE (1) DE602007008712D1 (ja)
WO (1) WO2007131141A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1402434B1 (it) * 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
US9817032B2 (en) * 2012-05-23 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measurement device
CN103713308A (zh) * 2012-10-09 2014-04-09 苏州雷泰医疗科技有限公司 用于剂量探测验证的平板探测器及采用它的图像探测装置
US9335364B2 (en) * 2013-02-01 2016-05-10 Keithley Instruments, Inc. SMU RF transistor stability arrangement
US9279851B2 (en) 2013-05-02 2016-03-08 GlobalFoundries, Inc. Structures and methods for testing integrated circuits and via chains therein
US9268938B1 (en) * 2015-05-22 2016-02-23 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection
US10859609B2 (en) 2016-07-06 2020-12-08 Power Fingerprinting Inc. Methods and apparatuses for characteristic management with side-channel signature analysis
CN108414869B (zh) * 2018-06-11 2023-09-29 南京尤尼泰信息科技有限公司 一种适用于多种规格晶振的测试***
US10886588B2 (en) 2018-09-26 2021-01-05 Keysight Technologies, Inc. High dynamic range probe using pole-zero cancellation
CN113671340B (zh) * 2021-10-21 2022-02-22 佛山市联动科技股份有限公司 一种IGBT的Switch参数测试装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872408A (en) * 1974-05-03 1975-03-18 Lindsay Specialty Prod Ltd Signal directional tap
US3934213A (en) * 1974-06-28 1976-01-20 International Business Machines Corporation Broad band directional coupling circuit
US4795989A (en) * 1988-02-11 1989-01-03 Honeywell, Inc. MMW microstrip coupler having movable test probe
US5058198A (en) * 1989-03-31 1991-10-15 Am Communications, Inc. Radio frequency tap unit which can be reconfigured with minimal disruption of service
JP3381283B2 (ja) * 1991-12-24 2003-02-24 株式会社デンソー 可変リアクタンス回路およびこれを用いた可変整合回路
US5425052A (en) * 1992-08-14 1995-06-13 Harris Corporation High impedance directional signal separator for extracting and separating respective signalling components of a wireline full-duplex digital data link
US5477159A (en) * 1992-10-30 1995-12-19 Hewlett-Packard Company Integrated circuit probe fixture with detachable high frequency probe carrier
US6066994A (en) * 1998-05-18 2000-05-23 Amplifier Research Corporation Broadband directional coupler including amplifying, sampling and combining circuits
US6337571B2 (en) * 1998-11-13 2002-01-08 Tektronix, Inc. Ultra-high-frequency current probe in surface-mount form factor
US6242933B1 (en) * 1999-10-04 2001-06-05 St Assembly Test Services Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing
JP2001116795A (ja) * 1999-10-18 2001-04-27 Mitsubishi Electric Corp テスト用ソケット、およびテスト用ソケットに用いる接続シート
CN1366798A (zh) * 2000-04-25 2002-08-28 松下电工株式会社 用作高频电路多层印刷电路板的具有内层电路的叠层体及测量该叠层体电路阻抗的方法和设备
US6624721B1 (en) * 2000-10-13 2003-09-23 Tektronix, Inc. Apparatus for acquiring a signal from an intermediate point on a series impedance source terminated unidirectional transmission line
US6552523B2 (en) * 2001-05-24 2003-04-22 Tektronix, Inc. Combination low capacitance probe tip and socket for a measurement probe
US6956448B1 (en) * 2002-12-17 2005-10-18 Itt Manufacturing Enterprises, Inc. Electromagnetic energy probe with integral impedance matching
US6894516B1 (en) * 2003-11-20 2005-05-17 International Business Machines Corporation Method and apparatus for implementing very high density probing (VHDP) of printed circuit board signals

Also Published As

Publication number Publication date
DE602007008712D1 (de) 2010-10-07
JP4866995B2 (ja) 2012-02-01
EP2013633B1 (en) 2010-08-25
WO2007131141A3 (en) 2007-12-27
US20070257025A1 (en) 2007-11-08
WO2007131141A2 (en) 2007-11-15
CN101438177A (zh) 2009-05-20
CN101438177B (zh) 2012-05-23
US8067718B2 (en) 2011-11-29
EP2013633A2 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
JP4866995B2 (ja) プロービング方法及び装置
US6362635B2 (en) Split resistor probe and method
US7408406B2 (en) Mode selection amplifier circuit usable in a signal acquisition probe
JP2008544250A (ja) 広帯域能動/受動差動信号プローブ
JP2006506618A (ja) 組合せ信号用プローブ
US8098076B2 (en) Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test
WO2009147721A1 (ja) 試験用ウエハユニット、および、試験システム
EP3422020B1 (en) Measurement input circuit and measurement device
US7633308B1 (en) Combined pulse and DC test system
US8040813B2 (en) Apparatus and method for reduced loading of signal transmission elements
US6617871B2 (en) Methods and apparatus for bi-directional signaling
US11913987B2 (en) Automated test equipment comprising a device under test loopback and an automated test system with an automated test equipment comprising a device under test loopback
JPH1183934A (ja) 半導体試験装置
JP4467833B2 (ja) 信号検出装置及び方法
US7342466B2 (en) Hybrid coupler having resistive coupling and electromagnetic coupling
JP2007199062A (ja) リジェネレータプローブ
JPH11258274A (ja) プロ―ブ・チップ及びケ―ブル損失補償方法
CN219552455U (zh) 芯片输出信号在不同反射条件下的通用扩展测试板
US20230393174A1 (en) Abbreviated Loopback Attenuation
US8024679B2 (en) Structure for apparatus for reduced loading of signal transmission elements
KR101012343B1 (ko) 인터페이스 보드
TWI617811B (zh) 探針卡
Rysin et al. Board design considerations for multilane SerDes bench testing
WO2010001440A1 (ja) 試験装置およびソケットボード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Ref document number: 4866995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees