JP2009536007A - 無線システムのための並列ビットインターリーバ - Google Patents

Abstract

無線データパケットを処理するためのシステムおよび方法が提供される。ある方法は、無線送信機で処理するべきデータビットのサブセットを決定すること、および前記データを記憶するためにクロックエッジを採用することを備えている。前記クロックエッジは、任意のクロックエッジごとに、データビットの前記サブセットからの少なくとも２つのビットをインターリーバメモリに並列にマップすることを可能にする。前記データを無線ネットワークに送信する前に、前記メモリから他の符号化およびスクランブリング処理が適用される。
【選択図】 図２

Description

本件主題の技術は、一般に通信システムおよび方法に関連し、より詳細には、送信データのサブセットがクロックサイクルごとに並列グルーピングでインターリーブされる、FLO（Forward Link Only）無線システムのためのシステムおよび方法に関連する。

発明の背景

ある無線インターフェースの仕様は、産業界がリードする無線プロバイダのグループによって開発されたFLO技術を定義する。一般に、FLOは、利用可能な無線技術の中の最も有利な特徴を活用し、また符号化およびシステムデザインにおける最新の進歩を使用し、もって最高品質のパフォーマンスを一貫して達成している。1つの目標は、FLOを国際標準として採用することである。

FLO技術は、モバイルのマルチメディア環境のための1つの事例において設計されたものであって、理想的にはセルラハンドセットに係る使用に適合するパフォーマンス特性を見せる。それは、リアルタイムのコンテンツストリーミングおよび他のデータサービスの両方について常に最高品質の受信を達成できるように符号化およびインターリービングの最新の進歩を使用している。FLO技術は、消費電力を犠牲にすることなく、力強いモバイルパフォーマンスと大容量性を提供することができる。本技術はまた、展開される必要のある送信機の数を劇的に減らすことによって、マルチメディアコンテンツを配信するネットワークのコストを低減する。さらに、FLO技術をベースとするマルチメディアのマルチキャスティングは、無線通信事業者のセルラネットワークによるデータおよび音声のサービスを補完し、3Gネットワークで使用される同一のセルラハンドセットにコンテンツを配信する。

FLO無線システムは、モバイルユーザに対する非リアルタイムのサービスとは別に、リアルタイムの音声および映像の信号を放送するために設計されてきた。それぞれのFLO送信は、任意の地理的エリアにおいて広いカバレージを保証するため、高さが高く大電力の送信機を使用することにより実行される。さらに、任意の市場の母集団の有意な部分に確実にFLO信号を届けるため、ほとんどの市場において３ないし４台の送信機を展開するのが普通である。FLOデータパケットを取得するプロセスの間に、それぞれの無線受信機のための周波数オフセットのような態様を決定するためにいくつかの決定と計算が行われる。マルチメディアデータの取得をサポートするFLO放送の性質を考えると、そのようなデータおよび関連するオーバーヘッド情報の効率的処理は最高に重要である。例えば、周波数オフセットまたは他のパラメータを決定するとき、データのFLO送信および受信を円滑にするために位相および関連する角度の決定が採用される場合、複雑な処理および決定が必要とされる。

FLOのような無線通信システムは、データパケットを送信機から受信機に送信するとき、様々なデータ処理アルゴリズムおよび状態機械プロセスを採用する。あるプロセスは、送信機符号化器から受信されたビットを異なるコンステレーションシンボルに関連する1つまたはそれ以上のパターンにマップすることを必然的に伴う。一般に、ビットストリームを送信のための所望のパターンに整えるためには、直列プロセスが採用される。そのような直列プロセスは、一般に状態によって駆動される（state-driven）。すなわち、ビットを後の送信のためにそれぞれのパターンにマップする次のマッピングは高速クロックによって駆動される。現在のところ、そのようなマッピングアルゴリズムは、クロックエッジ(立ち上がりまたは立下り)ごとに１つのビットをそれぞれのパターンの中に置くことを可能にする。この直列プロセスは、有効ではあるものの、クロックエッジごとに１つのビットをマップすることは非能率的であって価値ある処理資源を浪費する。典型的なFLO伝送パケットは何百ものビットを含むことがあるという事実を考慮すると、この非能率は有意なことになりうる。

［発明の概要］
以下は、様々な実施形態のうちのいくつかの態様について基本的理解を与えるために、実施形態の単純化された要約を提供するものである。この要約は包括的な概観ではない。鍵となる要素／重大な要素を特定すること、または本明細書において開示される実施形態の範囲の枠を画定することを意図するものでもない。そのただ１つの目的は、後で提供されるより詳細な説明の前準備として、単純化された形式でいくつかの概念を提供することである。

FLO送信機において並列インターリービング処理を行うためのシステムおよび方法が提供される。符号化器からのビットは、並列ビットインターリーバのコンポーネントによって受信される。ここにおいて、それぞれのビットは、送信機における効率的データ処理の促進のために、クロック事象ごとにひとかたまりのデータとして処理される。例えば、２ビット、４ビットまたは他の偶数の倍数のグルーピングがクロック事象ごとに並列にコンステレーションバッファにマップされる。コンステレーションバッファは無線ネットワークにデータを送信する前にさらに処理される。並列ビットインターリーバは、送信機におけるデータスループットの向上のために、クロック事象ごとにビットを孤立点としてマップするのではなく、ひとかたまりのデータとして処理する。インターリーバのコンポーネントによって処理されたインターリーブされたパケットは、当該パケットの最終ビットがインターリーブメモリまたはバッファに書き込まれた直後に読み出すことができる。インターリーブメモリまたはバッファは、全体のビットのインターリーブの待ち時間（latency）を少なくとも半分減らすことができる。どこまで減らせるかは並列処理のために選択されるビットのグルーピングに依存する。その他の特徴は、処理するべきパケットのビット数に依存する動的調整を含む。例えば８で割り切れるパケットの場合、後の送信のためにビットのグルーピングをマップするのに比較的直裁な（straight-forward）処理を採用することができる。例えば8で割り切れないパケットの場合、典型的なFLOパケットは1500ビットを含む可能性がある。送信機における効果的で効率的な並列ビット処理を許容する代替的処理パスを実現することができる。

［詳細な説明］
前述の関連する目的の達成のために、以下の詳細な説明および添付の図面に関連して、ある例示的な実施形態が本明細書において説明される。これらの態様は、実施形態が実行されうる様々なやり方を示すものであって、そのすべてがカバーされることが意図されている。

無線データパケットを処理するためのシステムおよび方法が提供される。１つの方法は、無線送信機において処理するべきデータビットのサブセットを決定すること、およびそのデータを記憶するためにクロックエッジを採用することを含む。クロックエッジは、任意のクロックエッジごとにデータビットのサブセットからの少なくとも２つのビットをインターリーバのメモリに並列にマップすることを可能にする。データパケットを無線ネットワークに送信する前に、前記メモリから、他の符号化およびスクランブリング処理が適用される。データパケットの性質(例えばデータパケットが所定の数で割り切れるか)に依存して、動的処理（dynamic processing）の考察がマッピングを行うときに適用されてよい。

本願において使用されているように、「コンポーネント」、「ネットワーク」、「システム」および同類語は、ハードウェア、ハードウェアおよびソフトウェアの組み合わせ、ソフトウェア、または実行中のソフトウェアのいずれであるにせよ、コンピュータに関連する実体を指すことを意図している。例えば、コンポーネントは、プロセッサ上で実行中のプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、および／または、コンピュータであってよい。ただし、これらに限るものではない。実例として、通信デバイス上で実行中のアプリケーションおよび当該デバイスは、いずれもコンポーネントでありうる。1つまたはそれ以上のコンポーネントは、実行のプロセスおよび／またはスレッドの内に存在してよく、また１つのコンポーネントは１つのコンピュータ上に局所化されること、および／または2つまたはそれ以上のコンピュータの間に分散されることができる。さらに、これらのコンポーネントは各種データ構造を内蔵する様々なコンピュータ可読媒体から実行することもできる。コンポーネントは、1つまたはそれ以上のデータパケット（例えば、ローカルシステム、分散システム、および／またはインターネットのような有線または無線のネットワークの上で他のコンポーネントと相互作用をするコンポーネントからのデータ）を有する信号に準拠するようなローカルおよび／またはリモートの処理の上で通信をしてもよい。
図1は、効率的な送信機データ処理を促進するために並列ビットインターリービングを採用する無線ネットワークシステム100を示す。システム100は、無線ネットワーク上で1つまたはそれ以上の受信機120と通信する1つまたはそれ以上の送信機110を含む。受信機120は、セル電話、コンピュータ、パーソナルアシスタント、ハンドヘルドまたはラップトップのデバイスなどのような任意のタイプの通信デバイスを実質的に含むことができる。受信機120の部分は、シンボルサブセット130、およびマルチメディアデータのような他のデータを復号するために採用される。シンボルサブセット130は、マルチメディアデータ転送のためにFLOプロトコルを採用する直交周波数分割多重(OFDM)ネットワークで一般に送信される。そのようなプロトコルは以下においてより詳しく説明される。送信機110は、クロックソース150から駆動される並列ビットインターリーバを含む。ここで、インターリーバを駆動するためにクロックソースからの立ち上がりエッジまたは立下りエッジが採用されうることを認識しておくべきである。

データビットのサブセット160は、符号化器（不図示）から受信され、並列ビットインターリーバ140により処理される。ここで、インターリーバからの出力はコンステレーションメモリまたはバッファ170にマップされる。一般に、160における符号化器からのビットは、並列ビットインターリーバによって受信および処理される。ここにおいて、それぞれのビットは、送信機110における効率的データ処理の促進のために、150におけるクロックソース事象のたびにひとかたまりのデータとして処理される。例えば、データサブセット160からの２ビット、４ビット、８ビットまたは他の偶数の倍数のグルーピングがクロック事象ごとに並列にコンステレーションメモリ170にマップされる。コンステレーションメモリ170は、無線ネットワークへのデータ送信の前にさらに処理されることができる。コンステレーションメモリ170からの処理は、180に図示されているように、さらなる符号化またはスクランブリング操作を含むことができる。

並列ビットインターリーバ140は、送信機110におけるデータスループットの向上のために、150におけるクロックソース事象ごとにビットを孤立点としてマップするのではなく、ひとかたまりのデータとして処理する。インターリーバ140によって処理されたインターリーブされたパケットは、当該パケットの最終ビットがインターリーブメモリまたはバッファ170に書き込まれた直後に読み出されることができる。インターリーブメモリまたはバッファ170は、全体のビットインターリーブの待ち時間を少なくとも半分減らすことができる。どこまで減らすことができるかは並列処理のために選択される160におけるビットのグルーピングに依存する。以下においてより詳細に説明される他の特徴は、処理するべきパケットのビット数に依存する動的状態機械調整（dynamic state machine adjustments）を含んでいる。例えば8で割り切れるパケットについては、後の送信のために170におけるビットのグルーピングをマップするために比較的直截な処理を採用することができる。例えば8で割り切れないパケットの場合、典型的なFLOパケットは1500ビットを含む可能性がある。送信機における効果的で効率的な並列ビット処理を許容する代替的処理パスを実現することができる。以下においてより詳細に説明されるように、並列ビットインターリーバ140は状態機械（state machine）の一部として提供されうる。ここで、状態機械の各状態は、クロックソース150の立ち上がりまたは立ち下がりエッジで遷移させられる。システム100は、無線ネットワークにおける送信機データを処理するためのコンポーネントを含むことができる。これは、データパケットを符号化する手段（例えば送信機110)、共有のクロックサイクルでデータパケットをインターリーブする手段（例えば並列ビットインターリーバ140)、および、無線送信における採用のためにデータパケットをコンステレーション（例えばメモリ170）にマップする手段を含んでいる。

先に進む前に、いくつかの基本的な無線送信の概念を提供する。無線通信のために、ある送信されるパケットの構造は、OFDMチップと呼ばれる4642の時間領域のベースバンドサンプルから成るOFDMシンボルを含むことができる。これらのOFDMチップのうち、4096のデータおよびパイロットチップは、周波数領域の4096のデータおよびパイロットサブキャリヤに由来する。これらのチップは、有用部分に先行する529のチップおよび有用部分に続く17のチップによって周期的に拡張することができる。OFDM信号のバンド外エネルギを削減するため、OFDMシンボルの最初の17のチップおよび最後の17のチップは、レイズドコサイン包絡線（a raised cosine envelope）を備えている。OFDMシンボルの最初の17のチップは、それらに先行するOFDMシンボルの最後の17のチップと重複する。その結果、各OFDMシンボルの時間幅は4625のチップ長になることがある。

ある送信データパケットの例において、データはスーパーフレーム130に一般に組織化することができる。ここで、各スーパーフレームは1秒の時間幅を備えている。スーパーフレーム130は4096のサブキャリヤでOFDM変調される1200のシンボルを一般に備えている。サブキャリヤに関し、インターレースとは、ある量によって一定間隔(例えば8の間隔)で配置されるサブキャリヤのサブセットをいう。例えば、4096のサブキャリヤは8つのインターレースに分割することができる。ここで、i番目のインターレースのサブキャリヤは、インデックス8k＋iを備えている。スーパーフレーム130内の様々なOFDMシンボルには、典型的には以下のものがある。

2つのTDMパイロットシンボル(TDM1、TDM2)；
1つのワイドエリアおよび1つのローカル識別チャンネル(WICおよびLIC)のシンボル；
14のオーバーヘッド情報シンボル(OIS)チャンネルシンボル；
ポジションロケーションで援助するための2、6、10、または14の可変数のパイロットポジショニングシンボル(PPC)のシンボル；
ある数のトランジッショナルパイロットチャネル（TPC）のシンボル、またはワイドエリアおよびローカルコンテンツデータの間の各境界に位置するTDM３パイロット；
および、残りのシンボルは、ワイドエリアまたはローカルエリアのいずれかの波形の放送のために使用される。各スーパーフレーム130は、オーバヘッドシンボルならびに４つのデータフレームを一般に備えている。

時分割多重(TDM)パイロットシンボル1(TDM1)は、各スーパーフレームの最初のOFDMシンボルである。ここで、TDM1は周期的であって、128のOFDMチップ周期を有している。受信機は、フレームの同期化および初期時刻(コース・タイミング)および周波数の取得のためにTDM1を使用する。TDM1に続いて、ワイドエリアおよびローカルのIDをそれぞれ有する2つのシンボルがある。受信機は、対応するＰＮシーケンスを利用しつつ、対応するコンテンツのための適切なスクランブル解除操作を行うために、前記ID情報を使用する。時分割多重パイロットシンボル2(TDM2)は、ワイドエリアおよびローカルのIDシンボルに続く。ここで、TDM2は周期的であって、2048のOFDMチップ周期を有し、また2と分数（two and a fraction）の期間を含んでいる。受信機は、OISチャンネルの復調のための正確なタイミングを決定するとき、TDM2を使用する。

TDM2に続くのは次のとおりである。

1つのワイドエリアTPC(WTPC)のシンボル；
5つのワイドエリアOISのシンボル；
他の１つのWTPC；
1つのローカルTPC(LTPC)シンボル；
他の１つのLTPC；
および、4つのデータフレームが上述の最初の18のOFDMシンボルに続く。データフレームは、ワイドエリアデータ部分およびローカルデータ部分に典型的に細分割される。ワイドエリアの波形は、ワイドエリアTPC（各末端に１つ）によって前付加および後付加がなされる。このアレンジメントもまたローカルデータ部分のために使用される。

図2は、例示的な並列ビットインターリーバのプロセスの考察200を示す。先に進む前に、例200は20ビットのデータパケットの処理を示すものであることに注目する。しかしながら、本明細書に説明される並列ビットインターリーバの概念によれば、本質的に任意のビット数が処理可能であることを正しく認識するべきである。一般論として、20ビットの入力パケットが210に示される。一般に、参照数字220−250でそれぞれ段階a〜ｄと示される４つの処理段階が提供される。

オーバーヘッド情報シンボル(OIS)チャンネルおよび関連データチャンネルに関し、ビットインターリービングは、一般にブロックインターリービングの形式である。ターボ符号化（turbo encoded）されたパケットのコードビットは、隣接するコードビットが220-250で示されるように異なるコンステレーションシンボルにマップされるようなパターンでインターリーブされる。ビットインターリーバは、ターボ符号化されたビットを次の手順にしたがって再整理する。

220において： a インターリーブされるN個のビットについて、ビットインターリーバの行列式Mは、４行×N／4列のブロックインターリーバである。N個の入力ビットは、インターリービングアレイに行ごとに連続して書き込まれる。行列式Mの列にインデックスjによるラベルを付ける。ここで、ｊ=0からN／4 −1であって、列0が第1列である。

230において： b. 偶数インデックスｊ（j mod 2=0)のそれぞれの列ｊについて、第2と第３の行の要素が入れ換えられる。

240において： c. 奇数インデックスｊ(j mod 2 =1)のそれぞれの列について、第１と第４の行の要素が入れ換えられる。

250において： d. 結果の行列式を次により表示する。行列式のコンテンツが列ごとに左から右へ読み出される。

210におけるビットがクロックサイクルごとに少なくとも２つマップされる並列実行方式を採用することによって、250におけるインターリーブされたターボパケットは、当該パケットの最後のビットが250においてインターリービングメモリに書き込まれた直後に読み出されることができる。かくして、クロックサイクルごとに２ビットがマップされる場合、全体のビットの待ち時間(latency)を少なくとも半分減らすことができる。上でみたように、さらに高い処理効率を得るために、偶数の倍数のグルーピングにおいて２以上のビットをマップすることができる。

図3は、並列ビットインターリービングバッファの一例300を示す。４つの処理バンクが320-350に示されている。しかし、他の構成（例えば８つのバンク）も可能であることを認識するべきである。図示のように、バンク0は320に、バンク１は330に、バンク２は340に、およびバンク3は350にある。それぞれのバンクは、データ入力（例えばdin_0）およびアドレス入力（例えばaddr_0）およびチップセレクト入力（例えばcs_0）を含んでいる。並列ビットインターリービングは、ビットインターリービングメモリに書き込むときにそれぞれのバンクに供給されるアドレスをホップすることによって達成することができる。アドレスを生成するために、状態機械および計数器を採用することができる。バンク320-350および状態機械を含むバッファ30が図４に示されることによって、インターリービングメモリの構造が示される。一般に、この処理スキームは、4で割り切れるすべての異なるターボパケット長について機能する。ビットインターリービングメモリは、320-350にそれぞれバンク0、バンク1、バンク2およびバンク3の４つのバンクを持っている。したがって、インターリービングメモリの各バンクは、1ターボパケット長の1／４の深さと1ビットの幅を持っている。必要があれば、これらの4つのバンク320-350は同時に書かれるまたは読まれることができる。ビットインターリービングを行なうには、隣接するアドレスロケーションにクロックサイクルごとに２つのバンクを書け。読出す場合、同じアドレス空間においてクロックサイクルごとに4つのバンクを読め。

図4および5は、無線送信機のための並列ビット処理の一例を示す。説明の単純化のために、本件方法は一連のまたは多数の行為として表示されおよび説明されるものの、いくつかの行為は本明細書において表示されおよび説明される行為とは異なる順序でおよび／または他の行為と同時に起きてもよいので、本明細書において説明されるプロセスは行為の順序によって限定されるものではないということを理解および認識するべきである。例えば、当業者は、ある方法は状態遷移図のような一連の相互に関係する状態または事象として代替的に表現することができるということを理解および認識するであろう。さらに、本明細書において開示される主題の方法に準拠した方法を実施するために、例示されるすべての行為が必要とされるわけでもない。

図4は、並列ビットインターリービング状態機械プロセスの一例400を示す。ビットインターリービング状態機械400は、新規のターボパケットが符号化器から到着するまで、BITIDLE状態410にあることができる。インターリーバのエンジンは、420の状態WRBNK0、430の状態WRBNK1、440の状態WRBNK2 および450の状態WRBNK3において別々にターボパケットの長さの約1／4のビットインターリービングメモリに書き込みをする。状態WRBK0L 460およびWRBK2L 470は、8で割り切れない長さを備えるパケットについての特別なインターリービング状態または場合、例えばレート２／３の場合である。

420のWRBNK0： 同じクロックサイクルおよび隣接するアドレスにおいてバンク0およびバンク3を書け。divide_by_8パケットについて、アドレスシーケンスは、例えば(0 1)(2 3)(4 5)...(N／4−2 N／4−1)である。not_divide_by_8パケットについて、アドレスシーケンスは、例えば(0 1)(2 3)(4 5)...(N／4−3 N／4−2)である。

430のWRBNK1： 同じクロックサイクルおよび隣接するアドレスにおいてバンク1およびバンク2を書け。divide_by_8パケットについて、アドレスシーケンスは、例えば(1 0)(3 2)(5 4)...(N／4−1 N／4−2)である。not_divide_by_8パケットについて、アドレスシーケンスは、例えば(1 2)(3 4)(5 6)...(N／4−2 N／4−1)である。

440のWRBNK2： 同じクロックサイクルおよび隣接するアドレスにおいてバンク1およびバンク2を書け。divide_by_8パケットについて、アドレスシーケンスは、例えば(0 1)(2 3)(4 5)...(N／4−2 N／4−1)である。not_divide_by_8パケットについて、アドレスシーケンスは、例えば(0 1)(2 3)(4 5)...(N／4−3 N／4−2)である。

450のWRBNK3： 同じクロックサイクルおよび隣接するアドレスにおいてバンク0およびバンク3を書け。divide_by_8パケットについて、アドレスシーケンスは、例えば(1 0)(3 2)(5 4)...(N／4−1 N／4−2)である。not_divide_by_8パケットについて、アドレスシ−ケンスは、例えば(1 2)(3 4)(5 6)...(N／4−2 N／4−1)である。

460のWRBK0L： バンク0の最終ビットおよびバンク2の最初のビットを書け。not_divide_by_8パケットのみについて、(N／4−1 0)。

470のWRBK2L： バンク1の最終ビットおよびバンク3の最初のビットを書け。not_divide_by_8パケットのみについて、(N／4−1 0)。上でみたように、状態機械プロセス400によって示される並列実行方式は、少なくとも半分待ち時間を低減する。このことはターボパケットのサイズによっては限定されない。２つ以上のビットを並列に処理することによって他の効率を得ることができることは、すぐわかるところであろう。

図5は、ビットインターリービング処理の一例500を示す。510に進み、データビットのサブセットが無線送信機符号化器から受信される。そのような符号化ビットは、FLO(Forward Link Only)または他のOFDM送信の部分として生成することができる。520において、処理するべきデータサブセットのタイプが決定される。例えば、2ビットのアーキテクチャでは、510のデータサブセットからのあらゆる2ビットがそれぞれのクロックサイクルごとに並列に処理される。上でみたように、必要があれば、例えば4ビットのグルーピングまたは8ビットのグルーピングのような他のデータグルーピングも採用可能である。530において、処理パスまたは状態機械サイクルの数が決定される。例えば、8で割り切れるデータサブセットでは、そのような偶数の境界（例えば、20ビット、1500ビット）に出会わないビットアレンジメントのための特別のプロセスをリザーブしておく必要がないので、比較的少ない数の処理ステップを採用することができる。８で割り切れないデータグルーピングが採用される場合、図4のステップ460および470において上に示されたような追加ステップを使用することができる。540において、インターリービング操作はクロックの遷移に基づいて並列に実行することができる。上でみたように、少なくとも2つのビットがインターリービング処理により並列に処理される。550において、インターリービング処理からの出力は、バッファに書き込まれ、ここで、これらのビットはその後、スクランブルされ、送信機から無線ネットワークに送信される。

図6は、無線システムのためのネットワークレイヤの一例600を示す。FLO(Forward Link Only)の無線インターフェースのプロトコル参照モデルが図6に示される。一般に、FLO無線インターフェース仕様は、レイヤ１（物理レイヤ）およびレイヤ２（データリンクレイヤ）を備えているOSI（Open Systems Interconnect）ネットワーキングモデルに対応するプロトコルおよびサービスをカバーする。データリンクレイヤは、2つのサブレイヤ、すなわち、MAC（Media Access Control）サブレイヤ606およびストリームサブレイヤ608にさらに細分される。上部レイヤ610は、OSIレイヤ3−7を含み、および、制御情報の内容および様式とともに、マルチメディアコンテンツの圧縮、マルチメディアへのアクセス制御を含むことができる。MACレイヤ606は、多重化およびQOS（サービスの質）配信機能612を含んでいる。MACレイヤ606はまた、論理チャネル614を含んでいる。

FLO無線インターフェース仕様は、様々なアプリケーションおよびサービスをサポートする設計上の柔軟性を認容するために、典型的には上部レイヤを指定しない。前後の関係（context）を提供するために、これらのレイヤについて説明する。ストリームレイヤは、上部レイヤの最大3つのフローを１つの論理チャネルに接続する多重化を含んでいて、上部レイヤパケットを各論理チャネルのストリームに結合し、および、パケット化および残差処理の機能を提供している。MAC（Media Access Control）レイヤの特徴は、物理レイヤへの制御アクセスを含んでいて、論理チャネルと物理チャネルの間のマッピングを実行し、物理チャネル上の送信のために論理チャネルを多重化し、モバイルデバイスにおいて論理チャネルを分離し（de-multiplex）、および／またはQOS（サービスの質）要件を実行する。物理レイヤの特徴は、フォワードリンクのためのチャンネル構造を提供すること、および周波数、変調および符号化の要件を定義することを含んでいる。

一般に、FLO技術は、直交周波数分割多重(OFDM)を利用する。OFDMは、デジタル音声放送(DAB)、地上波デジタル映像放送(DVB-T)および地上波総合デジタル放送(ISDB-T)によっても利用される。一般に、OFDM技術は、大きなセルSFN（single frequency network）におけるモビリティ要件を充足しつつ、高いスペクトル効率を達成することができる。また、OFDMは、適切な長さの周期的プレフィックス―直交性を促進し搬送波間の干渉を低減するためにシンボル（データシンボルの最後部のコピー）の前に付加される防護間隔―を有する多重送信機からの長い遅延に対処することができる。この間隔の長さがチャネル遅延の最大値より大きいかぎり、前のシンボルの反射は除去されて直交性が保たれる。

図7に進み、FLO物理レイヤ700が示される。FLO物理レイヤは、４Kモード（4096のサブキャリヤの変換サイズを出力）を使用し、８Kモードに比べて優れたモバイルパフォーマンスを提供し、その一方で、かなり大きなSFNセルにも役立つ十分長い防護間隔を維持している。迅速なチャンネル取得は、最適化されたパイロットおよびインターリーバの構造設計を通じて達成することができる。FLO無線インターフェースに組み込まれたインターリビングスキームは、時間ダイバーシティを促進する。パイロット構造およびインターリーバ設計は、長い取得時間によってユーザを煩わせることなく、チャンネル利用を最適化する。一般に、FLO送信された信号は、700に示されるようにスーパーフレームに組織化される。各々のスーパーフレームは、TDMパイロット(時分割多重)、オーバーヘッド情報シンボル(OIS)、およびワイドエリアおよびローカルエリアのデータを内包しているフレームを含む４つのデータフレームから構成される。TDMパイロットは、OISの迅速な取得を可能にするために提供される。OISは、スーパーフレームにおける各媒体サービスのデータの場所を記述する。

典型的には、各々のスーパーフレームは、割り付けられた帯域幅(6MHzに対して1200のシンボル)の1mHz当たり200のOFDMシンボルから成る。また、各々のシンボルは、アクティブなサブキャリヤの7つのインターレースを内包している。各々のインターレースは、周波数の中で一様に分散される。その結果、それは、利用可能な帯域幅の中で十分な周波数ダイバーシティを達成する。これらのインターレースは、実際に使われるインターレースの持続時間と数が異なる論理チャネルに割り当てられる。これは任意のデータソースによって達成される時間ダイバーシティにおける柔軟性を提供する。時間ダイバーシティを改善するために、より低いデータレートのチャンネルにはより少数のインターレースを割り当てることができ、その一方、ラジオのオンタイムを最小化し、消費電力を減らすために、より高いデータレートのチャンネルはより多くのインターレースを利用する。

取得時間は、低および高データレートチャンネルの両方について、一般に同じである。したがって、周波数および時間ダイバーシティは、取得時間を犠牲にすることなく、維持することが可能である。非常にしばしばあることであるが、可変レートのコーデック(圧縮器と復元器が１つになったもの)により可能とされる統計的多重化利得を得るために、リアルタイム(ライブストリーミング)のコンテンツを運ぶのにFLO論理チャネルが使われる。各々の論理チャネルは、異なるアプリケーションについて様々な信頼性およびQOS（サービスの質）要件をサポートするために、異なる符号化レートおよび変調を持つことができる。FLOの多重化スキームによって、デバイス受信機は、電源消費を最小限にするために、それが関心を持っている単一の論理チャネルの内容を復調することができる。モバイルデバイスは、映像および関連する音声を異なる論理チャネルの上で送信することを可能にするために、マルチプルの論理チャネルを同時に復調することができる。

誤り訂正および符号化技術を採用することもできる。一般に、FLOは、ターボ内部コード13およびリードソロモン(RS)14の外部コードを組み込んでいる。典型的には、ターボコードパケットは、CRC（Cyclic Redundancy Check)を内包している。RSコードは、正しく受信されるデータについては、計算される必要はない。そのことは好ましい信号条件の下では、さらなる電力節減という結果をもたらす。別の態様は、FLO無線インターフェースを5、6、7および8MHzの周波数帯幅をサポートするように設計することである。非常に望ましいサービスの提供を単一の無線周波数チャネルで達成することができる。

図8は、本明細書において示される1つまたはそれ以上の態様に準拠する、無線通信環境において採用されるユーザデバイス800を示す。ユーザデバイス800は、例えば受信アンテナ(不図示)から信号を受け取る受信機802を備え、その上で受信信号に典型的なアクション(例えばフィルタリング、増幅、ダウンコンバートなど)を実行し、そして調整した信号をデジタル化してサンプルを得る。受信機802は非線形の受信機であってよい。復調器804は、受信したパイロットシンボルを復調し、チャネル推定のためにプロセッサ806へ送ることができる。FLOチャネルコンポーネント810は、前に説明したようにFLO信号を処理するために提供される。これはデジタルストリームの処理を含むことができる。プロセッサ806は、受信機802によって受信された信号を分析しおよび／または送信機816によって送信される信号を生成することをもっぱらとするプロセッサ、ユーザデバイス800の1つまたはそれ以上のコンポーネントを制御するプロセッサ、および／または、受信機802によって受信された情報を分析し、送信機816によって送信される情報を生成しおよびユーザデバイス800の1つまたはそれ以上のコンポーネントを制御するプロセッサであることができる。

ユーザデバイス800は、プロセッサ806に実効的に連結されメモリであって、無線ネットワークデータ処理に関連する情報を記憶するメモリ808を追加的に含むことができる。本明細書に説明されるデータ記憶（例えばメモリ）のコンポーネントは揮発性メモリまたは不揮発性メモリのいずれでもよく、また揮発性および不揮発性メモリの両方を含むものでもあってよいことが認識されるだろう。実例として、ただし以下のものに限られないが、不揮発性メモリは、読み取り専用メモリ(ROM)、プログラマブルROM(PROM)、電気的プログラマブルROM(EPROM)、電気的消去可能ROM(EEPROM)またはフラッシュメモリを含むことができる。揮発性メモリは、ランダムアクセスメモリ(RAM)を含むことができる。それは外部キャッシュメモリとして動作する。実例として、ただし以下のものに限られないが、RAMは、シンクロナスRAM(SRAM)、ダイナミックRAM(DRAM)、シンクロナスDRAM(SDRAM))、ダブルデータレートSDRAM(DDRSDRAM)、エンハンスドSDRAM(ESDRAM)、Synchlink DRAM(SLDRAM)および直接Rambus RAM(DRRAM)などの多くの形式において利用可能である。本件主題のシステムおよび方法のメモリ808は、これらのおよびその他の任意のタイプのメモリを備えることを意図するものである。ただし、そのようなものに限るものではない。ユーザデバイス800は、FLOデータを処理するための背景モニタ812、シンボル変調器814、および変調された信号を送信する送信機816をさらに備える。

図9は、複数の受信アンテナ906を通じて1つまたはそれ以上のユーザデバイス904から信号を受信する受信機910を有する基地局902、および送信アンテナ908を通じて1つまたはそれ以上のユーザデバイス904に送信を行う送信機924を備えるシステムの一例900を示す。受信機910は、受信アンテナ906から情報を受信することができ、また受信された信号を復調する復調器912に実効的に関連づけられている。復調されたシンボルは、上記プロセッサと類似し、および無線データ処理に関連する情報を記憶するメモリ916に連結されているプロセッサ914によって分析される。プロセッサ914は、1つまたはそれ以上のそれぞれのユーザデバイス904に関連するFLO情報の処理を促進するFLOチャンネルコンポーネント918にさらに連結されている。

変調器920は、送信機922によって送信アンテナ908を通じてユーザデバイス904に送信するための信号を多重化することができる。FLOチャネルコンポーネント918は、ユーザデバイス904との通信のための任意の送信ストリームのための最新のデータストリームに関係する信号に情報を添えることができる。それは、新しい最適チャネルが識別され認識されたという表示を提供するためにユーザデバイス904に送信されることができる。

図10は、例示的な無線通信システム1000である。無線通信システム1000は、簡潔さの目的のために、1つの基地局および1つの端末を描いている。しかしながら、本件システムは1つまたはそれ以上の基地局および／または1つまたはそれ以上の端末を含むことができること、ここにおいて追加的な基地局および／または端末は下記の例示的な基地局および端末と本質的に類似のものでもよくまた異なるものであってもよいことが正しく認識されるべきである。

さて図10に関し、ダウンリンクの上で、アクセスポイント1005において、送信(TX)データプロセッサ1010は、トラフィックデータを受信し、フォーマットし、符号化し、インターリーブし、変調(またはシンボルマップ)し、変調シンボル(「データシンボル」)を提供する。シンボル変調器1015は、前記データシンボルおよびパイロットシンボルを受信し、処理し、シンボルのストリームを提供する。シンボル変調器1015は、データおよびパイロットシンボルを多重化し、それらを送信機ユニット(TMTR)1020に供給する。各々の送信シンボルは、データシンボル、パイロットシンボルまたはゼロ値の信号であってよい。パイロットシンボルは、各シンボル期間中、連続的に送られてもよい。パイロットシンボルは、周波数分割多重(FDM)、直交周波数分割多重（OFDM)、時分割多重(TDM)、または符号分割多重（CDM)であることができる。

TMTR 1020は、シンボルのストリームを受信し、1つまたはそれ以上のアナログ信号に変換し、およびさらにそのアナログ信号を調整(例えば、増幅、フィルタリング、および周波数アップコンバート)することによって無線チャンネル上の送信に適合したダウンリンク信号を生成する。ダウンリンク信号は、その後アンテナ1025を通して端末に送信される。端末1030において、アンテナ1035は、ダウンリンク信号を受信し、受信した信号を受信機ユニット(RCVR)1040に送る。受信機ユニット1040は、受信した信号を調整(例えばフィルタリング、増幅、および周波数ダウンコンバート)し、および調整した信号をデジタル化してサンプルを得る。シンボル復調器1045は、受信したパイロットシンボルを復調して、チャネル推定のためにプロセッサ1050に供給する。シンボル復調器1045は、プロセッサ1050からダウンリンクのための周波数応答推定をさらに受信し、受信したデータシンボルについてデータ復調を行うことによってデータシンボル推定（これは送信されたデータシンボルの推定である）を得、および該データシンボル推定をRXデータプロセッサ1055に供給する。RXデータプロセッサ1055は、該データシンボル推定を復調（すなわちシンボルマップの逆）し、逆インターリーブし（de-interleave）、および復号し、もって送信されたトラフィックデータを復元する。シンボル復調器1045およびRXデータプロセッサ1055による前記処理は、アクセスポイント1005におけるシンボル変調器1015およびTXデータプロセッサ1010による処理に対してそれぞれ補完的である。

プロセッサ1090および1050は、アクセスポイント1005および端末1030におけるオペレーションをそれぞれ指令（例えば、制御、調整、管理等）する。プロセッサ1090および1050はそれぞれ、プログラムコードおよびデータを記憶するメモリユニット（不図示）と関連づけることができる。プロセッサ1090および1050はまた、それぞれアップリンクおよびダウンリンクのための周波数およびインパルス応答推定を引き出すための計算処理を行なうことができる。

本明細書において説明されるシステムおよびデバイスは、ハードウェア、ソフトウェアまたはそれらの組み合わせにおいて実装することができる。ハードウェア実装については、チャネル推定に使用される処理ユニットは、1つ又はそれ以上の特定用途向けIC(ASIC)、デジタル信号プロセッサ(DSP)、デジタル信号処理デバイス(DSPD)、プログラマブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)、プロセッサ、コントローラ、マイクロコントローラ(マイクロプロセッサ)、本明細書において説明される機能を実行するように設計された他の電子ユニット、またはこれの組み合わせの内部で実装することができる。ソフトウェアについては、実装は、本明細書において説明される機能を実行するモジュール(例えば、手順、機能など)によることが可能である。

ソフトウェアコードは、メモリユニットに記憶し、プロセッサ1090および1050によって実行することができる。

ソフトウェア実装については、本明細書において説明される技術は、本明細書において説明される機能を実行するモジュール(例えば手順、機能など)で実装することができる。ソフトウェアコードは、メモリユニットに記憶し、プロセッサによって実行することができる。メモリユニットは、プロセッサの内部またはプロセッサの外部で実装することができる。いずれにせよ、メモリユニットは、当該技術分野でよく知られているような様々な手段によってプロセッサに対して通信可能的に連結されている。

上で説明されたことは、例示的な実施形態を含む。もちろん、実施形態を説明する目的のために、コンポーネントまたは方法の考えられるあらゆる組み合わせのすべてを説明することは不可能である。しかし、当業者であれば、さらに多くの組み合わせおよび入れ替えが可能であることを認識することができるであろう。したがって、これらの実施形態は、添付されている請求項の精神および範囲の内にあるような変更、修正および変形をすべて包含することを意図するものである。さらに、「含む」（includes）という語が発明の詳細な説明または請求項のいずれかにおいて使用される範囲において、その語は、「備える」（comprising）という語が請求項において接続的な語として採用される場合に解釈されるのと同じような意味で包括的であることを意図するものである。

無線システムのための並列ビットインターリーバを示す図式的ブロック図。 例示的な並列ビットインターリーバの処理の考察を示す図。 例示的な並列ビットインターリービングのバッファを示す図。 例示的な並列ビットインターリービングの状態機械プロセスを示す図。 例示的なビットインターリービングのプロセスを示す図。 無線システムのための例示的なネットワークレイヤを示す図。 無線システムのための例示的なデータ構造および信号を示す図。 無線システムのための例示的なユーザデバイスを示す図。 無線システムのための例示的な基地局を示す図。 例示的な無線送信機および受信機システムを示す図。

Claims (31)

1. 無線データパケットを処理するための方法であって、
   無線送信機において処理するべきデータビットのサブセットを決定すること、
   前記データを記憶するためにクロックエッジを採用すること、および、
   データビットの前記サブセットからの少なくとも2つのビットを任意のクロックエッジごとにインターリーバメモリにマップすること、
   を備える方法。
2. 前記データビットをFLO(Forward Link Only)無線送信の部分として送信することをさらに備える請求項1の方法。
3. データビットの前記サブセットを少なくとも1つの符号化器から生成することをさらに備える請求項1の方法。
4. 前記少なくとも２つのデータビットをコンステレーションシンボルの１つのセットとしてマップすることをさらに備える請求項1の方法。
5. 前記データビットを処理するために行および列を有する行列式を生成することをさらに備える請求項1の方法。
6. 前記行列式中の前記行を交換することをさらに備える請求項5の方法。
7. クロックの立ち上がりエッジまたは立ち下がりエッジごとに前記行列式内の少なくとも2つのビットを処理することをさらに備える請求項6の方法。
8. データビットの前記サブセットが定数によって割り切れるかどうかを決定することをさらに備える請求項1の方法。
9. 前記定数は８である、請求項８の方法。
10. データビットの前記サブセットが前記定数によって割り切れない場合代替的機械操作を行なうことをさらに含む請求項8の方法。
11. 状態機械内の停止状態を処理することをさらに備える請求項1の方法。
12. 並列ビットインターリービングルーチンを行うために少なくとも2つのメモリバンクに書き込みを行うことをさらに備える請求項1の方法。
13. 前記メモリバンクのためにデータ入力、アドレス入力またはチップセレクト入力を受信することをさらに備える請求項12の方法。
14. データパケットの長さの約4分の１のメモリバンクに書き込みを行うことをさらに備える請求項12の方法。
15. バンク０書き込み状態、バンク１書き込み状態、バンク２書き込み状態およびバンク４書き込み状態の少なくとも１つを生成することをさらに備える請求項12の方法。
16. 割り切れないデータパケットのために少なくとも１つの追加の状態を生成することをさらに含む請求項15の方法。
17. 前記メモリバンクのためにアドレスシーケンスを生成することをさらに備える請求項12の方法。
18. バンク０書き込み操作およびバンク３書き込み操作を同じクロックサイクルでおよび隣接するアドレスにしたがって生成することをさらに備える請求項12の方法。
19. バンク１書き込み操作およびバンク２書き込み操作を共有のクロックサイクルでおよび隣接するアドレスにしたがって生成することをさらに備える請求項12の方法。
20. バンク０書き込み操作およびバンク３書き込み操作を共有のクロックサイクルでおよび隣接するアドレスにしたがって生成することをさらに備える請求項12の方法。
21. 共有のクロックサイクルの間に読み出されるまたは書き込まれる前記メモリバンクを構成することをさらに備える請求項12の方法。
22. 無線ネットワークのための送信機であって、
    送信機符号化器からの出力を処理するための少なくとも2つのバッファ、
    前記バッファ中のデータサイクルを駆動するためのクロック、および
    前記クロックの共有のサイクルの間にインターリービング処理の少なくとも２つのビットで前記バッファを更新するための状態エンジン
    を備える送信機。
23. 前記バッファのためのデータおよびアドレスコンポーネントをさらに備える請求項22の送信機。
24. 前記状態エンジンは、偶数では割り切れないデータパケットを処理するための状態をさらに備える請求項22の送信機。
25. 前記状態エンジンは、前記並列インターリービング処理のための少なくとも4つの状態をさらに備える請求項22の送信機。
26. 無線ネットワークにおける送信機データを処理するためのコンポーネントであって、
    データパケットを符号化するための手段;
    前記データパケットを共有のクロックサイクルでインターリーブするための手段、および
    無線送信における採用のために前記データパケットをコンステレーションにマップするための手段
    を備えるコンポーネント。
27. 機械実行可能な命令を内蔵する機械可読媒体であって、
    無線送信機局内のデータパケットを符号化すること、
    前記データパケットの少なくとも２つのビットを記憶するためにクロックエッジを採用すること、および
    前記データパケットからの前記少なくとも2つのビットを共有のクロックエッジごとにインターリーバのコンポーネントにマップすること
    を備える機械可読媒体。
28. データ構造を内蔵する機械可読媒体であって、
    無線送信機のために符号化されたデータパケットを記憶するデータフィールド、および
    前記符号化されたデータパケットから処理されたインターリーブされたパケットを記憶するためのデータフィールド、前記インターリーブされたデータパケットは共通のクロックサイクルからの少なくとも2つのビットを記憶する、
    を備える機械可読媒体。
29. 偶数によって割り切れない符号化されたデータパケットのために前記インターリーブされたデータパケットを処理するために状態コンポーネントを備える請求項28の機械可読媒体。
30. 無線通信装置であって、
    OFDM放送のためのデータを符号化するためのコンポーネントを含んでいるメモリ、および
    前記データの少なくとも2つのビットのために共通のクロックサイクルに基づいて前記データのためにインターリーブパターンを決定するプロセッサ
    を備える無線通信装置。
31. 無線通信環境においてデータを送信するための命令を実行するプロセッサであって、前記命令は、
    OFDM放送パケットを符号化すること、
    前記OFDM放送パケットをインターリーブすること、および
    状態機械の１クロックサイクルの間に前記OFDM放送パケットの少なくとも2つのビットを記憶すること
    を備えるプロセッサ。

Images