JP2009535549A - 小容積で高精度の膜及びキャビティを集合的に製造する方法 - Google Patents

Abstract

本発明は、セミコンダクターオンインシュレーターと呼ばれるウエハ内に所定の厚さｄを有するキャビティ及び／又は膜（２４）を集合的に製造する方法に関連し、絶縁層上で厚さｄを有する少なくとも１つの半導体表面層を備え、この絶縁層自体は基板上に支持され、この方法は、前記表面層内に前記キャビティ及び／又は膜を形成するために、厚さｄを有する半導体表面層をエッチングする段階であって、この絶縁層が停止層を形成する段階を備える。

Description

本発明は、高精度の寸法制御を有する、キャビティ、膜またはマイクロポンプの集合的な製造の分野に関する。

本発明は、マイクロ流体及びマイクロ空気圧用途に有用な、正確な容積制御を必要とする、例えばシリコンである半導体材料から作られる構成要素の製造に特に適用することができる。

本発明は、例えばナノリットルまたはピコリットルのオーダーのマイクロ容積の液体の入力を制御するためのマイクロポンプ及び膜を形成するために、マイクロ流体において使用することができる。

本発明の他の用途は、特にマイクロリットルまたはナノリットルまたはそれ未満の測定される量の生成物の配分のための、少量の液体または気体の生成物の制御された再現可能な及び高精度の分配のために素子の製造である。

このような流体構成要素は、文献ＤＥ１９７１９８６１及びＤＥ１９７１９８６２に開示されている。

現在、シリコン素子内のキャビティ及び膜は、乾式または湿式エッチングによってシリコンプレートから作られる。膜及びキャビティの厚さの値は、初期のシリコンウエハ（この厚さにおけるその厚さ及び許容範囲）及び使用されるエッチング方法（エッチング速度及び工程の均一性）に直接依存している。

数十から数百ミクロンのエッチングされる厚さにおける一ミクロンのオーダーの高精度を達成するために、このような方法は、ウエハ（工程の均一性）上における製造期間を通してウエハ毎（ウエハの厚さ及び工程の均一性）に測定を必要とする。

従って、ウエハ厚さ及び工程における許容誤差のために、高精度は、これらのウエハが、頻繁な確認を用いて、この工程が十分に均一ではない場合に製造の成功率の減少の危険性を伴って個々に処理された場合のみ可能である。

従って、生じる問題は、ウエハが個々に処理されなければならないということである。

周知の方法を用いて、非常に厳しい厚さ許容範囲（１μｍのオーダーの）を必要とする素子を製造するための集合的なバッチは、不可能である。これは、エッチング方法の不均一性及び半導体ウエハの厚さの不均一性（一のウエハにおける及びウエハ毎の）のためである。

この発明が解決しようとする第１の課題は、集合的にウエハを処理することができる方法を見出すことである。

繰り返される正確な寸法確認を必要とする周知の技術は、エッチング方法中にウエハの各々において行われる。このタイプの確認は、エッチングされる厚さを決定する、従って要求された厚さを達成するために継続するエッチング時間を決定する手段を提供する。このような方法は、使用されるエッチング方法による速度変動作用を避けるために反復的でなければならない。

さらに、この工程におけるあらゆる急変動は、ウエハの損失をもたらすことがある。特に、それがエッチング時間に基づく方法であることを考慮すると、この方法中のあらゆる急変動（ウエハにおけるエッチング速度及び／又はエッチング均一性）が、特定の厚さ以上の余分な厚さをもたらすことがある。それで、このウエハは、仕様外になり、不合格と判定される。

従って、この技術は、集合的なバッチ方法に基づく大量生産における重大な欠陥に苦しむ。許容範囲が非常に厳しい膜及びキャビティの製造（上述の用途におけるバルブ開口圧力及びキャビティ容積における極めて正確な制御）は、使用されるエッチング方法の均一性及び再現性に大いに依存する。さらに、半導体ウエハの厚さにおける許容範囲は、周知の製造工程に伴う不均一性に対して追加的である。
独国特許発明第１９７１９８６１号明細書 独国特許発明第１９７１９８６２号明細書

本発明は、これらの問題を解決するためのものである。

それは、特に集合的であるかバッチに、正確に制御された厚さを有する膜及び／又はキャビティを製造する方法を提供する。

それは、第１に所定の厚さを有する少なくとも１つのキャビティ及び／又は膜を製造する方法に関し、
絶縁層上にある厚さｄを有する半導体表面層を備えるウエハを選択する段階であって、この絶縁層自体が基板に支持され、それが例えばＳＯＩまたはダブルＳＯＩウエハである段階と、
表面層をエッチングする段階であって、この絶縁層がこの表面層内に前記キャビティ及び／又は膜を形成するための停止層を形成する段階と、を備える。

前記キャビティ及び／又は膜は、流体を密閉容積（closed volume）または半密閉容積（semi-closed volume）に導入するための手段を形成する。

本発明によれば、シリコンオンインシュレーター（ＳＯＩ）タイプ、または、より一般的には“セミコンダクターオンインシュレーター”タイプの１つ又はいくつかの特定の材料のウエハが使用される。特に、エピタキシャル成長によって得られるＳＯＩウエハ、または、より一般的には結合によって通常得られる標準的なＳＯＩウエハが使用されることができる。

ＳＯＩウエハまたはそれ自体が基板に支持される絶縁層の上にある厚さｄを有する半導体表面層を備えるウエハにおいて、例えばＳＯＩの場合においてシリコンから作られる半導体層は、全体のウエハに対して制御された正確な厚さを有する。これは、ウエハのバッチの場合及びバッチ毎の場合である。この厚さの精度（現在、１μｍまたは１μｍ未満のオーダーである）は、精度素子の製造において要求される精度以上である。この結果は、エッチング後に、形成されるキャビティまたは膜が如何なる寸法制御も必要としないことである。さらに、この方法は、停止層に達するとエッチングが停止されるので、エッチング速度に対して如何なる制御も必要としない。

マスクは、エッチング前に、この表面層の上または上方に位置されてもよい。

いくつかのキャビティまたは膜は、一組のウエハから出発する本発明を用いて形成されてもよい。

次いで、これらのウエハは、位置合わせされることができ、次いで、高精度の密閉または半密閉容積を形成するために組み立てられる。寸法の１つ（一般的に深さと呼ばれる）は、表面層の厚さによって制御され、この容積の他の２つの寸法（一般的に幅及び長さと呼ばれる）は、例えばエッチング方法のマスクによって制御される。

これらのウエハは、中間材料の追加の有無に関わらず直接または間接的に組み立てられる。この組立体は、分子結合タイプであってもよい。

従って、本発明は、ウエハのバッチにおける各々のウエハにおいて、本発明によって行われる方法を備える、好ましくは集合的にキャビティ及び／又は膜及び／又はマイクロポンプを製造する方法に関する。

本発明は、マイクロバルブを製造する方法にも関し、
本発明による方法を用いて、第１のセミコンダクターオンインシュレーターのウエハの半導体表面層に前記マイクロバルブの少なくとも１つのシートを形成する段階と、
本発明による方法を用いて、第２のセミコンダクターオンインシュレーターのウエハの半導体表面層に前記マイクロバルブの少なくとも１つの膜を形成する段階と、
この膜をこのシート上に位置させるために、この第１及び第２ウエハを組み立てる段階と、を備える。

このような方法は、
少なくともこの第１のウエハ内に少なくとも１つの膜と、このウエハの半導体材料の表面層内に少なくとも１つのシートと、この第２のウエハの半導体材料の表面層内に少なくとも１つのシート及び少なくとも１つの膜とを形成する段階と、
この第１及び第２のウエハをそれらの前面を用いて組み立てる段階であって、少なくとも２つのマイクロバルブを形成する段階と、をさらに備える。

例えばＳＯＩタイプのウエハである第３のウエハにカバーを形成する段階と、このカバーに少なくとも１つのマイクロバルブを組み立てる段階とがありえる。このカバーは、少なくとも１つの膜を含んでもよい。例えば圧電性の、静電的な、空気圧の又は磁気的な駆動手段である、膜の駆動手段が形成されてもよい。この膜は、第３のウエハ内に形成される２つのキャビティによって区切られてもよい。

ＳＯＩタイプのウエハの１つ又はバッチの使用によってもたらされる精度によって、本発明による方法は、膜及びキャビティを形成するために特に適切である。

中間材料の追加の有無に関わらず、例えば分子結合による直接または間接結合によるウエハの一方から他方への移動方法を用いた互いのウエハの組立体は、アクセスがバルブ（制御された厚さを有し、本発明によって形成される）によって制御され、その容積が膜（制御された厚さを有し、本発明によって形成される）上で行われる動作によって変化することがある密閉または半密閉容積を形成する手段を提供する。

この移動要素（バルブ、フレキシブル膜など）は、最終積層体内のあらゆるウエハに記載された方法を用いて形成されてもよく、従って、形成された密閉容積または半密閉容積内にこれらの可動素子の配置を可能にする。これによって、複雑な素子を製造することが可能になる。この可動素子が機械的な、電気的な、磁気的な、空気圧のまたはハイドロニューマチックなタイプのモーター素子によって制御されてもよい。

この膜及び／又はバルブの厚さは、それらの剛性を制御する手段を提供し、このキャビティの厚さは、形成された容積の寸法パラメータの１つを制御する。この剛性は、所定の機械的動作に対して配置される容積、または、バルブが閉じたり開いたりする圧力の閾値を定義する。

その容積の他の２つの寸法、この膜及びバルブは、マスク段階によって制御されてもよく、この精度は、１μｍより良いものである。例えば、使用されるマスク技術は、１／１０μｍまたはそれ未満のオーダーの精度が既に可能であるマイクロエレクトロニクス技術である。

本発明は、マイクロバルブタイプの素子にも関し、
第１のＳＯＩウエハの半導体層の前記マイクロバルブの少なくとも１つのシートと、
第２のＳＯＩウエハの半導体層の前記マイクロバルブの少なくとも１つの膜と、
前記膜が前記シート上の動作しない位置に支持されるように組み立てられる第１及び第２のウエハと、を備える。

このような装置は、前記第１のＳＯＩウエハの前記半導体層の少なくとも２つのマイクロバルブのシートと、この第２のＳＯＩウエハの半導体層の少なくとも２つのマイクロバルブのシートとを備えてもよい。

他の実施形態によれば、このような素子は、例えば第３ウエハで形成されるカバーを備えてもよく、２つの組み立てられたウエハを備える流体循環チャンバーを形成する。このチャンバーは、カバーに形成された膜によって区切られてもよい。例えば、前記カバーは、この発明による方法によって得られるマイクロバルブと組み合わされることができる。

この膜の駆動手段が備えられてもよく、これらの駆動手段は、膜に近接するキャビティ内に配置されることもありえる。

この発明による素子の全ての機能は、いくつかのウエハの組立体によって得られることができる。

次いで、機械的な動作（切断）は、互いに部分を分離し、それらの寸法を調整するために行われることができ、この素子の可動要素（例えばバルブ）を損傷することなく、形成される密閉容積または半密閉容積に汚染が侵入しないことを保証する。

半導体（上部膜または下部膜）のエッチングは、如何なる中間の寸法の確認を実行することなく、いくつかのウエハのバッチ上で好ましくは行われる。埋め込まれた酸化物層は、エッチング停止層として作用し、形成されたキャビティ及び／又は膜は、エッチングされた半導体膜の厚さによって単に固定される。従って、生成された構造体の寸法は、セミコンダクターオンインシュレーターのウエハの製造者の使用によって、特にこれらのウエハの厚さ均一性によって制限される。

本発明の第１実施形態は、図１Ａから１Ｅを参照して検討される。

ＳＯＩなどのウエハ２（図１）またはより一般的には組立体が基板８に支持される、絶縁層６上の半導体材料のウエハ４から開始して、本発明は、非常に良好に制御された寸法、特に厚さｄにおける寸法を有するキャビティ及び／又は膜を形成するために使用することができる。

例えば、ＳＯＩ構造体は、文献ＦＲ２６８１４７２に開示されている。

このウエハ２は、半導体表面膜４の厚さｄが素子の要求（厚さｄ及び許容範囲）に適合される、ＳＯＩ（シリコンオンインシュレーター）タイプまたは派生物（ダブルＳＯＩまたはＥＰＩＳＯＩ）、または、より一般的には、セミコンダクターオンインシュレーターでありえる。

一般的に、例えば、この層６の厚さが数百ｎｍまたはそれ以上のオーダーであり、例えば１００ｎｍから２μｍの間である一方で、シリコンまたは他の半導体材料から作られる表面層４は、約１００ｎｍから１００μｍに等しい厚さｄを有してもよい。この厚さｄは、ウエハの製造中に、非常に良く、例えば±１μｍ内で制御される。

後のエッチング段階におけるマスクを形成するために設計される材料１０、１０’（例えば、窒化ケイ素、金属、酸化物または樹脂など）は、ウエハ２の各々の側部に堆積される（図１Ｂ）。この材料は、第１のパターンに従って構造化され、この半導体膜４は、乾式または湿式エッチング方法（図１Ｃ）を用いてエッチングされ、層４に前記パターン１２を転写する。この層６は、エッチング停止層を形成する。この技術は、この層４の厚さｄによって決定される所望の厚さを有して、この層４に所望のパターンをエッチングするために使用される。製造後のこの厚さの確認は、層４の厚さｄの選択によって行われるので、不必要である。同様に、停止層に達した場合にエッチングが停止するので、エッチング速度を制御する必要性はない。

マスキング段階によって、ウエハ２の平面（この平面は、図面の平面に垂直である）のキャビティまたは膜の寸法の２つが制御される。このマスク技術の精度は、１μｍの十分の一またはそれ未満のオーダーである。

この層４自体の初期厚さによって、ウエハ２に垂直な方向ｚｚ’に沿ってエッチングされるパターンの精度が制御される。

これらの操作は、１つのウエハ上で又はウエハのバッチのいくつかのウエハの上でさえ、繰り返されてよく、又は同時に、従って集合的に行われてよい。

図１Ｆにおいて、得られたパターン２０は、層４内に形成され、従って、ｚｚ’方向に沿ったこの層の精度及びマスク技術の精度から恩恵を受ける。それらは、それによって精度の点で同一の利点を有する同一の層にも形成される１つ又はいくつかのキャビティ２１を画定する。

同一の操作は、必要であればウエハの他の面（背面）上で実行することができる（図１Ｅ）。第１に、材料１０の層１４は、背面がエッチングされる場合、それを保護するために前面上に堆積された（図１Ｄ）。

この背面のエッチング段階によって、基板８（または“バルク”）内のパターンまたはキャビティ１２’の形成がもたらされ、この層６は、エッチング停止層として機能する可能性がある。

次いで、前面上の窒化物層１４及び背面上の酸化物層１０’が除去される（図１Ｆ）。

ウエハ２２（ウエハ２と同様の構造を有する）上の、半導体材料からなる表面層４内に形成されることができる他の例の構成要素は、膜２４である。

このような膜２４は、図１Ｇの上部に示され、この膜は、この層４の厚さに対する非常に良好な制御に起因する精度及びこのエッチングマスクの精度からも恩恵を受ける。ウエハ２の前面上にキャビティ２１及びパターン２０を形成し、この同一のウエハ２の背面上にキャビティ１２’を形成するために、この膜２４は、上述された操作と同様の、ウエハ２２における操作を実行することによって得られる。この差異は、使用されるマスクの形態であるが、得られる精度は同一である。

本発明による方法を用いて形成されるマイクロ流体素子の一例は、図１Ｉに示される。

このような構成要素は、少なくとも１つのバルブシート２０またはバルブと、このシート上に支持される少なくとも１つの膜２４とを備える。

これらの２つの要素の各々は、以上に説明された方法を用いてＳＯＩタイプの基板の半導体表面層に形成される。従って、それらの各々の厚さは、この表面層の厚さによって決定され、その精度は高いかもしれない（例えば、１μｍの数十分の一のオーダー、例えば、０．５μｍ）。

このような装置によって、微量流体が、図１Ｉに示される推進力Ｐを印加しながら循環することが可能になり、この推進力Ｐは、膜２４を持ち上げるかもしれず、前記微量流体が領域Ｉから領域ＩＩまで通過することが可能になる。このようなマイクロ容積（ボリューム）は、例えば、数ピコリットルまたは数ナノリットルのオーダーであってもよい。

上述の手順は、このような素子を形成するために使用され、シート２０を含む部分と膜２４を含む部分との両方を形成するために使用される。

それによって得られる結果は、バルブのシート２０を画定するこの素子の第１部分である（図１Ｆ）。この表面層４は、このシートまたはこのバルブの形成において薄膜化されなければならず、この層の厚さは、ＳＯＩの厚さに対応して選択された。

図１Ｆは、単一のシート２０を示すが、上述されるように、本発明による方法は、１つのウエハまたはいくつかのウエハの表面上に複数のシートを集合的に形成するために使用することができる。

この組立体の他のウエハは、第１のウエハ上に使用される方法と同一の方法または同様の方法を用いて用意してもよい。

従って、第２のウエハ２２は、バルブとして機能することができる膜２４（既に上述された方式で形成される）を画定するように、前面上に、次いで背面上にエッチングされていてもよい（図１Ｇ）。この膜のシート２０は、第１のウエハ２の前面のエッチング中に露出されるパターンによって画定される。

それによって得られるウエハは、中間材料の追加の有無に関わらず、直接または間接移動技術を用いて組み立てられる（図１Ｇ及び１Ｈ）。生成された容積（ボリューム）は、２から５μｍのオーダーの精度でウエハの各々の間の位置合わせ（ｘｘ’軸に沿って、ＳＯＩウエハの主平面に実質的に平行）を有する半導体ウエハの組立体のために正確でありえる。

得られる生成物は、最終的な構造体を得るために、エッチング方法または機械方法（薄膜化、平削りなど）によって再加工されてもよい。従って、この基板２８は、図１Ｉにおいて薄膜化される。しかし、これらの薄膜化段階は、この精度がＳＯＩの表面層の厚さの選択によって固定されたままであるこの素子の要素に関係がない。

従って、この結果は、流体によって駆動することができるバルブである。この膜の作動推進力Ｐは、この膜が作られる材料の特性、その厚さ及びその側方寸法によって決定される。この厚さは、初期表面半導体層の厚さによって、例えば０．５μｍ以内に制御される。

この発明は、標準的なＳＯＩ（例えば、薄いシリコン−埋め込み酸化物−厚いシリコン）の使用に限定されず、如何なる同様の生成物（例えば、ダブルＳＯＩ：薄いシリコン−埋め込み酸化物−薄いシリコン−埋め込み酸化物−厚いシリコン）にも適用可能でありえる。この埋め込み酸化物層は、あらゆる他の誘電材料（例えば窒化物）によって置き換えてもよい。シリコン以外の材料、例えばＳｉＧｅを使用することができる。

ＳＯＩウエハは、標準的なウエハであってもよく、言い換えれば結合されたウエハであってもよい。この発明の範囲内の一つの有利なオプションによれば、ＥＰＩ−ＳＯＩウエハ、言い換えると表面層４がエピタキシャル成長によって得られ、標準的なＳＯＩウエハよりも良好な厚さ制御を提供するウエハが使用される。

この発明によるマイクロ流体の素子を製造する方法の他の例は、図２Ａから２Ｉに示される。

これは、ＳＯＩの一例を示し、シリコン以外の半導体を使用することができることが分かる。

このような方法で、１つ又は幾つかのシート２０、２０’を画定するパターン及び１つ又は幾つかの膜２４、２４’を画定するパターンは、各々のウエハ内に形成される。従って、図２Ｉは、２つの組立体を含む素子を示し、各々は、シート２０、２０’及び残りの位置のこのシートの上に支持される膜２４、２４’が備えられる。

このような素子を製造する方法は、以下に記載されるだろう。

第１段階は、第１のＳＯＩウエハ２を選択することである（図２Ａ）。前と同じように、表面層４の厚さは、要求に従って定義され、その精度は、１μｍの数十分の一のオーダーでありえ、例えば０．５μｍでありえる。

２つの層１０、１０’は、例えば窒化物Ｓｉ_３Ｎ_４であるが、次いで、このウエハの前面及び背面に形成される（図２Ｂ）。

この層４は、パターン１２、３２を画定するためにウエハ２の前面でエッチングされ、
その結果、パターンまたはパッド及びキャビティは、第１に少なくとも一つの後のシートを形成し、１つのキャビティは、第２に少なくとも１つの後の膜を区切り（図２Ｃ）、次いで、この組立体は、前と同じように保護層の機能を行う材料１０の層１４で前と同じように覆われる（図２Ｄ）。

背面エッチングは、基板８内に１つ又はいくつかのキャビティ１２’、３２’を形成するために使用され（図２Ｅ）、次いで、窒化物または酸化物の層１４、１０’は、膜２４及びシート２０を露出するために除去される（図２Ｆ）。

次いで、薄膜化及び／又は研磨段階を行うことができる。

次の段階は、互いに２つのウエハを位置合わせすることであり、この前面（半導体材料の表面層４が位置している）は、互いに対向している。この相対的な位置合わせは、側方に±２μｍ以内で行われるかもしれない。第２のウエハ２’は、特に、半導体表面層の厚さの精度に関して、ウエハ２において使用される基準と同様の基準に基づいて選択される。第１のウエハ２と同様の処理がそれに適用された。

それによって得られるウエハは、中間材料の追加に関わらず直接または間接移動技術を用いて組み立てられる（図２Ｈ）。形成される容積は、２から５μｍのオーダーの各々のウエハの間での位置合わせの精度を有して半導体ウエハの組立体のために正確であるかもしれない。

次いで、この場合も薄膜化及び／又は研磨段階を行うことができる。

得られる生成物は、最終構造体を得るためにエッチング方法または機械方法（一方及び／又は両方の“バルク”基板の薄膜化及び平削り）によって再加工されるかもしれない（図２Ｉ）。この構造体は、対応するシート２０、２０’の膜を持ち上げるための圧力下で流体が循環することができる少なくとも２つのバルブ２４、２４’を備える。

同一の精度を有する同一の半導体材料４の表面層に幾つかの領域が形成されることができるので、図２Ａ及びそれに続く図面におけるこの例によって、単一のウエハ上における集合的な動作を用いた方法の互換性が示される（図２Ｃ）。

図３Ａから３Ｆは、カバー８０が、例えば図２Ｉに示されるような素子を用いて組み立てられるものからも作られる、この発明による方法の他の実施形態を示す。

半導体材料の表面層５４、誘電層５６及び基板５８（または“バルク”）を備えるＳＯＩウエハ５２では、パターンは、それらの間に膜６４を区切る前面及び／又は背面上に１つ又は幾つかのキャビティ６２、６２’を画定する。

図３Ａから３Ｄに示される層７０、７０’は、図１Ｃの層１０、１０’と同様の、例えば窒化物からなる層である。これらの図は、カバーを形成するために使用される段階の連鎖を示す。

圧電材料６５は、カバー内に形成されるキャビティ６２内に堆積されてもよい（図３Ｄ）。

それによって得られるこの組立体は、図２Ｉで示されるような素子に対向して配置され（図３Ｅ）、次いで、例えば結合によってこの素子と組み合わされてもよい（図３Ｆ）。従って、流体が、第１のバルブ２４’の部位から第２のバルブ２４の部位まで循環することができるように、チャンバー７１は、それによって組み立てられる２つの素子の間に形成されることができる。

この結果は、例えば圧電性の、静電的な、磁気的な、または空気圧の手段によって膜６４が駆動することができるポンプまたはマイクロポンプタイプの素子である。このような手段は、キャビティ６２内に格納されていてもよい。例えば、この駆動は、順に膜２４’の駆動を引き起こし、例えば数ピコリットルまたは数ナノリットルのオーダーのマイクロ容積の流体が通過することを可能にするそのシート２０をリフトオフするチャンバー７１内の負の圧力を生成するために使用することができる。

反対方向における膜６４の作動は、その圧力が十分に高い場合に、それが開放する第２のバルブ２４の第２の部位に、チャンバー７０の流体を循環させる手段を提供する。

本発明の他の実施形態は、図４Ａから４Ｊを参照して記載されるだろう。

この場合、この目的は、“ダブルＳＯＩ”タイプのウエハ４００、または、より一般的には各々が適合された厚さを有する半導体材料の２つの膜４０４、４４０を含むダブルセミコンダクターオンインシュレータータイプのウエハを使用することである。図４Ａに示されるように、ダブルＳＯＩ構造体は、例えば二酸化シリコンである絶縁体の第１の埋め込み層４０６がその下にある、例えば単結晶シリコンである半導体材料からなる第１の層４０４を備える。層４０４の厚さの精度は、図１Ａの層４の精度と同じであり、上に説明されるものと同一の利点、すなわち、エッチング方法によってこの層内に形成されるあらゆる構成要素に対する保証された精度を有し、この層４０６は、停止層として作用する。

この埋め込まれた層４０６は、それ自体、例えば単結晶シリコンである半導体材料の第２の層４４０上に支持され、第２の層４４０は、それ自体、例えば二酸化シリコンである絶縁体の第２の埋め込み層４４６上に支持される。

この組立体は、基板４０８上に支持され、基板自体は、例えばシリコンである半導体から作られる。

例えば、層４０６、４４６の厚さが１μｍのオーダーであり、例えば０．１μｍから２μｍである一方で、層４０４、４４０の厚さは、一般的には約１から１００μｍである。

後続のエッチング段階のためのマスクを形成するために設計される材料１０、１０’（例えば、シリコン窒化物、金属、酸化物または樹脂など）は、ウエハ４００の各々の側部に堆積される（図４Ｂ）。層４０４に前記パターン（又はパッド及びキャビティ）４１２、４３２を転写するために、この材料は、第１パターンに従って構造化され、半導体薄膜４０４は、乾式または湿式エッチング方法によってエッチングされる（図４Ｃ）。この層４０６は、エッチング停止層を形成する。

次いで、この層１０、１０’は除去される（図４Ｄ）。

図２Ｆに示されるようなウエハは、図２Ａから２Ｆを参照して上記に与えられる説明に従って形成される。

この次の段階は、互いにこれらの２つのウエハを位置合わせすることであり（図４Ｅ）、この前面（半導体材料の表面層４０４、２４が位置する面）は、互いに対向する。相対的な位置合わせは、側方において±２μｍ以内で行われてもよい。

それによって得られるウエハは、中間材料の追加に関わらず、直接または間接移動技術によって組み立てられる（図４Ｆ）。形成される容積は、各々のウエハ間の位置合わせの制度が２から５μｍのオーダーであるように、半導体ウエハの組立体によって正確であってもよい。

得られる生成物は、例えば窒化物から作られる層１００によって第２の基板の背面を保護した後に、半導体基板４０８を除去することによって薄膜化されてもよい（図４Ｇ）。

次いで、それによって第１の基板の上に露出される背面は、キャビティ４１２、４１２’（図４Ｈ）を露出するために、例えば停止層を用いた湿式エッチングまたは乾式エッチングによって、層４４０の厚さにわたってエッチングされることができる。

カバー４０は、図３Ａから３Ｆを参照して上記に記述されるように形成されることができ、図４Ｈにおけるような素子に対向して位置されることができ（図４Ｉ）、次いで、例えばシーリングによってこの素子と組み合わせられることができる（図４Ｊ）。チャンバー４７１は、流体が、第１のバルブ４２４の部位から第２のバルブ２４の部位まで循環することができるように、それによって組み立てられる２つの素子の間に形成される。圧電材料６５は、カバー内に形成されるキャビティ内に位置されることができる。

この実施形態の利点は、この素子が、ダブルＳＯＩ基板の半導体材料層４０８を取り除くことによって単純に薄膜化されるということである。

従って、この発明は、高い精度（数マイクロメートルかそれより緊密、例えば、３つの次元に沿って２μｍ以下の緊密さ）を有して半導体ウエハ内におけるキャビティ、膜、バルブ、マイクロダクト及び／又はマイクロポンプの集合的な製造における方法に関する。この方法は、製造中に制御することなく、バッチで使用されることもできる。バッチにおける製造によって、ウエハ毎に使用される周知の個々の方法の代わりに、いくつかのウエハが同時に機械にかけられることが可能になる。

それによって形成された容積は、ＳＯＩウエハ及びセミコンダクターオンインシュレーター構造体を有する他のウエハとの使用によって形成されることがあるエッチングされる薄膜の厚さの正確な予備確認によって制御される。他の寸法は、正確な寸法を有するマスクを形成することによって制御される。従って、この発明は、製造条件と関係なく、生成されるキャビティ及び膜の寸法を正確に制御するために使用されることができる。この埋め込まれた酸化物または誘電層は、停止層を形成するが、エッチング方法での変動（エッチング速度及び均一性）の影響を取り除き、このエッチングされた厚さは、例えばシリコンから作られる半導体薄膜の厚さによってのみ定義される。

埋め込まれた酸化物層の存在によって、エッチング方法中にあらゆる寸法的な確認に対する必要性が避けられる。

この発明は、集約的な製造又はバッチ製造を可能にする。

キャビティ及び膜の寸法に対する極めて正確な制御が実現され、選択されたウエハの表面における半導体材料の表面薄膜の厚さにおける許容範囲によってのみ制限され、この許容範囲は、１マイクロメートル未満でありえる。

得られる寸法は、選択されるエッチング方法及びそのばらつきから独立している。

この発明による方法によって、非常に良好な再現性及び非常に良好な製造均一性が可能になる。

本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第一実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第二実施形態を示す。 本発明による方法の第三実施形態を示す。 本発明による方法の第三実施形態を示す。 本発明による方法の第三実施形態を示す。 本発明による方法の第三実施形態を示す。 本発明による方法の第三実施形態を示す。 本発明による方法の第三実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。 ダブルＳＯＩ技術における本発明による方法の第四実施形態を示す。

符号の説明

２ ウエハ
４ 半導体表面層
６ 電気絶縁層
８ 基板
１０ 酸化物層
１０’ 酸化物層
１２ キャビティ
１２’ キャビティ
１４ 窒化物層
２０ 半導体表面層
２０’ 半導体表面層
２１ キャビティ
２２ ウエハ
２４ バルブ
２４’ バルブ
２８ 基板

Claims (17)

1. 第１及び第２のセミコンダクターオンインシュレータータイプのウエハを含み、これらのウエハの各々が、電気絶縁層（６、４０４、４０６）上に少なくとも１つの半導体表面層（４、４０４、４４０）を備え、この絶縁層がそれ自体基板（８、４０８）に支持される、密閉容積または半密閉容積を形成する方法であって、
   前記第１及び第２のセミコンタクターオンインシュレータータイプのウエハの各々において、少なくとも１つのキャビティ及び／又は膜を形成するために、前記半導体表面層をエッチングする段階であって、前記絶縁層が停止層を形成する段階と、
   前記２つのウエハを位置合わせする段階と、
   前記２つのウエハを組み立てる段階と、
   前記２つのウエハの組み立て後において、前記２つのウエハの少なくとも一方において薄膜化を行う段階と、を備える方法。
2. 前記ウエハ（２、４００）は、ＳＯＩウエハである、請求項１に記載の方法。
3. 前記ウエハ（２、４００）は、エピタキシャル成長によって得られるＥＰＩ−ＳＯＩタイプのウエハである、請求項２に記載の方法。
4. 前記ウエハ（２、４００）の一方は、ダブルＳＯＩウエハである、請求項１に記載の方法。
5. エッチング前に、前記第１及び／又は第２のウエハの表面層の上に又は上方にマスクを位置合わせすることをさらに含む、請求項１から４の何れか一項に記載の方法。
6. 半導体表面層のエッチングによって、第１のセミコンダクターオンインシュレーターのウエハ（２）の半導体表面層（２０、２０’）に前記マイクロバルブの少なくとも１つのシート（２０、２０’）を形成する段階であって、この絶縁層がそれ自体基板（８、４０８）に支持され、前記絶縁層が前記エッチングの停止層を形成する段階と、
   半導体表面層のエッチングによって、第２のセミコンダクターオンインシュレーターのウエハ（２２）の半導体表面層に前記マイクロバルブの少なくとも１つの膜（２４）を形成する段階であって、この絶縁層がそれ自体基板（８、４０８）に支持され、前記絶縁層が前記エッチングの停止層を形成する段階と、
   前記膜（２４）を前記シート（２０）上に位置させるために、前記第１及び第２ウエハを組み立てる段階と、を備えるマイクロバルブを製造する方法。
7. 少なくとも前記第１のウエハ内に少なくとも１つの膜（２４）と、前記第１のウエハの半導体材料の表面層（４）内に少なくとも１つのシート（２０）と、前記第２のウエハの半導体材料の表面層内に少なくとも１つのシート（２０’）及び少なくとも１つの膜（２４’）とを形成する段階と、
   前記第１及び第２のウエハを組み立てる段階であって、少なくとも２つのマイクロバルブを形成する段階と、をさらに備える、請求項６に記載の方法。
8. 第３のウエハ（５２）にカバー（８０）を形成する段階と、このカバーに前記第１及び第２のウエハを組み立てる段階と、をさらに備える、請求項１から７の何れか一項に記載の方法。
9. 前記第３のウエハ（５２）は、ＳＯＩウエハである、請求項８に記載の方法。
10. 前記カバー（８０）は、少なくとも１つの膜（６４）を備える、請求項８または９に記載の方法。
11. 例えば圧電性の、静電的な、磁気的な又は空気圧の駆動手段である、前記少なくとも１つの膜の駆動手段を形成する段階をさらに備える、請求項１０に記載の方法。
12. 前記少なくとも１つの膜は、前記第３のウエハに形成される２つのキャビティ（６２、６２’）によって区切られる、請求項１０または１１に記載の方法。
13. 前記２つのウエハは、中間材料の追加に関わらず直接または間接結合によって組み立てられる、請求項１から１２の何れか一項に記載の方法。
14. 前記２つのウエハは、分子結合によって組み立てられる、請求項１から１３の何れか一項に記載の方法。
15. 前記第１及び／又は第２のウエハの基板のエッチング段階をさらに備える、請求項１から１４の何れか一項に記載の方法。
16. 前記第１及び／又は第２のウエハの半導体表面層は、シリコン（Ｓｉ）またはシリコンゲルマニウムから作られる、請求項１から１５の何れか一項に記載の方法。
17. 前記第１及び／又は第２のウエハの絶縁層は、酸化物層または窒化物層である、請求項１から１６の何れか一項に記載の方法。

Images