JP2009534869A - マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ - Google Patents

マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ Download PDF

Info

Publication number
JP2009534869A
JP2009534869A JP2009507869A JP2009507869A JP2009534869A JP 2009534869 A JP2009534869 A JP 2009534869A JP 2009507869 A JP2009507869 A JP 2009507869A JP 2009507869 A JP2009507869 A JP 2009507869A JP 2009534869 A JP2009534869 A JP 2009534869A
Authority
JP
Japan
Prior art keywords
semiconductor die
package
substrate
region
conductive node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009507869A
Other languages
English (en)
Inventor
ジョシー、ラジーブ
アイヤル、ベンカト
クライン、ジョナサン
Original Assignee
フェアチャイルド セミコンダクター コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド セミコンダクター コーポレイション filed Critical フェアチャイルド セミコンダクター コーポレイション
Publication of JP2009534869A publication Critical patent/JP2009534869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

マザーボードに搭載できる半導体ダイパッケージが開示される。半導体ダイパッケージは基板、および基板上に搭載された第１の半導体ダイを含み、第１の半導体ダイはその両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含んでいる。半導体ダイパッケージは基板上に搭載された第２の半導体ダイを含み、第２の半導体ダイはその両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含んでいる。実質的に平坦な導電性ノードクリップが第１の半導体ダイ内の第１の出力領域および第２の半導体ダイ内の第２の入力領域を電気的に連絡させる。第１の半導体ダイおよび第２の半導体ダイは基板および導電性ノードクリップ間にある。

Description

（発明の背景）
同期バックコンバータ（ｓｙｎｃｈｒｏｎｏｕｓ ｂｕｃｋ ｃｏｎｖｅｒｔｅｒ）は電圧調整用に使用されている。典型的な同期バックコンバータはコントローラＩＣ（集積回路）、ハイサイド・パワーＭＯＳＦＥＴおよびローサイド・パワーＭＯＳＦＥＴを使用することができる。
図１は典型的な同期バックコンバータの単純化された回路図である。同期バックコンバータ（ＳＢＣ）１０はハイサイド金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）１２およびローサイドＭＯＳＦＥＴ１４を含んでいる。ローサイドＭＯＳＦＥＴ１４のドレインＤはノードＳを介してハイサイドＭＯＳＦＥＴ１２のソースＳに電気的に接続されている。ＰＷＭ（パルス幅変調器）コントローラがハイおよびローサイドＭＯＳＦＥＴ１２、１４のゲートＧを制御することができる。
ＳＢＣ１０内の、それぞれ、ハイサイドＭＯＳＦＥＴ１２のソースＳとローサイドＭＯＳＦＥＴ１４のドレインＤとの間のノード接続は、望ましくは、ＳＢＣ１０が適度の高い動作／スイッチング周波数で使用できるように非常に低いインダクタンスを有する。ＭＯＳＦＥＴ１２および１４が個別デバイスとして構成される場合、ＳＢＣ１０の回路レイアウトの設計は、望ましくは、寄生インダクタンスを低減するように最適化される。あるいは、ＳＢＣ１０は単一パッケージ内の単一コンバータ内の完全集積同期バックコンバータとして構成することができ、それは、それぞれ、ハイおよびローサイドＭＯＳＦＥＴ１２および１４のソースＳおよびドレインＤ間の接続内の寄生インダクタンスを低減するように設計されレイアウトされている。しかしながら、このような完全集積デバイスはしばしば他の用途および／または設計とは両立しない特定用途および／または設計デバイスとなる傾向がある。さらに、ＭＯＳＦＥＴを接続する印刷回路板トレース／導体は通常は高レベルの電流を維持するにはあまり適切ではない。
従来のパッケージを使用する同期バックコンバータでは、ハイサイドＭＯＳＦＥＴソースはボンディングワイヤによりローサイドＭＯＳＦＥＴドレインに接続される。それにより高い寄生インダクタンスが作り出される。さらに、従来のパッケージでは、ドライバＩＣのハイサイドおよびローサイドＭＯＳＦＥＴゲート、ソースおよびドレインとの接続もボンディングワイヤおよびＭＯＳＦＥＴを支持する個別ダイパドルを使用して実施される。個別パドルを使用するにはより長いボンディングワイヤを使用する必要がある。このような要素により従来のパッケージの高周波数電力効率および熱性能が低減させる。一般的には、マルチダイ・パドルパッケージは本発明の実施例よりもパッケージ信頼度が低い。さらに、一般的には、マルチダイ・パドルデバイスは横方向に配置されるためパッケージの物理的サイズはより大きくなりパッケージの信頼度（たとえば、リフロー／半田付け／マウンティング工程中の湿気に対する感度）は低下する。さらに、従来のパッケージは熱をうまく放散せず、このタイプのパッケージの放熱性を改善することが望ましい。
したがって、改善された半導体ダイパッケージ、半導体ダイパッケージの製造方法、およびこのような半導体ダイパッケージを使用する電気アセンブリを提供することが望ましい。
（発明の概要）
本発明の実施例は半導体ダイパッケージ、半導体ダイパッケージの製造方法、および半導体ダイパッケージを含む電気アセンブリに向けられている。
本発明の一実施例は半導体ダイパッケージに向けられている。半導体ダイパッケージは基板、および基板上に搭載された第１の半導体ダイを含み、第１の半導体ダイはその両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含んでいる。半導体ダイパッケージは基板上に搭載された第２の半導体ダイを含み、第２の半導体ダイはその両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含んでいる。導電性ノードクリップが第１の半導体ダイ内の第１の出力領域（たとえば、ローサイドＭＯＳＦＥＴ内のドレイン領域）および第２の半導体ダイ内の第２の入力領域（たとえば、ハイサイドＭＯＳＦＥＴ内のソース領域）を電気的に連絡させる。第１の半導体ダイおよび第２の半導体ダイは基版と導電性ノードクリップ間にある。
本発明のもう１つの実施例は半導体ダイパッケージの製造方法に向けられている。この方法は第１の半導体ダイを基板に搭載するステップを含み、第１の半導体ダイはその両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含んでいる。この方法は第２の半導体ダイを基板に搭載するステップをも含み、第２の半導体ダイはその両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含んでいる。次に、導電性ノードクリップが第１の半導体ダイおよび第２の半導体ダイに取り付けられる。導電性ノードクリップは第１の半導体ダイ内の第１の出力領域を第２の半導体ダイ内の第２の入力領域と電気的に連絡させる。
本発明のもう１つの実施例はマザーボードに搭載できる半導体ダイパッケージの製造方法に向けられ、この方法は第１の半導体ダイの両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含む第１の半導体ダイを得るステップと、第２の半導体ダイの両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含む第２の半導体を得るステップと、第１の半導体ダイ内の第１の出力領域を第２の半導体ダイ内の第２の入力領域に電気的に連絡させる導電性ノードクリップを第１の半導体ダイおよび第２の半導体ダイに取り付けるステップと、第１の半導体ダイ、第２の半導体ダイ、および導電性ノードクリップを基板に取り付けるステップと、成形工程を実施してパッケージを形成するステップと、を含んでいる。
以下に、これらおよびその他の実施例について詳細に記述する。
（詳細な説明）
本発明の実施例は半導体ダイパッケージおよびその製造方法に向けられる。本発明の実施例に従った半導体ダイパッケージは基板、および基板上に搭載された第１の半導体ダイを含み、第１の半導体ダイはその両面の第１の入力領域（たとえば、ソース領域）および第１の出力領域（たとえば、ドレイン領域）を含む第１の垂直デバイス（たとえば、ローサイドＭＯＳＦＥＴ）を含んでいる。半導体ダイパッケージは基板上に搭載された第２の半導体ダイを含んでいる。第２の半導体ダイはその両面の第２の入力領域（たとえば、ソース領域）および第２の出力領域（たとえば、ドレイン領域）を含む第２の垂直デバイス（たとえば、ハイサイドＭＯＳＦＥＴ）を含んでいる。導電性ノードクリップが第１の半導体ダイ内の第１の出力領域と第２の半導体ダイ内の第２の入力領域を電気的に連絡させる。第１の半導体ダイおよび第２の半導体ダイは基版と導電性ノードクリップ間にある。成形材料が基板の少なくとも一部、第１および第２の半導体ダイ、および導電性ノードクリップを被覆することができる。半導体ダイパッケージは独立したものとすることができマザーボードに搭載することができる。
半導体ダイパッケージ内で使用される基板は任意適切な構成を有することができる。本発明の好ましい実施例では、基板はリードフレーム構造の形である。「リードフレーム構造」という用語はリードフレームから引き出される構造を指す。リードフレーム構造は、たとえば、従来技術で公知のスタンピング工程により形成することができる。典型的なリードフレーム構造は予め定められたパターンを形成するように連続導電性シートをエッチングして形成することもできる。このように、本発明の実施例では、半導体ダイパッケージ内のリードフレーム構造は連続金属構造または不連続金属構造とすることができる。
本発明の実施例に従ったリードフレーム構造は元々タイバー（ｔｉｅ−ｂａｒｓ）により一緒に接続されるリードフレーム構造アレイ内の多くのリードフレーム構造の１つとすることができる。半導体ダイパッケージの製造工程中に、リードフレーム構造アレイを切断して個別のリードフレーム構造を互いに分離することができる。この切断の結果、最終半導体ダイパッケージ内のリードフレーム構造の一部（ソースリードおよびゲートリード等）は互いに電気的および機械的に切り離すことができる。他の実施例では、本発明の実施例に従って半導体ダイパッケージを製造する時にリードフレーム構造のアレイは使用されない。
本発明の実施例に従ったリードフレーム構造は任意適切な材料により構成し、任意適切な形状を有し、任意適切な厚さを有することができる。典型的なリードフレーム構造材料は銅、アルミニウム、金、等の金属、およびその合金を含む。リードフレーム構造は金、クロム、銀、パラジウム、ニッケル、等のめっき層のようなめっき層も含むことができる。
本発明の実施例に従ったリードフレーム構造は任意適切な構成を有することもできる。たとえば、リードフレーム構造はおよそ１ｍｍよりも小さい（たとえば、およそ０．５ｍｍよりも小さい）厚さを含む任意適切な厚さを有することもできる。さらに、リードフレーム構造はダイ取付パドル（ＤＡＰ）を形成することができるいくつかのダイ取付領域を有することができる。リードはダイ取付領域から横方向に延びることができる。それらはダイ取付領域を形成する表面と共面であったりなかったりする表面を有することもできる。たとえば、ある例では、リードはダイ取付領域に関して下向きに曲がることができる。
リードフレーム構造のリードが成形材料を過ぎて横方向に延びなければ、基板は「リードレス」基板と見なされ、この基板を含むパッケージは「リードレス」パッケージと見なすことができる。リードフレーム構造のリードが成形材料を過ぎて延びる場合、基板は「リード付き」基板となり、パッケージは「リード付き」パッケージとなることができる。
成形材料は任意適切な材料を含むことができる。適切な成形材料はビフェニール系材料、および多官能橋かけエポキシ樹脂複合材料を含むことができる。適切な成形材料が液状または半固体状でリードフレーム構造上に堆積され、その後硬化される。
基板上に搭載される第１および第２の半導体ダイは任意適切なタイプの垂直半導体デバイスを含むことができる。垂直デバイスは少なくともダイの一面の入力とダイの他面の出力を有し、電流がダイを垂直に流れるようにされる。典型的な半導体デバイスは、あらゆる目的に対して本開示の一部としてここに組み入れられている、２００４年１２月２９日に出願された米国特許出願第１１／０２６，２７６号にも記載されている。
垂直パワートランジスタはＶＤＭＯＳトランジスタおよび垂直バイポーラ・トランジスタを含んでいる。ＶＤＭＯＳトランジスタは拡散により形成された２つ以上の半導体領域を有する。それはソース領域、ドレイン領域、およびゲートを有する。ソース領域およびドレイン領域が半導体ダイの両面にあるためにデバイスは垂直である。ゲートはトレンチゲート構造またはプレーナゲート構造とすることができ、ソース領域と同じ表面に形成される。トレンチゲート構造はプレーナゲート構造よりも狭く占有スペースが少ないため好ましい。動作中に、ＶＤＭＯＳデバイス内のソース領域からドレイン領域への電流の流れはダイ表面に実質的に垂直である。
図２（ａ）は本発明の実施例に従った半導体ダイパッケージ１００の側面断面図である。半導体ダイパッケージ１００はリードフレーム構造５１を含み、それはドレイン構造Ｄ１、ソース構造Ｓ２、およびスイッチノード構造ＳＷを含んでいる。リードフレーム構造５１のさらなる詳細は図３を参照して後述される。
第１の半導体ダイ２２がリードフレーム構造５１上に搭載される。第１の半導体ダイ２２はダイ２２の一面の第１の入力領域と、ダイ２２の反対面の第２の出力領域を含むことができる。この例では、第１の入力領域はソース領域Ｓとすることができ、出力領域はドレイン領域Ｄとすることができる。ドレイン領域Ｄはリードフレーム構造５１から遠い位置にあり（すなわち、離れている）、ソース領域Ｓはリードフレーム構造５１に隣接している（すなわち、近い）。第１の半導体ダイ２２内のソース領域Ｓ、ドレイン領域Ｄ、およびゲート領域はローサイドＭＯＳＦＥＴデバイスを形成することができる。ローサイドＭＯＳＦＥＴデバイスは同期バックコンバータ回路、その他の回路に使用することができる。
第１の半導体ダイ２２のソース領域Ｓは半田ボール２１を使用してリードフレーム構造５１のソース構造Ｓ２に電気的に接続することができる。半田ボール２１の代りに、半田コラム、半田ログ、導電性コラム、および／または導電性接着剤を他の実施例で使用することができる。
ドレインクリップ４０が半田２４、または他の導電性材料（たとえば、導電性接着剤）、を介して第１の半導体ダイ２２内のドレイン領域Ｄに取り付けられる。ドレインクリップ４０は第１の半導体ダイ２２の厚さよりも長くすることができるいくつかのスタンプ領域４０（ａ）を有することができる。スタンプ領域４０（ａ）は導電性コーンの形状とすることができ、第１の半導体ダイ２２内のドレイン領域Ｄをリードフレーム構造５１のスイッチノード構造ＳＷに電気的に接続することができる。ドレインクリップ４０はユニット金属片とすることができ、銅等の導電性材料で作ることができる。
第２の半導体ダイ３２は半田３０を使用してリードフレーム構造５１のドレイン構造Ｄ１に搭載することができる。ドレイン構造Ｄ１およびソース構造Ｄ２はリードフレーム構造５１内の２つの別々のダイ取付パドルの一部とすることができる。第２の半導体ダイ３２のドレイン領域Ｄはリードフレーム構造５１に隣接しており、第２の半導体ダイ３２のソース領域Ｓはリードフレーム構造５１から遠い位置にある。第２の半導体ダイ３２内のソース領域Ｓ、ドレイン領域Ｄ、およびゲート領域（図示せず）は同期バックコンバータ回路、または他の回路内のハイサイドＭＯＳＦＥＴデバイスの一部とすることができる。
必要に応じて第２の基板３６を第２の半導体ダイのソース領域Ｓに取り付けることができる。後述するように、第２の基板３６は第２の半導体ダイ３２内のゲートおよびソース領域をリードフレーム構造５１の他の部分（図示せず）に電気的に接続することができる。それは導電性ノードクリップ５２を第２の半導体ダイ３２内のソース領域Ｓに電気的に接続することもできる。第２の基板３６は２つ以上の導電および絶縁層を有する回路化された基板とすることができ、ソースおよびゲート電流を第２の半導体ダイ内のソース領域Ｓおよびゲート領域へ送ることができる。
導電性ノードクリップ５２は銅、アルミニウム、およびそれらの合金等の導電性材料で構成することができる。それは一般的に平坦な構造を有することができる。図２において、導電性ノードクリップ５２は階段状構造を有し、一般的に平坦である。階段状構造は均一に形づくられたダイパッケージを提供する。それは第１の半導体ダイ２２のドレイン領域Ｄおよび第２の半導体ダイ３２のソース領域Ｓを、それぞれ、半田２４および半田３４を介して、電気的に接続することができる。
成形材料５０が第１および第２の半導体ダイ２２、３２の周りに成形され、成形材料５０の外部表面は導電性ノードクリップ５２の外部表面と実質的に共面とすることができる。適切な成形材料は前記されたものである。
半導体ダイパッケージ１００において、成形材料５０の外部表面は導電性ノードクリップ５２だけでなくリードフレーム構造５１の表面と実質的に共面である。この例では、リードフレーム構造５１のリードは成形材料５０の横表面を過ぎて延びることはない。
図２（ａ）に示す半導体ダイパッケージを形成するために、いくつかのサブパッケージを最初に形成することができ、これらをリードフレーム構造等に搭載してアセンブリを形成することができる。続いて形成されるアセンブリを成形して単体化することができる。
図２（ｂ）は前記した半導体ダイパッケージのある部分の斜視図である。図２（ａ）−２（ｂ）において、同じ番号は同じ素子を示すため図２（ｂ）の素子の説明をここでは繰り返さない。
図２（ｂ）は２つのサブパッケージ３００（ａ）、３００（ｂ）を含むアセンブリを示す。第１のサブパッケージ３００（ａ）はＭＯＳＦＥＴ ＢＧＡ（ボールグリッドアレイ）タイプパッケージと呼ぶことができ、第２のサブパッケージ３００（ｂ）は基板ベース非成形タイプパッケージと呼ぶことができる。ある実施例では、これらのサブパッケージは別々に形成し、次に、導電性ノードクリップ５２上に搭載することができる。たとえば、クリップ４０およびクリップ４０に取り付けられた半田バンプ付き第１の半導体ダイ２２を含む第１のサブパッケージ３００（ａ）が形成される。その前または後で、第２の基板３６、第２の基板３６上に搭載された第２の半導体ダイ３２、および第２の半導体ダイ３２に付属する半田２０２、２０３を含む第２のサブパッケージ３００（ｂ）を形成する。第１および第２のサブパッケージ３００（ａ）、３００（ｂ）を、次に、導電性ノードクリップ５２上に搭載することができる（たとえば、半田はたは導電性接着剤により）。次に、全体アセンブリをフリップオーバすることにより、図２（ｂ）に示すアセンブリを図４に示すリードフレーム構造５１上に搭載することができる（固定コントローラ１１０有りまたは無し）。次に、成形工程を実施してサブパッケージ３００（ａ）、３００（ｂ）周りに成形材料を形成することができ、ソーイング工程を実施して形成されたパッケージを他のパッケージから分離することができる。このように、図２（ａ）に示すパッケージをその後作り出すことができる。
図３−８は本発明の実施例に従ったパッケージのさまざまなコンポーネントに関する詳細を提供する。パッケージを形成する好ましい方法は前記したようにサブパッケージを形成することであるが、パッケージのコンポーネントは若干の例においてサブパッケージを形成せずに組み立てることができる。
図３は本発明の実施例に従ったリードフレーム構造５１の平面図である。リードフレーム構造５１はハイサイドＭＯＳＦＥＴ内のドレイン領域へのドレイン接続用の第１のダイ取付パドル（ＤＡＰ）５０（ａ）、およびローサイドＭＯＳＦＥＴ内のソース領域へのソース接続用の第２のＤＡＰ５０（ｂ）を含んでいる。それぞれ、ハイサイドＭＯＳＦＥＴ内のゲート領域、ハイサイドＭＯＳＦＥＴ内のソース領域、およびローサイドＭＯＳＦＥＴ内のゲート領域に接続される取付領域５０（ｃ）、５０（ｄ）、５０（ｅ）も示されている。後述するように、取付領域５０（ｃ）、５０（ｄ）、５０（ｅ）はワイヤボンド接続に使用することができる。矢符２−２により形成される線は一般的に図２（ａ）に示す断面図に対応する。
図３には、形成されたパッケージへのいくつかの入力および出力リードも略字で示されている。略字は次のようである、ＳＷ（スイッチノード）、Ｓ２（ソース２）、Ｄ１（ドレイン１）、Ｇ１（ゲート１）、Ｓ１（ソース１）、Ｃ（コントローラピン）、Ｇ２（ゲート２）、およびＮＣ（非接続）。
図４に示すように、コントローラダイ１１０は第２のＤＡＰ５０（ｂ）上に搭載することができ、結局ローサイドＭＯＳＦＥＴを有する前記した第１の半導体ダイ２２のそばに常駐する。コントローラダイ１１０は同期バックコンバータ応用におけるローおよびハイサイドＭＯＳＦＥＴのゲートを制御するのに使用することができる。コントローラダイ１１０は市販されており、従来技術で公知の任意適切な搭載工程を使用して搭載することができる。
いくつかのワイヤボンド１１２を使用してコントローラダイ１１０に関連する入力および出力をＧ１、Ｓ１、およびＧ２に対応するさまざまな取付領域５０（ｃ）、５０（ｄ）、５０（ｃ）およびリードＣに接続することができる。好ましくは、コントローラダイ１１０はローサイドＭＯＳＦＥＴと同じＤＡＰ上に搭載して、第１のＤＡＰ５０（ａ）上に常駐するハイサイドＭＯＳＦＥＴからのスイッチング干渉の可能性を低減する。
図５に示すように、ローサイドＭＯＳＦＥＴを含む第１の半導体ダイ２２は第２のＤＡＰ５０（ｂ）に搭載して、第１の半導体ダイ２２内のソース領域が第２のＤＡＰ５０（ｂ）に対向しドレイン領域が第２のＤＡＰ５０（ｂ）から離れる向きとなるようにすることができる。いくつかの半田ボール２１が示されており、これらは第２のＤＡＰ５０（ｂ）と第１の半導体ダイ２２との間にあってそれらを接続する。単一半田ボールＧは取付領域５０（ｄ）、リードＧ２、およびコントローラダイ１１０に至るワイヤボンドに接続することができる。
ハイサイドＭＯＳＦＥＴ（ソース領域３２（ｓ）およびゲート領域３２（ｇ）を有する）を含む第２の半導体ダイ３２を第１のＤＡＰ５０（ａ）上に搭載して、第２の半導体ダイ３２内のドレイン領域が第１のＤＡＰ５０（ａ）に対向し、第２の半導体ダイ３２内のソース領域が第１のＤＡＰ５０（ａ）から離れる向きとなるようにすることができる。
図６に示すように、第２の基板３６が存在しかつ／あるいは前記した第２の半導体ダイ３２上に搭載することができる。第２の基板３６は第２の半導体ダイ３２内のハイサイドＭＯＳＦＥＴ内の１つ以上のゲート領域をＧ１のラベルを付した取付領域５０（ｃ）に接続し、ハイサイドＭＯＳＦＥＴ内の１つ以上のソース領域をＳ１のラベルを付したダイ取付領域５０（ｄ）に接続する回路を含むことができる。半田ボール２０３は第２の基板３６内の回路を取付領域５０（ｄ）に接続することもでき、半田ボール２０２は第２の基板３６内の回路を取付領域５０（ｃ）に接続することができる。第２の基板３６は第２の半導体ダイ３２内のソース領域および上に重なる導電性ノードクリップ（図示せず）間の接続を提供することもできる。
導電性クリップ４０は第１の半導体ダイ２２上に配置されるように示されており、第１の半導体ダイ２２内のローサイドＭＯＳＦＥＴ内のドレイン領域および前記したスイッチノード（ＳＷ）リード間の電気的接続を提供する。細長い導電性スタンプ領域４０（ａ）が導電性クリップ４０の平坦部からスイッチノード（ＳＷ）リードへの半田接合部を介した垂直導電性パスを提供することができる。スタンプ領域４０（ａ）は第１の半導体ダイ２２の厚さよりも長くすることができる。
図７に示すように、導電性スイッチ・ノードクリップ５２は第１の半導体ダイ２２内のローサイドＭＯＳＦＥＴ内のドレイン領域および第２の半導体ダイ３２内のハイサイドＭＯＳＦＥＴ内のソース領域を接続するように使うことができる。導電性ノードクリップは銅、アルミニウム、またはそれらの合金を含む任意適切な導電性材料で作ることができる。
図８に示すように、成形材料５０がスイッチノード・クリップ５２の横縁周りに成形される。スイッチノード・クリップ５２は頂部にあるため、形成された半導体ダイパッケージ内の改善された冷却を提供する。
本発明の実施例に従った半導体ダイパッケージは任意適切な電気的アセンブリに内蔵することができる。電気的アセンブリの例としてセルラー電話機、パーソナルおよびラップトップコンピュータ、サーバコンピュータ、テレビジョンセット、等が含まれる。
本発明の実施例はいくつかの利点を有する。第１に、図２（ａ）の本発明の実施例において、冷却はパッケージ１００の頂部からスイッチノード・クリップ５２を通って、かつ底部からリードフレーム構造５１を通って行うことができる。第２に、本発明の実施例において、スイッチノード接続（スイッチノード・クリップ５２）はパッケージ内に含まれ、マザーボードに依存しない。第３に、ハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴを単一パッケージ内に含むことができるため、同期バックコンバータ用のコンパクトなコンポーネントが提供される。第４に、スイッチノードはパッケージの内側であるため、ハイサイドソースおよびローサイドドレイン間の接続用ループ長が最小限に抑えられ、パワーパス内の寄生インダクタンスが低減される。また、ワイヤボンドが少ないためパッケージのインダクタンスおよび抵抗も低減される。これら全ての特性によりより高いスイッチング周波数およびより高いパワー密度が見込まれる。第５に、形成されたパッケージはマイクロ−リードフレーム（ＭＬＰ）タイプ構成を有することができ、従来の方法でマザーボードに搭載することができる。特殊な搭載工程は不要である。
本発明の範囲を逸脱することなく、前記した任意の実施例および／またはその任意の特徴を任意他の実施例および／または特徴と組み合わせることができる。
前記した明細書は説明用であって制約的意味合いはない。当業者ならば、開示を検討すれば多くのバリエーションが明白となる。したがって、本発明の範囲は前記明細書を参照して決定するのではなく、添付特許請求の範囲をそれらの全範囲または同等のものと共に参照して決定しなければならない。
「頂部」、「底部」、「上方」、「下方」、等の位置の参照は図面に関するものであって図解を容易にするために使用され、制約的意味合いはない。それらは絶対的位置を指示するものではない。
“ａ”、“ａｎ”または“ｔｈｅ”の詳説は正反対の特記無き限り「１つ以上」を意味するものとする。
全特許、特許出願、出版、および前記した明細書はあらゆる目的に対して本開示の一部としてここに組み入れられている。従来技術と認められるものは何もない。
同期バックコンバータ回路の回路図である。 本発明の実施例の側面、断面図である。 ＭＯＳＦＥＴ ＢＧＡタイプパッケージおよび導電性ノードクリップ上に配置された型から取り出されたパッケージを含む２つのサブパッケージを示す図である。 本発明の実施例に従ったリードフレームの平面図である。 コントローラダイが搭載されたリードフレーム構造の平面図である。 コントローラダイ、ローサイドＭＯＳＦＥＴを含む第１の半導体ダイおよびハイサイドＭＯＳＦＥＴを含む第２の半導体ダイを有するリードフレーム構造の平面図である。 リードフレーム構造に搭載されたコントローラダイ、ローサイドＭＯＳＦＥＴを含む第１の半導体ダイ、およびハイサイドＭＯＳＦＥＴを含む第２の半導体ダイを有するリードフレーム構造の平面図である。第２の基板およびドレインクリップも図６に示されている。 導電性ノードクリップが第２の基板およびドレインクリップ、したがって、第１および第２の半導体ダイに取り付けられた図６の実施例を示す図である。 本発明の実施例に従った成形半導体ダイパッケージの平面図である。

Claims (22)

  1. マザーボードに搭載することができる半導体ダイパッケージであって、
    基板と、
    基板上に搭載された第１の半導体ダイであって、その両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含む第１の半導体ダイと、
    基板上に搭載された第２の半導体ダイであって、その両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含む第２の半導体ダイと、
    第１の半導体ダイ内の第１の出力領域を第２の半導体ダイ内の第２の入力領域に電気的に連絡する導電性ノードクリップと、
    を含み、
    第１の半導体ダイおよび第２の半導体ダイは基板および導電性ノードクリップ間にある半導体ダイパッケージ。
  2. 請求項１に記載の半導体ダイパッケージであって、基板はリードフレーム構造である半導体ダイパッケージ。
  3. 請求項１に記載の半導体ダイパッケージであって、さらに、成形材料を含み、成形材料は第１の半導体ダイおよび第２の半導体ダイを被覆する半導体ダイパッケージ。
  4. 請求項１に記載の半導体ダイパッケージであって、第１の半導体ダイはローサイドＭＯＳＦＥＴを含み第２の半導体ダイはハイサイドＭＯＳＦＥＴを含み、第１および第２の入力領域はソース領域であり、第１および第２の出力領域はドレイン領域である半導体ダイパッケージ。
  5. 請求項１に記載の半導体ダイパッケージであって、さらに、基板上に搭載されたコントローラダイを含む半導体ダイパッケージ。
  6. 請求項１に記載の半導体ダイパッケージであって、さらに、成形材料を含み、成形材料は第１の半導体ダイおよび第２の半導体ダイを被覆し、導電性ノードクリップは成形材料を通して露出され、成形材料の外部表面と実質的に共面の表面を有する半導体ダイパッケージ。
  7. 請求項１に記載の半導体ダイパッケージであって、マイクロ−リードフレームパッケージ（ＭＬＰ）である半導体ダイパッケージ。
  8. 請求項１に記載の半導体ダイパッケージであって、さらに、第２の半導体ダイおよび導電性ノードクリップ間に第２の基板を含む半導体ダイパッケージ。
  9. 請求項１に記載の半導体ダイパッケージであって、第１の半導体ダイ、第２の半導体ダイ、および導電性ノードクリップは同期バックコンバータ回路の一部を形成する半導体ダイパッケージ。
  10. 請求項１に記載の半導体ダイパッケージであって、導電性ノードクリップは階段状構造を有する半導体ダイパッケージ。
  11. 請求項１に記載の半導体ダイパッケージを含む電気的アセンブリ。
  12. マザーボードに搭載することができる半導体ダイパッケージの製造方法であって、
    第１の半導体ダイを基板上に搭載するステップであって、第１の半導体ダイはその両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含むステップと、
    第２の半導体ダイを基板上に搭載するステップであって、第２の半導体ダイはその両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含むステップと、
    第１の半導体ダイおよび第２の半導体ダイに導電性ノードクリップを取り付けるステップであって、導電性ノードクリップは第１の半導体ダイ内の第１の出力領域を第２の半導体ダイ内の第２の入力領域に電気的に連絡するステップと、
    を含む方法。
  13. 請求項１２に記載の方法であって、さらに、成形材料を第１および第２の半導体ダイ周りに成形するステップを含む方法。
  14. 請求項１２に記載の方法であって、第１の半導体ダイ、第２の半導体ダイ、および導電性ノードクリップは同期バックコンバータ回路の一部を形成する方法。
  15. 請求項１２に記載の方法であって、基板はリードフレーム構造である方法。
  16. 請求項１２に記載の方法であって、さらに、成形材料を第１および第２の半導体ダイ周りに成形するステップを含み、成形材料は導電性ノードクリップの表面と実質的に共面の外部表面を有する方法。
  17. 請求項１２に記載の方法であって、第１の半導体ダイはローサイドＭＯＳＦＥＴを含み第２の半導体ダイはハイサイドＭＯＳＦＥＴを含み、第１および第２の入力領域はソース領域であり、第１および第２の出力領域はドレイン領域である方法。
  18. 請求項１２に記載の方法であって、第１の半導体ダイはそれが基板に搭載される時に第１のサブパッケージの一部であり、第２の半導体ダイはそれが基板に搭載される時に第２のサブパッケージの一部である方法。
  19. 請求項１２に記載の方法であって、導電性ノードクリップは銅により構成される方法。
  20. 請求項１２に記載の方法であって、さらに、コントローラダイを基板に搭載するステップを含む方法。
  21. マザーボードに搭載することができる半導体ダイパッケージの製造方法であって、
    第１の半導体ダイを得るステップであって、第１の半導体ダイはその両面の第１の入力領域および第１の出力領域を含む第１の垂直デバイスを含むステップと、
    第２の半導体を得るステップであって、第２の半導体ダイはその両面の第２の入力領域および第２の出力領域を含む第２の垂直デバイスを含むステップと、
    第１の半導体ダイおよび第２の半導体ダイに導電性ノードクリップを取り付けるステップであって、導電性ノードクリップは第１の半導体ダイ内の第１の出力領域を第２の半導体ダイ内の第２の入力領域に電気的に連絡するステップと、
    第１の半導体ダイ、第２の半導体ダイ、および導電性ノードクリップを基板に取り付けるステップと、
    成形工程を実施してパッケージを形成するステップと、
    を含む方法。
  22. 請求項２１に記載の方法であって、第１および第２の半導体ダイは導電性ノードクリップに取り付けられる前に別々のサブパッケージ内に存在する方法。
JP2009507869A 2006-04-24 2007-03-22 マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ Pending JP2009534869A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/410,504 US7618896B2 (en) 2006-04-24 2006-04-24 Semiconductor die package including multiple dies and a common node structure
PCT/US2007/064610 WO2007127552A2 (en) 2006-04-24 2007-03-22 Semiconductor die package including multiple dies and a common node structure

Publications (1)

Publication Number Publication Date
JP2009534869A true JP2009534869A (ja) 2009-09-24

Family

ID=38619966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507869A Pending JP2009534869A (ja) 2006-04-24 2007-03-22 マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ

Country Status (7)

Country Link
US (3) US7618896B2 (ja)
JP (1) JP2009534869A (ja)
KR (1) KR101360163B1 (ja)
CN (1) CN101432874A (ja)
DE (1) DE112007000994T5 (ja)
TW (1) TW200802776A (ja)
WO (1) WO2007127552A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727172B2 (en) 2017-12-08 2020-07-28 Rohm Co., Ltd. Semiconductor package

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7825502B2 (en) * 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US7821114B2 (en) * 2008-01-28 2010-10-26 Fairchild Semiconductor Corporation Multiphase synchronous buck converter
US7696612B2 (en) * 2008-01-28 2010-04-13 Fairchild Semiconductor Corporation Multiphase synchronous buck converter
US8063472B2 (en) * 2008-01-28 2011-11-22 Fairchild Semiconductor Corporation Semiconductor package with stacked dice for a buck converter
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US7952204B2 (en) * 2008-04-14 2011-05-31 Fairchild Semiconductor Corporation Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
US8148815B2 (en) * 2008-10-13 2012-04-03 Intersil Americas, Inc. Stacked field effect transistor configurations
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US9070670B2 (en) * 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
US8649129B2 (en) * 2010-11-05 2014-02-11 System General Corporation Method and apparatus of providing over-temperature protection for power converters
US8896107B2 (en) * 2011-01-03 2014-11-25 International Rectifier Corporation High power semiconductor package with conductive clip
US8674497B2 (en) * 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
US8426952B2 (en) 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8742490B2 (en) * 2011-05-02 2014-06-03 Monolithic Power Systems, Inc. Vertical power transistor die packages and associated methods of manufacturing
US8344464B2 (en) 2011-05-19 2013-01-01 International Rectifier Corporation Multi-transistor exposed conductive clip for high power semiconductor packages
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
WO2013065230A1 (ja) * 2011-11-04 2013-05-10 パナソニック株式会社 半導体装置およびその製造方法
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
CN105097753B (zh) * 2014-05-05 2019-01-15 上海酷蓝电子科技有限公司 一种分段式线性恒流控制器及其封装方法
US9196578B1 (en) 2014-08-14 2015-11-24 Freescale Semiconductor, Inc. Common pin for multi-die semiconductor package
US9324640B1 (en) * 2014-11-04 2016-04-26 Texas Instruments Incorporated Triple stack semiconductor package
CN104617058B (zh) 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10388539B2 (en) 2015-07-24 2019-08-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818677B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9653387B2 (en) 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9780019B2 (en) 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9735095B2 (en) 2015-07-24 2017-08-15 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818674B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620443B2 (en) * 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN105355606B (zh) * 2015-09-28 2019-05-28 杰群电子科技（东莞）有限公司 一种新型***级封装
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
CN105914197B (zh) * 2016-06-14 2018-09-04 山东晶导微电子股份有限公司 一种采用植球工艺的小功率整流元器件及其制造方法
US10128170B2 (en) * 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
WO2019082345A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
US11071206B2 (en) 2019-10-17 2021-07-20 Infineon Technologies Austria Ag Electronic system and processor substrate having an embedded power device module
US11183934B2 (en) 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators
US11147165B2 (en) 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005776A (en) * 1998-01-05 1999-12-21 Intel Corporation Vertical connector based packaging solution for integrated circuits
US6212086B1 (en) * 1998-05-22 2001-04-03 Intel Corporation Packaging of a DC-to-DC converter
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6473852B1 (en) * 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US6580165B1 (en) * 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6753605B2 (en) * 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6365942B1 (en) * 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) * 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7084488B2 (en) * 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
US6633030B2 (en) * 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
AU2003218085A1 (en) * 2002-03-12 2003-09-29 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6806580B2 (en) * 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6940724B2 (en) * 2003-04-24 2005-09-06 Power-One Limited DC-DC converter implemented in a land grid array package
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7573107B2 (en) * 2004-09-23 2009-08-11 International Rectifier Corporation Power module
WO2007056253A2 (en) * 2005-11-03 2007-05-18 International Rectifier Corporation A semiconductor package that includes stacked semiconductor die
US7397120B2 (en) * 2005-12-20 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor package structure for vertical mount and method
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727172B2 (en) 2017-12-08 2020-07-28 Rohm Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
CN101432874A (zh) 2009-05-13
KR20090004922A (ko) 2009-01-12
WO2007127552A3 (en) 2008-04-03
TW200802776A (en) 2008-01-01
US20070249092A1 (en) 2007-10-25
KR101360163B1 (ko) 2014-02-07
WO2007127552A2 (en) 2007-11-08
US20120064667A1 (en) 2012-03-15
US20100090331A1 (en) 2010-04-15
US8212361B2 (en) 2012-07-03
US7618896B2 (en) 2009-11-17
DE112007000994T5 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
US7618896B2 (en) Semiconductor die package including multiple dies and a common node structure
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9159656B2 (en) Semiconductor die package and method for making the same
US8513059B2 (en) Pre-molded clip structure
US7663211B2 (en) Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US8278149B2 (en) Package with multiple dies
JP2007027404A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129