JP2009510754A - ナノワイヤの磁気ランダムアクセスメモリ - Google Patents

ナノワイヤの磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2009510754A
JP2009510754A JP2008532939A JP2008532939A JP2009510754A JP 2009510754 A JP2009510754 A JP 2009510754A JP 2008532939 A JP2008532939 A JP 2008532939A JP 2008532939 A JP2008532939 A JP 2008532939A JP 2009510754 A JP2009510754 A JP 2009510754A
Authority
JP
Japan
Prior art keywords
magnetic
columnar structure
layer
magnetic device
magnetization direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008532939A
Other languages
English (en)
Inventor
ヴンニッケ オラフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009510754A publication Critical patent/JP2009510754A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

非揮発性の複数の磁気メモリデバイスの集積アレイであって、前記磁気メモリデバイスの各々は、一定の磁化方向を有する第１の磁化層（１０）と、可変の磁化方向を有する自由磁化層（２０）と、前記第１の磁化層と前記自由磁化層とを分離する空間層（３０）と、前記磁気メモリデバイスを選択するスイッチとを備え、各層、及び前記スイッチの少なくとも一部は、ナノワイヤなどの柱状構体として形成している。前記スイッチは、好適に柱状ナノ構体で集積して形成している。柱状構体の前記スイッチを前記磁化層に組み入れることによって、前記磁気メモリデバイスを小さくして高集積化を可能にする。これは、外部磁界を用いるか、又は柱状構体で発生した磁界のみを用いる磁気デバイスに適用可能である。書き込み電流は、柱状構体に沿って順方向又は逆方向に結合させて、電流の方向に従う前記自由磁化層の磁化方向を変えることができる。

Description

本発明は、特にメモリ用の磁気デバイス、及びこのような磁気デバイスの集積アレイに関し、及び、このような磁気デバイスの製造方法に関する。
スピン分極した電子のフローを用いる磁気デバイスは、磁気非揮発性メモリとして知られている。このような磁気デバイスは、一般に、非磁性材料によって分離した、金属又は絶縁体などの少なくとも２つの強磁性電極を有している。この電極の厚さは、通常１ｎｍ〜５０ｎｍの範囲にある。この磁気デバイスの抵抗値は、例えば、平行に指向しているか、又は逆平行（即ち、平行ではあるが、逆方向の磁化）に指向するなど、磁気電極の相対的な磁気的指向性に依存する。一方の電極は、代表的には、そのピン止めした磁化、即ち、他方の電極よりも大きい駆動磁場を有し、且つ磁気的指向性を変えるのに大きめの磁界又はスピン分極電流を必要とする。その次の層は、自由層として知られており、その電極に対して磁化方向を変えることができ、“１”又は“０”を保持する。この磁気デバイスの抵抗値は、これらの２つのステートで異なるものとされるため、この磁気デバイスの抵抗値を用いて、そのステートを読み取り“１”と“０”とを区別する。従来からの磁気ランダムアクセスメモリ（ＭＲＡＭ）の設計では、磁界は、電流搬送ワイヤを用いて、これらの磁化層の近くに位置する自由層の磁化方向を切り換えるのに用いられる。クロストークは、メモリ密度を制限し、及び／又はメモリ動作のエラーを生じさせる。更に、このようなワイヤによって発生した磁場は、電極位置で約０．１テスラを限度とするため、デバイス動作を遅いものにする。
また、自由層を経て磁気的指向性を直接変えるようにスピン分極電流を用いることが知られている。米国特許出願第２００５/００４１４６２号に記載されているように、フローする電子のスピン角モーメントは、磁気領域のバックグラウンドの磁化に直接関係する。移動電子は、それらのスピン角モーメントの一部をバックグラウンドの磁化に転移させるとともに、この領域における磁化トルクを生じさせ、磁化方向を変える。従来では、磁化層の好適な軸は、全て“垂直”（即ち、同一の方向又は指向性）である。この特許出願では、同じ軸に対して平行でない層の磁化を用いて、速度、信頼性、及び電力消費を向上させることを提案している。最小２００ｎｍの幅を有する磁化層の円柱状のスタックを用いる。このスタックを通る一方の方向の電流パルスは、磁化を１８０度回転させて、ステートを変えるように作用する。同一方向における別の電流パルスは、１８０度逆回転させ、ステートを元に戻すように作用する。
そこで、この２つの電流パルスを用いて磁化方向を変えて、書き込み速度を増大させる。即ち、第１のパルスは、磁化方向の回転を開始し、他の磁化方向へのストップ・パルスは、この回転を止める。このようにして磁化方向の歳差運動時間は減少する。
金属強磁性体に対して磁化方向を切り換えるのに必要とされる高い臨界電流密度は、使用困難であるのが知られている。金属強磁性体における磁化反転用の臨界電流は、約１０７・・・１０８Ａ/ｃｍ２である。この電流密度は、集積回路で使用される金属などの多数の材料には高過ぎる。高い電流密度は、高電力消費をも意味する。
米国特許出願２００４／０２５７８９４から、電界キャリヤドーピングによってＭＲＡＭに書き込みを行う電界効果型磁気スピン制御のデバイスが提供されていることが分かる。このデバイスは、希釈磁性半導体（ＤＭＳ）の材料を用いる。各ＤＭＳ領域は、ＦＥＴの電界によって切り換える。
応用物理学会（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）８６，０３２５０６（２００５）から、強磁性のＭｎドーピングしたＧａＮナノワイヤが提供されているのが分かる。ここでの希釈磁性半導体（ＤＭＳ）は、５％Ｍｎドーピングした半導体である。５％のＭｎでドーピングしたＧａＮナノワイヤは、ＮＨ３によるＧａ／ＧａＮ／ＭｎＣｌ２の反応を用いて、化学気相成長法で製造されている。このナノワイヤの直径は４０〜７０ｎｍである。５％ＭｎドーピングしたＧａＮナノワイヤは、室温強磁性をあらわす。
本発明の目的は、改善した磁気デバイス、及び／又は、このような磁気デバイスの集積アレイ、特にメモリ、及び／又は、このような磁気デバイスを製造する方法を提供することにある。
本発明の第１の態様による磁気デバイスは、一定の磁化方向を有する第１の磁化層と、可変磁化方向を有する自由磁化層と、前記第１の磁化層と前記自由磁化層とを分離する空間層と、スイッチのように機能する選択素子であって、当該磁気デバイス、即ち各層及び前記選択素子の一部を選択するスイッチのような選択素子とを備え、例えば前記スイッチは、柱状構体として形成する。前記スイッチは、柱状構体で集積して形成する。前記柱状構体は、ナノ構造とするのが好適である。前記ナノ構造は、ナノワイヤ、ナノチューブ、又はこれらと同様のものとすることができる。
選択素子、例えば柱状構体と各磁化層とからなるスイッチを組み入れることによって、磁気デバイスをより小さくすることができ、より高い集積化、又はより低い製造コストを可能にする。この集積化は、書き込み速度を改善することができるようになり、高メモリ密度を可能にする。選択素子を柱状構体に組み入れるので、如何なる追加領域も選択素子に必要とされない。書き込み電流が低くなるので、迷磁界は減少する。 更に、ナノ構造の使用のために、電流密度は高い。
本発明は、外部磁界を用いる磁気デバイス、又は例えば柱状構体において磁気デバイスで発生する磁界だけを用いるデバイスにも適用できる。本発明は、スピン機能素子デバイス（ｓｐｉｎｔｒｏｎｉｃ ｄｅｖｉｃｅ）に適用することもできる。
本発明の磁気デバイスは、メモリとして構成することができ、このメモリは、自由磁化層の磁化方向を変えるのに十分なスピン分極電流密度で、柱状構体に沿った電流を結合するように構成した回路を有する。
この柱状構体に沿った電流は、電流方向に従う値で、順方向又は逆方向にメモリに書き込むことができる。
これは、外部磁界なしで、且つ書き込み電流のレベルを設定する必要性なしで、デバイスのステートを変える書き込み、即ち切り換えを可能にする。従って、デバイスを、簡素化し、その製造をより簡単化し、よりコンパクトにする。書き込み処理用の磁化反転を誘発する電流を用いることによって、読み書きのための消費電力を低くすることができる。この磁化反転を、例えば数百ピコ秒内で高速に行うことができる。書き込み電流が低いので、迷磁界も減少する。
１つ以上の磁化層は、希釈磁性半導体材料（ＤＭＳ）を含めることができる。柱状構体として各磁化層を形成し、ＤＭＳ材料を用いることにより、スピン分極電流密度が所望のレベルに達成するのを助けることができ、磁化方向を変えるのに外部磁界を不要にする。
メモリセル及び選択素子を、１つのステップで成長（例えばエピタキシャル成長）させることができることに本発明の利点がある。この過程の間、必要な不純物原子、例えば選択素子用のｎ又はｐドーパント及びメモリセル用のＭｎ，Ｃｏ，Ｆｅなどの磁気不純物を、ヘテロ構造を必要とせずに導入することができる。この半導体材料は、例えば、ＧａＮ、ＧａＡｓ、又はＩｎＮとすることができる。
磁気デバイスの空間層の厚さは、自由磁化層が、前記第１の磁化層の多数キャリアのスピンフリップ長以内となるように構成する。ＤＭＳ材料内のスピンフリップ長は、金属内のものよりはるかに大きいのが大きい利点である。
空間層は、自由磁化層が磁化回転できるようにする必要があるので、前記第１の磁化層と前記自由磁化層との間の磁気結合長（中間層交換結合や他の磁気結合、例えばピール結合（Ｐｅｅｌ ｃｏｕｐｌｉｎｇ）など)よりも厚くする必要がある。ＤＭＳ層間の磁気結合は、強磁性金属、又はフェリ磁性金属よりも弱い。
ＤＭＳ層を含む柱状構体は、ｎ型ドーピングした半導体層状構体とするのが好適である。柱状ナノ構造及びＤＭＳ領域は、電子がホールよりも長いスピンフリップ長を有するので、ｎ型ドーピングとするのが好適である。しかしながら、概して、ホールを使用することもできる。電子のスピンは、１００マイクロメートルくらいの長さの距離にわたって位相ずれなく移動させることができる。
本発明の別の態様は、このようなデバイスの集積アレイを提供することにある。
本発明の別の態様は、第１の磁化層のものとは異なる方向で一定の磁化方向を有する第２の磁化層を設けることにある。
柱状構体は、異なる厚さの２つの領域を含むことができ、これらの領域は、磁性原子によってドーピングされ、希釈磁性半導体（ＤＭＳ）へと変換する。薄めのＤＭＳ領域は、メモリセルとして機能し、且つ磁化方向で情報を格納する自由磁化層である。厚めのＤＭＳ領域は、情報を書き込むのに用いる第１の層であり、即ち、磁化反転を誘発する電流によって薄いＤＭＳ領域の磁化方向を回転させるためである。小さい電圧を供給し、且つ柱状構体を通る電流を測定することで、情報、即ち磁化方向の読み出しを行う。電流の大きさは、双方のＤＭＳ領域の相対的な磁化方向に依存する。平行配列の場合には、電子ステートが双方のＤＭＳ領域で同じであるので、電流が逆平行配列の場合より高くなる。 逆平行配列では、“スピンアップ”を有する電子は、他方のＤＭＳ領域の“スピンダウン”電子における電子ステートを検出し、こうして電流を減少させる。この電流密度が、典型的には１０５〜１０７Ａ／ｃｍ２のオーダーにある臨界電流密度よりも高くなる場合、スピン分極電流は、ＤＭＳ領域における磁化方向を逆にすることができる。
柱状構体の少なくとも一部は、チューブ状にするのが好適である。
基板を有する集積化メモリアレイでは、柱状構体は、基板に対して垂直に構成する。
集積化メモリアレイは、、アレイで並べてデバイスのスイッチを結合する第１の選択ラインと、別々の並びでデバイスの柱状構体の頂部又は底部を結合する第２の選択ラインとを有する。
本発明は、更に、柱状構体を形成する基板にて磁化層のエピタキシャル成長を含む磁気デバイスのアレイを製造する方法に関する。
任意に伝導する基板で、約２０〜１００ｎｍの直径、及び数１００ナノメートルから数マイクロメートルまでの長さを有する半導性ナノワイヤ（ＳＣ−ＮＷ）又はナノチューブなどの柱状構体を、エピタキシャル成長させる。このようなナノワイヤの成長は、例えばＶＬＳ成長によって行う。しかしながら、他の成長技法、例えば標準のリソグラヒィ及びエッチングをも適用可能である。エピタクシは、垂直な成長と良好な電気的接触を確実にするのが必要となるが、メモリデバイスの動作原理に不可欠なものでない。スピンの移動及び全てのスピン依存性の散乱現象、即ちスピン依存性移動は、ナノワイヤ又はナノチューブ内で起こるので、良好な結晶度が必要になる。柱状構体は、２つの領域を含み、これらの領域は、強磁性原子によってドーピングして、希釈磁性半導体（ＤＭＳ）を作成する。これは、例えばＧａＮをＭｎの数原子パーセントでドーピングすることによって達成でき、（Ｇａ１−ｘＭｎｘ）Ｎをもたらす。しかしながら、他の可能な組み合わせもある。ナノワイヤ及びＤＭＳ領域は、電子がホールよりも長いスピンフリップ長を有するので、ｎ型ドーピングするのが好適である。概して、ホールを使用することもできる。
電子のスピンは、１００マイクロメートルと同じ長さの距離にわたって位相ずれなく移動させることができる。ＤＭＳナノワイヤは、室温を超えるキュリー温度で成長させる。 双方のＤＭＳ領域は、厚めの領域が磁化方向を変えないように、異なる厚さにするのが重要である。双方の領域の分離は、中間層交換結合、及び他の磁気結合、例えばピール結合よりも大きくするのが好適である。これは、薄いＤＭＳ領域の自由回転を確実にする。しかしながら、同時に、この距離は、多数キャリアのスピンフリップ長よりも小さくする必要がある。これは、一方のＤＭＳ領域からのスピン分極電流が他方のＤＭＳ領域に達し、磁化方向を変えるのを確実にする。薄めのＤＭＳ領域は、磁化方向によって情報を格納するメモリセルとして機能する。
アクセス（電界効果）トランジスタを柱状構体で集積化するのが有利である。なぜなら、如何なる追加領域もアクセストランジスタにとって必要でなくなるからである。これは、アクセストランジスタが、スケーラビリティを制限しないことを意味する。アクセストランジスタは、能動素子の上側又は下側に位置づけることができる。
本発明の方法は、各柱状構体の周囲にゲート誘電体を形成するステップを更に含む。
各柱状構体の周囲の充填材を、チャンネル位置まで形成し、ゲート誘電体の周囲の充填材上に各柱状構体用のゲート電極を形成する。
半導体柱状構体と金属ゲート電極との間にゲート誘電体を堆積することによって、負のゲート電圧を供給することで、ｎ型ドーピングした半導体柱状構体の電子を消耗させることができる。これは、半導体柱状構体を通る電流を数桁減少させ、これにより、読み書き処理を制御することができる。更に、包囲されるゲート電界効果トランジスタは、スイッチング周波数を数ギガヘルツのオーダーに高くすることができる。アクセストランジスタは、必ずしもＦＥＴである必要はなく、バイポーラトランジスタ又は別のタイプのトランジスタとすることができる。バイポーラトランジスタは、半導体ナノワイヤ内で、ｎ−ｐ−ｎ又はｐ−ｎ−ｐの順で能動素子の上側又は下側のドーパントプロファイルによって製造することができる。中間のベース領域を接触させることによって、この接触部の電圧でナノワイヤを通る電流を制御することができる。
本発明の方法は、第２の選択ラインを形成するために、多数の柱状構体の頂部で第２の磁化層を１ラインとして形成するステップを更に含む。
本発明の他の態様は、このようなデバイス、又はこのようなデバイスのアレイを製造する方法を含む。
以下、更なる特徴及び利点を説明する。更なる特徴のいずれも共に組み合わせることができ、本発明の態様のいずれにも組み合わせることができる。他の利点は、特に他の従来技術の上で、当業者に明らかになる。本発明の請求の範囲から逸脱することなく、多数の変形及び変更を行うことができる。従って、以下は、本発明の特定形態の説明のためでしかなく、本発明の範囲を限定するものではないことは明確に理解すべきである。
以下、どのようにして本発明を実現するかについて、添付図面を参照して例証し、説明する。
特定の実施例と図面を参照して本発明を説明するが、本発明はこれに限定されず、請求の範囲による。請求の範囲に参照記号を示した場合にも、本発明の範囲を限定するものと解釈しないものとする。説明する図面は概要でしかなく、限定するものではない。図面では、幾つかの要素のサイズを、説明に役立てる目的のために誇張しており、スケーリングして図示したものではない。“含む（備える）”という用語は、本発明の説明及び請求の範囲で使用されるが、それは、他の要素又はステップを除外するものではない。単数名詞を示すときに使用される時の不定数又は定数の冠詞は、特に明確に述べられない限り、複数の場合も含む。
更に、明細書及び請求の範囲における第１、第２、第３などの用語は、同様の要素を区別するのに使用し、必ずしも連続又は時系列順に説明するように使用するものではない。このように使用する用語は、適切な事象の下で交換可能であり、以下に説明する発明の実施例は、以下の説明又は図面に示すもの以外のシーケンスで扱うことができるのは明らかである。
以下に説明する実施例は、新たなメモリコンセプト、即ちナノワイヤ又はナノチューブの磁気ランダムアクセスメモリ（ＮＷ−ＭＲＡＭ）を示している。本実施例は、磁気エレクトロニクス又はスピン電子［Ｐｒｉｎｚ，Ｓｃｉｅｎｃｅ ２８２，１６６０（１９９８）； Ｗｏｌｆ ｅｔ ａｌ．， Ｓｃｉｅｎｃｅ ２９４， １４８８（２００１）参照］と称されるマイクロエレクトロニクスの新たな分野で適用することができるものである。本実施例は、マイクロエレクトロニクスに広く使用される電子の荷電と、ハードディスクのような情報記憶に用いられる電子のスピンとの組み合わせを利用する。メモリとしての使用として説明するが、スイッチングやセンサなどの他の用途も、本発明の範囲内に含まれる。
好適実施例では、選択素子とメモリデバイスを、ナノワイヤなどの単一柱状構体で成長させる。用語“柱状ナノ構体”は、必要な電流密度を供給できる、ワイヤ又はチューブを含む伸張した幾何形状及び他の形状の広範囲を包含することを意図している。
更なる特徴として、選択素子はスイッチを備えることができ、例えば、スイッチは、柱状ナノ構造で集積化して成長させる、電界効果トランジスタ、バイポーラトランジスタ又は他のトランジスタなどのトランジスタを含む。トランジスタのチャンネルを有するスイッチの一部は、柱状構体の一端に位置づけることができる。トランジスタは、柱状構体に隣接するか、又は取り囲むゲート誘電体を有することができる。トランジスタは、ゲート誘電体で分離した、チャンネルに隣接するか、又は取り囲むゲート電極を有することができる。１つ以上の磁化層は、希釈磁性半導体の材料ＤＭＳを含むことができる。この過程の間、例えば、ヘテロ構造を必要とせずに、選択素子用のｎ型又はｐ型ドーパント、及びメモリセル用のＭｎ，Ｃｏ，Ｆｅのような磁気不純物などの、必要な不純物原子を導入することができる。半導体材料は、例えばＧａＮ、ＧａＡｓ又はＩｎＮとすることができる。
磁気不純物は、単一強磁性ドメインを形成する薄い強磁性ディスクとなる。この単一強磁性ドメインの磁化方向は、２００未満のピコ秒内で切り換えることができ、１ギガヘルツより高い書き込み速度をもたらす。更に、これらは、磁化パターンの渦状態の故に、小さい迷磁界しか生じない。これは、磁化方向を回転させる大きい磁界がなくなるとともに、ナノワイヤ（ＮＷ）−ＭＲＡＭの良好なスケーラビリティに通じる。
空間層の厚さは、自由磁化層が第１の磁化層の多数キャリアのスピンフリップ長以内になるように構成することができる。第２の磁化層は、第１の磁化層の磁化方向に対して異なる方向に一定磁化方向で設けることができる。
磁気デバイスは、自由磁化層の磁化方向を変えるのに十分なスピン分極電流密度で、柱状構体に沿った電流を結合するように構成した回路を有するメモリとして構成することができる。この電流は、柱状構体に沿って結合され、電流方向に従う値で、順方向又は逆方向にメモリに書き込むことができる。柱状構体の少なくとも一部は、チューブ状にすることができる。柱状構体は、ナノメートルの寸法を有するのが好適であり、例えば、柱状構体の幅は、１０〜１００ｎｍの範囲内にするのが好適であり、１０〜４０ｎｍの範囲内にするのがより好適である。
集積化メモリアレイは、基板と、前述の磁気デバイスのアレイを有することができる。デバイスの柱状構体は、平面状基板に対して垂直に構成することができる。第１の選択ラインは、アレイに並べて磁気デバイスの選択素子、例えばスイッチを結合することができ、第２の選択ラインは、別々の並びで磁気デバイスの柱状構体の頂部又は底部を結合することができる。
アレイを製造する方法は、柱状構体、及び各柱状構体の周りでゲート誘電体を形成するステップを形成するために基板に磁化層のエピタキシャル成長のステップを含むことができる。基板は、任意の適切な半導体基板から選定することができる。
本発明の実施例では、用語“基板”は、使用可能な任意の１つ以上の基礎材料を含めることができ、その基板上に、デバイス、回路又はエピタキシャル層を形成することができる。他の代替の実施例では、この“基板”は、例えば、ドーピングしたシリコン、ガリウムヒ素（ＧａＡｓ）、ガリウムヒ素・リン化物（ＧａＡｓＰ）、リン化インジウム（ＩｎＰ）、ゲルマニウム（Ｇｅ）、又はシリコンゲルマニウム（ＳｉＧｅ）基板などの半導体基板を含むことができる。この“基板”は、例えば、半導体基板部分に加えたＳｉＯ２又はＳｉ３Ｎ４層などの絶縁層を含むことができる。従って、用語“基板”は、シリコン・オン・ガラス基板、シリコン・オン・サファイア基板をも含んでいる。従って、用語“基板”は、層又は対象とする部分の基礎として、各層における要素を包括的に規定するのに用いる。 また、例えば、“基板”は、１つの層を形成する任意の他の基礎、例えばグラス又は金属の層とすることができる。
充填材は、ゲート領域までの各柱状構体の層間に形成することができ、各柱状構体用のゲート電極は、ゲート誘電体の周囲の充填材に形成することができる。第２の磁化層は、多数の柱状構体の頂部における１ラインとして、第２の選択ラインを形成することができる。
実施例によれば、磁気メモリデバイスは、底部の電極に対して垂直に成長し、且つ頂部の電極で頂部に接触した半導性ナノワイヤの形態で、柱状構体を有することができる。ナノワイヤは、異なる厚さの２つの磁気領域を有し、これらの磁気領域は、希釈磁性半導体（ＤＭＳ）に変形するように磁性原子によってドーピングしている。この実施例では、薄めのＤＭＳ領域は、メモリセルの自由層２０であり、且つ磁化方向で情報を格納する。厚めのＤＭＳ領域１０は、情報の書き込み、即ち、磁化反転を誘発する電流によって薄めのＤＭＳ領域の磁化方向を回転させるのに用いられる。これは、書き込みに必要とされる外部磁界を減少させるか、又は外部磁界の必要性をなくすことを意味する。小さい電圧を供給し、且つナノワイヤを通る電流を測定することで、情報、即ち磁化方向の読み出しを行う。電流の大きさは、双方のＤＭＳ領域の相対的な磁化方向に依存する。平行配列の場合には、電子ステートが双方のＤＭＳ領域で同じであるので、電流が逆平行配列の場合より高くなる。 逆平行配列では、“スピンアップ”を有する電子は、他方のＤＭＳ領域の“スピンダウン”電子における電子ステートを検出し、こうして電流を減少させる。
本発明の実施例は、１ギガヘルツを超える、領域の書き込み速度を有する非揮発性メモリであり、低消費電力で高メモリ密度を有することができる。この非揮発性メモリは、標準のＭＲＡＭと比較して、消費電力の低減、及び／又は、迷磁界の低減、及び／又は、記録密度の向上を示すことができる。この非揮発性メモリは、コンピュータメモリ及び他の用途に用いることができる。
磁化方向の反転は、厚めのＤＭＳ領域、又は強磁性の頂部電極のいずれかから、スピン分極電流によって達成する。読み出しは、小さい電圧を供給し、且つ電流を測定することによって行う。この電流は、厚めのＤＭＳ領域の磁化方向に比して、薄めのＤＭＳ領域の磁化方向に依存する。これは、磁気モーメントの逆平行配列の場合に、異なる電子ステートの故に双方のＤＭＳ領域を通るスピン依存性の通過確率によって明らかである。これは、ビットライン及びワードラインを通る高電流を強制し、且つその結果として生じる磁界を用いて磁化方向を反転することによって、薄めの強磁性パターンの磁化方向の反転を行う従来のＭＲＡＭとは大きく異なる。ＭＲＡＭセルの書き込み用の高い電流の故に電力消費は高くなり、電流ラインの周囲の迷磁界の故にメモリ密度が制限されるか、又は迷磁界に対する高性能なシールディングが必要になる。ＮＷ−ＭＲＡＭは、これらの欠点を措置することができる。
情報の書き込み処理は、関連する強磁性層を通るスピン分極電流によって得られる。この電流を形成する電子のスピンは、磁化のトルクとして機能し、所定の電流密度に達する場合には、磁化方向を１８０度回転することができる。電流密度は、磁化反転を得るのに高くしなければならないが、全電流は、ナノワイヤの小さい直径の故に小さくなる。現行の薄膜過程では、サブマイクロメートル範囲のこのような小さい面積を得るのが難しい。これに比して、ナノワイヤは、数１０ナノメートルのオーダーの直径を示す。更に、磁化過程を誘発する電流は、小さい迷磁界しか発生せず、１平方インチあたり１ギガバイトを超える大きいメモリ密度で、極めて良好なスケーラビリティをもたらす。
本メモリは、非揮発性メモリとして注目に値する。なぜなら、情報が強磁性層の磁化方向に格納されるので、メモリ電力をスイッチオフしても情報は保持される。これは、携帯電話、コンピュータの開始を加速するパーソナルコンピュータ、及びハードディスクの置き換えに有用である。小さい単一強磁性ドメインパターンを１ギガヘルツを超える速度で切り換えることができる。これは、ＮＷ−ＭＲＡＭの極めて高い書き込み速度をもたらす。 また、提案するアクセス電界効果トランジスタは、同様に高周波で動作させることができる。
特に、ＭＲＡＭは、情報を保持するのにリフレッシュ・サイクルを全く必要としないので、比較的少ない電力消費となる。ＮＷ−ＭＲＡＭは、電流の磁界を使用するものよりも少ない電力を必要とするスピン分極電流によって情報を書き込むので、更に少ない電力消費となる。
ナノワイヤが、数１０ナノメートルの直径を有する場合、高メモリ密度を達成することができる。また、アクセス電界効果メモリは、それがナノワイヤ構体に含まれる場合、追加のスペースを必要としない。メモリ密度は、ワードライン及びビットラインの分解能で制限されるのみである。如何なる磁気メモリであっても、情報は磁化方向に格納され、且つ荷電を増進するものではないので、放射能や宇宙粒子に対して不感応性である。
（図１に示す実施例）
本発明の第１の実施例は、図１に概略的に示すナノワイヤ構体を備える。上述した任意の基板（図示せず）では、非強磁性の底部電極１７０を設け、その上部に数１００ナノメートルのオーダーの長さを有する半導性ナノワイヤ（ＳＣ−ＮＷ）を例えばエピタキシャルで成長させる。このようなナノワイヤの成長は、例えば、既知の技法を用いてＶＬＳ（気体・液体・固体）成長過程で行うことができる。尚、他の成長技法も適用可能である。エピタクシ過程は、垂直な成長を確実にして、界面の散乱過程及びスピンフリップ過程を減少させるのに有用である。界面品質を高くすることは、半導体のスピン分極電流を高めることができる。図１に示すように、ナノワイヤは、希釈磁性半導体（ＤＭＳ）の形成した２つの磁気領域２０及び１０を備える。これは、半導体（例えばＧａＮ）のこれらの部分を、数原子パーセントのオーダーの濃度の磁気不純物（例えば Ｍｎ)でドーピングすることによって達成することができる（例えば、（Ｇａ１−ｘ、Ｍｎｘ）Ｎ）[応用物理学会（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）８６，０３２５０６（２００５）参照]。これは、如何なるヘテロ接合も成長に必要とせず、過程の簡素化をもたらすことを意味する。
柱状構体の非希釈ＳＣ−ＮＷ領域は、底部側の領域１６０と、柱状構体の２つの磁化層間の空間層３０とを有する。これらの領域及びＤＭＳ領域は、電子のスピンがホールの場合よりも何桁も長い位相ずれ時間を有するので、ｐ型ドーピングするよりもｎ型ドーピングする必要がある。電子のスピンは、１００マイクロメートルと同じ長さの距離にわたって位相ずれなく移動することができる。ＳＣ−ＮＷの頂部では、一定の磁気モーメントを有する強磁性電極１００を堆積する。磁気モーメントの一定化は、５００〜１０００ Ｏｅの範囲の大きい保持力の磁界Ｈｃを有する典型的な１００ｎｍ厚の厚めの強磁性層を用いるか、又は（人工）の“反磁性体”によって磁化方向をピンニングすることによって達成できる。ＳＣ−ＮＷと双方の金属電極との間の電気接触は、ショットキーバリアでの更なるスピン依存性抵抗を防ぎ、動作電圧を低減させるために、オーム性にする必要がある。オーミック接触の場合には、これらのスピン依存性抵抗は、ＤＭＳ層のスピン依存性抵抗と比べて、無視できるほど小さい。この効果は、スピンインジェクションの原理と同じ成因を有する。ＤＭＳ領域は、２つの異なる厚さを有し、厚めの領域は、その磁化方向を変えないようにする。厚めのＤＭＳ領域１０の磁化方向は、一定とし、同じ状態のままでいる必要がある。これは、この領域を領域２０よりも厚くすることによって達成し、従って、この場合、磁化方向がメモリ素子の予定した寿命内で変化しないように領域１０の厚さを極めて厚くする必要がある。代替のピンニングは、図７及び８に、反強磁性体（図７参照）又は人工の反強磁性体（図８参照）による磁化のピンニングを表す。
これらのＤＭＳ領域間の分離は、中間層交換結合及び他の磁気結合、例えばピール結合よりも大きくする必要がある。薄めのＤＭＳディスクの磁化方向は、より自由に回転できることを意味する。これは、領域２０に二本矢印で示している。これは、垂直に指向するものとして示されているが、原理上、他の指向も可能である。非磁性半導体空間層３０の厚さは、この領域内では荷電キャリア、即ち好適には電子のスピンフリップ長よりも小さくする必要があるが、領域２０の磁化方向を領域１０の磁化方向とは無関係に自由に変えることができるようにするために、領域２０及び領域１０の間の磁気結合よりも厚くする必要がある。
薄めのＤＭＳ領域２０は、磁化方向で情報を格納するメモリセルとして機能する。自由可変の磁化方向を有する薄めのＤＭＳ領域は、動作温度で十分に長期に、例えば室温で１０年、磁化方向を保持するのを保証するのに十分な厚さにする必要がある。この効果は、超常磁性と称される。
磁気デバイス用の選択素子は、例えば、柱状構体を選択するスイッチとすることができる。選択素子は、柱状のナノ構体で積層して生成するのが好適である。本実施例では、スイッチをトランジスタ、例えば電界効果トランジスタ１５０で構成するが、原理上、他のタイプを使用することができる。チャンネル５０、即ちトランジスタのゲート領域は、自由磁化層の上側、及び、頂部電極の下側に、半導体ナノワイヤによって形成される。柱状構体は、絶縁材のゲート誘電体６０によって囲まれる。ゲート電極７０は、ゲート誘電体によって分離して、柱状構体のチャンネルの周囲を取り囲んでいる。集積化アクセストランジスタのゲート電極７０は、領域５０への結合を増大させるラップアラウンドゲートとして生成することができる。
能動素子のゲート誘電体６０及び保護層は、ＳｉＯ２、Ｓｉ３Ｎ４又は任意の他の誘電体とすることができる。保護目的のために、ゲート電極と能動素子とで異なるものとできる。能動素子は、広めのバンドギャップを有するコア・シェル構造とすることもできる。
柱状構体は、４０〜５０ｎｍの範囲の直径、及び数１００ナノメートルの長さを有する。
読み書き処理は、図２〜５に概略的に示している。書き込み情報は、薄めのＤＭＳ領域の磁化方向が２進数の論理値に従って設定され、例えば、論理ハイ又は論理ローであることを意味する。図２及び図３は、柱状構体に沿って書き込み電流の方向に従って、それぞれ“１”及び“０”の書き込みを示す。この磁化方向は、特定の高電流密度を有するスピン分極電流によって反転することができる。領域２０及び領域１０の双方の磁化方向が平行である場合（図２参照）、これらが図３に表すように逆平行の場合よりも電流が高くなる。 この周知の現象の理由は、領域２０のスピン依存性散乱である。
電源８０は、書き込み電流を供給するために設けられる。この高電流密度は、従来の薄膜技法で達成するのが難しいが、柱状構体の数１０ナノメートルのオーダーの小さい直径の故に、既にＳＣ−ＮＷに特有のものである。薄くて丸い強磁性ディスクは、２００ピコ秒未満で切り換えることができる単一強磁性ドメインを形成し、１ギガヘルツを超える書き込み速度をもたらす。更に、これらの強磁性ディスクは、磁化パターンの渦状態の故に小さい迷磁界しか有しておらず、これは、ＮＷ−ＭＲＡＭの良好なスケーラビリティにつながる。
格納された情報の読み出しは、それぞれ図４及び５に示され、“１”を書き込むのに用いる方向で、小さい電圧（書き込みに用いる電圧より小さく、典型的には数ｍＶ）を供給することによって達成する。図４には、頂部電極及び底部電極にまたがって結合した検流器１８０によって検出した電流が所定の閾値（点線で図示）を超えていれば、“１”が読み出されることを示す。図５には、電流が、第２の閾値以下であれば、“０”が読み出されることを示す。第１及び第２の閾値は、同一又は異なる値を有することができる。双方のＤＭＳ領域が平行配列の磁化方向を有する場合、電流は、逆平行配列の場合よりも高くなる。後者の場合では、厚めのＤＭＳ層の磁化方向に対する特定のスピン方向を有する電子は、例えばスピンフリップ過程によるスピン情報を失うことなく、非磁性のＳＣ−ＮＷを経て厚めのＤＭＳ領域から薄めのＤＭＳ領域まで移動する。しかしながら、電子は、異なるタイプのステート、即ち、双方のＤＭＳ領域の逆平行配列の磁化方向の故に、他方のスピン方向用の各ステートに遭遇することなる。従って、電子の大部分は、この界面で反射して高めの抵抗値を生じさせ、これにより低めの電流をもたらす。
メモリセルを扱うために、アクセス電界効果トランジスタを、このやり方で追加領域の必要性なく簡単に含めることができる。これは、アクセストランジスタがスケーラビリティを制限するものではないことを意味する。ＳＣ−ＮＷと金属ゲート電極との間にゲート誘電体を堆積することによって、ＳＣ−ＮＷの電子は、負のゲート電圧を供給することで消耗させることができる。これによって、ＳＣ−ＮＷを通る電流は、数桁分減少する。更に、取り囲まれたゲート電界効果トランジスタは、ＮＷ− ＭＲＡＭデバイスを動作するのに必要な数ギガヘルツのオーダーで高周波スイッチングを行うことができる。
図６は、ナノワイヤ内におけるＤＭＳ層の別例の層スタックを示している。一定の磁化方向１０，３００を有する２つのＤＭＳ領域がある。可変の磁化方向を有するＤＭＳ領域２０は、情報を格納する。
書き込み処理は、変わりがない（つまり、非対称性は、電流フローの方向によって誘発する)。しかしながら、層スタックの対称性の故に、読み出し処理を変更しなければならない。
別の電極接続が、領域２０の磁化方向に対して感応するように領域３１０に設けられる。
図7に、領域１０の磁化方向を、領域１０の下側の反強磁性体４００によってピンニングする別の実施例に示す。領域１０と領域４００との間の磁気結合の故に、且つ外部磁界からの反強磁性体の非感応性の故に、領域１０の強制磁界は、領域２０と比べて極めて高くなる。
図８に、領域１０の磁化方向を、人工の反強磁性体５００によってピンニングする、図７の別の実施例を示す。領域１０及び領域５００は、ＤＭＳ領域である。双方の層１０及び層５００の間に、非磁性の空間層５１０が位置づけられる。
中間層交換結合の故に、領域１０及び領域５００の磁化方向は、互いに逆平行に配列することができる。双方の強磁性層の結合は、強磁性及び反強磁性の結合間の空間層の厚さ５１０の増大で変動する。更に、この双方の強磁性層の結合強度は、空間層の厚さ５１０の増大で減少する。双方のＤＭＳ領域１０及び領域５００の磁化方向が逆平行に配列する場合、これらの領域は、層２０よりも高い強制磁界を有する。
図９に、ＮＷ−ＭＲＡＭのアレイで単一メモリセルを接触する可能な方法を示すが、他の構成を想定することもできる。この図では、３つのデバイスの２つの行を示すが、例えば処理可能なアレイで組織化して、多くの行があるものとする。アレイは、行及び列で構成するか、又は任意の他のトポロジでも構成することができる。明瞭化のためデカルトアレイ（Ｃａｒｔｅｓｉａｎ ａｒｒａｙ）についてのみ説明する。水平の行の各々が、列のデバイス（２００Ａ，２００Ｂ，２００Ｃ）の各々の頂部電極によって形成又は接続される１ビットラインの形態で、第２の選択ラインを有する。これは、図１におけるＵｓｏｕｒｃｅ−ｄｒａｉｎに対応している。ゲート電極の各々は、図１のＵｇａｔｅに対応するワードラインの形態（縦線で示す）で、異なる第１の選択ラインに接続（又は接合して形成)される。デバイス２００Ａ及び２１０Ａは、第１のワードラインに接続され、デバイス２００Ｂ及び２１０Ｂは、第２ののワードラインに接続され、デバイス２００Ｃ及び２１０Ｃは、第３のワードラインに接続される。この例における底部電極は、すべて共通に接地接続される。
メモリセルのアドレシング又は信号の増幅などのための集積回路を、能動素子の上側又は下側、即ち、ナノワイヤの下側又は上側に配置することができる。従って、別の回路のために別な空間を必要としない。また、ナノワイヤは、成長のために高品質基板を必要としないので、異なるナノワイヤ層を互いの頂部に組み込むことも可能である。更に、基板は、シリコンに関らず、原理上、任意の他の材料、即ちアモルファス材料でさえ可能である。これは、磁気デバイスを設計する際に、より大きい柔軟性を可能にする。
図１０〜１５に、実施例によるデバイスを製造する方法における主要なステップの幾つかの横断面図を示す。図１０で、底部電極１７０を、基板２２０に形成させる。図１１で、上述したようなナノワイヤの形態の多数の柱状構体を、共通の底部電極でエピタキシャル且つ垂直に成長させている。図１２で、柱状構体の側面を、ゲート誘電体６０で覆うようにし、充填材２３０を、柱状構体間に形成する。
図１３で、ゲート電極７０を、各柱状構体の周囲に形成する。図１４で、絶縁層をゲート電極の頂部に形成し、開口部２５０を絶縁層に形成し、ゲート電極との接触を可能にする。柱状構体の頂部は、露出したままにする。図１５では、ワードラインの形態における第１の選択ラインは、導体の形態で形成し、開口部２５０を満たすようにして、ゲート電極に結合させる。強磁性体の頂部電極１００は、柱状構体の頂部で、ビットラインを形成するように生成する。また、底部電極への接地接続を完了させる。
本発明は、請求の範囲内で、様々な変更及び変形を含む。既知の原理に従って、ナノワイヤに反強磁性の安定した磁気領域を導入することができる。これは、反強磁性のＤＭＳを見つけることができない場合でも、異なる材料を用いて別の層とすることができるようにする。 底部電極は、頂部電極のものと代えて強磁性電極とすることができる。この場合、２つのＤＭＳ層を交換する必要がある。トランジスタは、他の層に関らず、頂部でなく柱状構体の底部に配置させることができる。ナノワイヤは、電流からの、特に磁気領域からの迷磁界を減少させるのに有用なナノチューブを形成するように、幾つかの部分又は全ての部分で空胴を持たせることができる。２つでなく１つのＤＭＳ領域を用いることもできる。この場合にも、底部電極は、頂部電極のものと比して、逆平行配列した磁気モーメントを有する強磁性体とする必要がある。また、電極を有する２つの接触のうちの一方は、オーム性にし、他方は、ショットキーバリアにして、読み出し処理用に非対称にする必要がある。尚、ＶＬＳ以外の成長方法を使用することもできる。
このＮＷ−ＭＲＡＭの実施例の用途は、コンピュータベースのメモリ、携帯電話用のメモリ、及びＰＤＡなどの広い用途を含むことができる。高メモリ密度の故に、ＮＷ−ＭＲＡＭは、コンピュータのハードディスクにも置き代える能力があり、計算速度を著しく高めることができる。将来のスピントロニクス又はマグネトエレクトロニクスが広く使用されるようになれば、このＮＷ−ＭＲＡＭは、純粋なるスピントロニクスのデバイス、即ち全ての情報処理が単に電子のスピンに基づいており、且つ荷電が情報フローを導くのに必要とされるだけであるので、スピントロニクスのデバイスの実装に適している。特定の対象のものとしては、携帯電話における、高メモリ密度で、低消費電力化する非揮発性のメモリに適用可能である。当業者であれば、請求の範囲内の他の変形例及び用途を想定することができる。
選択素子によるメモリの一実施例の概略図である。 一実施例によるメモリ用の読み書き処理の概略図である。 一実施例によるメモリ用の読み書き処理の概略図である。 一実施例によるメモリ用の読み書き処理の概略図である。 一実施例によるメモリ用の読み書き処理の概略図である。 （図１に比して）別の実施例を示す図であり、追加の空間層３１０に対する電極接続を読み書き処理に加えて、領域２０の磁化方向に対して感応するようにした例を示す図である。 図１に示す選択素子を有するメモリの領域１０の磁化方向をピン二ングする別の実施例を示す図である。 図１に示す選択素子を有するメモリの領域１０の磁化方向をピン二ングする別の実施例を示す図である。 一実施例によるメモリのアレイの概略図である。 一実施例による製造過程のステップを示す図である。 一実施例による製造過程のステップを示す図である。 一実施例による製造過程のステップを示す図である。 一実施例による製造過程のステップを示す図である。 一実施例による製造過程のステップを示す図である。 一実施例による製造過程のステップを示す図である。

Claims (21)

  1. 磁気デバイスであって、一定の磁化方向を有する第１の磁化層と、可変の磁化方向を有する自由磁化層と、前記第１の磁化層と前記自由磁化層とを分離する空間層と、前記磁気デバイスを選択する選択素子とを備え、各層及び前記選択素子の少なくとも一部は、柱状構体として形成し、前記選択素子は、前記柱状構体で集積して形成した、磁気デバイス。
  2. 前記磁化層の１つ以上は、希釈磁性半導体材料からなる、請求項１に記載の磁気デバイス。
  3. 前記選択素子は、スイッチを備える、請求項１又は２に記載の磁気デバイス。
  4. 前記スイッチは、トランジスタである、請求項３に記載の磁気デバイス。
  5. 前記選択素子の一部は、トランジスタのチャンネルを備える、請求項４に記載の磁気デバイス。
  6. 前記選択素子の前記一部は、前記柱状構体の一端に位置している、請求項１〜５のいずれか一項に記載の磁気デバイス。
  7. 前記柱状構体の周囲にゲート誘電体層を有する、請求項１〜６のいずれか一項に記載の磁気デバイス。
  8. 前記チャンネルの周囲に、前記ゲート誘電体によって前記チャンネルと分離したゲート電極を有する、請求項５又は７に記載の磁気デバイス。
  9. 前記自由磁化層は、前記第１の磁化層よりも薄い、請求項１〜８のいずれか一項に記載の磁気デバイス。
  10. 前記空間層の厚さは、前記自由磁化層が前記第１の磁化層の多数キャリアのスピンフリップ長以内になるように構成している、請求項１〜９のいずれか一項に記載の磁気デバイス。
  11. 前記柱状構体は、ｎ型ドーパント原子を含む、請求項１〜１０のいずれか一項に記載の磁気デバイス。
  12. 前記第１の磁化層の磁化方向とは異なる方向の一定の磁化方向を有する第２の磁化層を有する、請求項１〜１１のいずれか一項に記載の磁気デバイス。
  13. 前記自由磁化層の磁化方向を変えるのに十分なスピン分極電流密度で前記柱状構体に沿った電流を結合するように構成した回路を有するメモリとして構成した、請求項１〜１２のいずれか一項に記載の磁気デバイス。
  14. 前記柱状構体に沿った電流を結合するように構成した回路を有するメモリとして構成し、前記電流の方向に従う値で前記メモリの書き込みを順方向又は逆方向に行う、請求項１〜１３のいずれか一項に記載の磁気デバイス。
  15. 前記柱状構体の少なくとも一部は、チューブ状である、請求項１〜１４のいずれか一項に記載の磁気デバイス。
  16. 基板と、請求項１〜１５のいずれか一項に記載の磁気デバイスのアレイとを有する集積メモリアレイであって、前記柱状構体は、前記基板に対して垂直に構成した、集積メモリアレイ。
  17. 前記アレイに並べて前記磁気デバイスの前記スイッチを結合する第１の選択ラインと、別々の並びで前記柱状構体の頂部又は底部を結合する第２の選択ラインとを有する、請求項１６に記載の集積メモリアレイ。
  18. 基板上に前記磁化層をエピタキシャル成長させて前記柱状構体を形成する、請求項１７に記載の集積メモリアレイの製造方法。
  19. 各柱状構体の周囲にゲート誘電体を形成するステップを更に含む、請求項１８に記載の集積メモリアレイの製造方法。
  20. 各柱状構体の周囲に充填材をチャンネル位置まで形成するステップと、前記ゲート誘電体の周囲の充填材上に各柱状構体用のゲート電極を形成するステップとを更に含む、請求項１９に記載の集積メモリアレイの製造方法。
  21. 多数の前記柱状構体の頂部に１ラインとして第２の磁化層を形成して第２の選択ラインを形成するステップを更に含む、請求項２０に記載の集積メモリアレイの製造方法。
JP2008532939A 2005-09-30 2006-09-22 ナノワイヤの磁気ランダムアクセスメモリ Withdrawn JP2009510754A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05109047 2005-09-30
PCT/IB2006/053439 WO2007036860A2 (en) 2005-09-30 2006-09-22 Nanowire magnetic random access memory

Publications (1)

Publication Number Publication Date
JP2009510754A true JP2009510754A (ja) 2009-03-12

Family

ID=37900151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008532939A Withdrawn JP2009510754A (ja) 2005-09-30 2006-09-22 ナノワイヤの磁気ランダムアクセスメモリ

Country Status (8)

Country Link
US (1) US8120003B2 (ja)
EP (1) EP1934984B1 (ja)
JP (1) JP2009510754A (ja)
KR (1) KR20080056271A (ja)
CN (1) CN101278353B (ja)
AT (1) ATE510286T1 (ja)
TW (1) TW200729203A (ja)
WO (1) WO2007036860A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
WO2009107780A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 磁気抵抗記憶装置及びその動作方法
JP2010118530A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US20100315869A1 (en) * 2009-06-15 2010-12-16 Magic Technologies, Inc. Spin torque transfer MRAM design with low switching current
CN102683580B (zh) * 2011-03-18 2016-05-25 三星电子株式会社 磁隧道结器件、电子***以及存储***及其制造方法
US9123884B2 (en) * 2011-09-22 2015-09-01 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US8908428B2 (en) * 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
US9337334B2 (en) 2014-04-21 2016-05-10 Globalfoundries Inc. Semiconductor memory device employing a ferromagnetic gate
CN106823133A (zh) * 2017-04-07 2017-06-13 博睿泰克科技（宁波）有限公司 基于电极的经颅电刺激和经颅磁刺激装置
WO2021248089A1 (en) * 2020-06-04 2021-12-09 The Trustees Of The Stevens Institute Of Technology In situ doping of irons into mos2 toward two-dimensional dilute magnetic semiconductors
US11917835B2 (en) 2020-12-21 2024-02-27 International Business Machines Corporation Three-dimensional funnel-like spin transfer torque MRAM cell with a non-uniform thicknesses in each layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285581B1 (en) 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP2004146821A (ja) 2002-10-03 2004-05-20 Sony Corp メモリ素子およびメモリ装置
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP4584551B2 (ja) * 2003-06-20 2010-11-24 株式会社日立製作所 電界効果型磁気抵抗効果素子およびこれを利用した電子素子
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP2005116923A (ja) * 2003-10-10 2005-04-28 Hitachi Ltd スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
US6987691B2 (en) * 2003-12-02 2006-01-17 International Business Machines Corporation Easy axis magnetic amplifier

Also Published As

Publication number Publication date
EP1934984A2 (en) 2008-06-25
KR20080056271A (ko) 2008-06-20
WO2007036860A3 (en) 2007-08-02
US20080251867A1 (en) 2008-10-16
EP1934984B1 (en) 2011-05-18
WO2007036860A2 (en) 2007-04-05
US8120003B2 (en) 2012-02-21
CN101278353A (zh) 2008-10-01
CN101278353B (zh) 2013-10-02
TW200729203A (en) 2007-08-01
ATE510286T1 (de) 2011-06-15

Similar Documents

Publication Publication Date Title
EP1934984B1 (en) Nanowire magnetic random access memory
RU2595588C2 (ru) Магнитный записывающий элемент
US8779538B2 (en) Magnetic tunneling junction seed, capping, and spacer layer materials
US6381171B1 (en) Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
KR100339176B1 (ko) 복수의 자기 터널 접합을 구비하는 자기 메모리 소자
KR101323786B1 (ko) 직교 자화 배향 방향들을 가진 기준층들을 갖는 자기 스택
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
KR101929583B1 (ko) 비휘발성 자기 메모리 소자
US20180374526A1 (en) Systems and Methods for Reducing Write Error Rate in Magnetoelectric Random Access Memory Through Pulse Sharpening and Reverse Pulse Schemes
JP4919682B2 (ja) 導電制御デバイス
KR100598634B1 (ko) 자기 메모리 유닛 및 자기 메모리 어레이
KR20130107376A (ko) 자기 메모리 장치용 자성층 제작 방법
JP2014203931A (ja) 磁気メモリ、スピン素子およびスピンｍｏｓトランジスタ
EP2209123B1 (en) Magnetoresistive memory
KR20120048482A (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
JP2009054960A (ja) スピントランジスタ及び磁気メモリ
KR20030093249A (ko) 반자성 콘택을 구비한 반도체 소자
WO2001024289A1 (fr) Dispositif a memoire a resistance magnetique et procede de production
US7615771B2 (en) Memory array having memory cells formed from metallic material
JP3477638B2 (ja) 強磁性２重量子井戸トンネル磁気抵抗デバイス
JP5397384B2 (ja) 磁性記憶素子の初期化方法
CN112863566B (zh) 一种存储阵列、存储器、制备方法及写入方法
JP2004303801A (ja) 磁気メモリ及びその書き込み方法
JP2003289163A (ja) スピンバルブトランジスタ
Bhuyan A Modern Review of the Spintronic Technology: Fundamentals, Materials, Devices, Circuits, Challenges, and Current Research Trends

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090901