JP2009509045A - 電気めっきによって基材表面を金属でコーティングする方法 - Google Patents

電気めっきによって基材表面を金属でコーティングする方法 Download PDF

Info

Publication number
JP2009509045A
JP2009509045A JP2008531757A JP2008531757A JP2009509045A JP 2009509045 A JP2009509045 A JP 2009509045A JP 2008531757 A JP2008531757 A JP 2008531757A JP 2008531757 A JP2008531757 A JP 2008531757A JP 2009509045 A JP2009509045 A JP 2009509045A
Authority
JP
Japan
Prior art keywords
copper
electroplating
layer
electroplating bath
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008531757A
Other languages
English (en)
Other versions
JP5689221B2 (ja
Inventor
エルヴェ モンショワ，
フレデリク レイナル，
ジェローム ダヴィヨ，
ジョゼ ゴンザレス，
Original Assignee
アルスィメール
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルスィメール filed Critical アルスィメール
Publication of JP2009509045A publication Critical patent/JP2009509045A/ja
Application granted granted Critical
Publication of JP5689221B2 publication Critical patent/JP5689221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Abstract

【課題】電気めっきによって基材表面を金属でコーティングする方法の提供。
【解決手段】電気めっき法によって基材表面を銅でコーティングする方法であって、コーティング対象の前記表面に電気的なバイアスをかけることなく、この表面を電気めっき用浴に接触させる工程；前記表面にバイアスをかけている間に、被膜を形成する工程；前記表面に電気的なバイアスをかけながら、前記表面を電気めっき用浴と分離する工程を含み、前記電気めっき用浴は、溶媒中の溶液に、０．４〜４０ｍＭの濃度の銅イオン源；ならびに少なくとも１種の銅錯化剤を含むことを特徴とする方法。
【選択図】なし

Description

本発明は、概括的には電気めっきすることによって基材表面を金属でコーティングする方法に関する。より具体的には、上記金属は銅である。本発明は、特に電気抵抗性材料からなる表面を電気めっきすることによってコーティングする方法に関する。
本発明は、特に、集積回路の配線を製造するためのマイクロエレクトロニクス分野に適用可能である。本発明は、プリント回路の配線（プリント回路基材（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはプリント配線基材（ｐｒｉｎｔｅｄ ｗｉｒｅ ｂｏａｒｄ）と呼ばれる）を製造したり、受動素子（例えば、インダクタ）を製造したりするための他のエレクトロニクス分野、または集積回路若しくはマイクロシステム（微小電子機械システムと呼ばれる）における電気機械分野にも適用可能である。
本明細書において、「電気めっき」という語は、基材表面を金属被膜または有機金属被膜で覆う方法を意味するものである。ここで、基材には電気的なバイアスがかかっており、基材を上記金属被膜または有機金属被膜の前駆体を含有する液体と接触させて、上記被膜を形成する。基材が導電体である場合、例えば、コーティング材料の前駆体の供給源（例えば、金属被膜の場合は金属イオン）と、場合により、形成する被膜の特性（均一性および堆積精度、抵抗など）を高めるための種々の薬品とを含有する浴中で、場合により参照電極が存在する状態で、電極を構成するコーティング対象の基材（金属被膜または有機金属被膜の場合にはカソード）と第２の電極（アノード）との間に電流を流すことによって電気めっきが行なわれる。国際条約では、目的の基材（すなわち電気化学回路のカソード）を流れる電流とかけられる電圧は負である。本明細書中、これらの電流および電圧が正の値で記載されている場合、この値は電流または電圧の絶対値を表すものであることを意味する。
銅電気めっきは、特に集積回路の配線を製造するためのマイクロエレクトロニクス分野で使用される。銅は電導度が良く、エレクトロマイグレーション現象に対して抵抗性が高く、すなわち、コンダクタを顕著に変形させ、欠陥の主要因となり得る電流密度の影響下で銅原子の移動が少ないため、エッチング後のパターンがますます精細化する集積回路の金属配線の製造おいて、銅は特に好ましい材料である。
集積回路は、一般的に、シリコンウェハ表面に活性半導体素子（ａｃｔｉｖｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）、特にトランジスタを形成することによって製造される。上記半導体素子は、「ライン（ｌｉｎｅ）」および「コンタクト（ｃｏｎｔａｃｔｓ）」（「ビア」とも呼ばれる）からなる金属配線システムによって互いに接続されており、多層面に配置されており、誘電層に作成された「トレンチ」および「ウェル」（接続ホール（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｈｏｌｅ）とも呼ばれる）をそれぞれ充填することによって得られる。
銅はエッチングが困難であり、多くの材料への拡散性が高いため、配線は一般的に以下の一連の工程によって製造される：
・絶縁誘電層の堆積；
・上記誘電層における配線パターンのエッチング；
・銅の移動を防ぐために使用される防止層（一般的には、例えばタンタル、窒化チタン、窒化タンタル、窒化タングステンまたは炭化タングステンから形成されるもの）の堆積；
・ラインおよび接続ホールを銅で充填；および、
・化学機械研磨によって過剰な銅を除去。
この一連の工程は「ダマシンプロセス」という名称で知られており、例えば、非特許文献１に記載されている。
防止層は、一般的に抵抗が高すぎて銅を均質または均一にウェハスケールに電気化学的に堆積させることができない。この効果は当業者には「抵抗降下」という用語で知られている。防止層の抵抗が高いのは、構成材料（一般的には金属窒化物）の抵抗が高いこと、および層の厚みが小さいこと（一般的に、集積回路の世代に依存するが厚みは数ｎｍ〜数十ｎｍ）とが原因である。なお、配線パターンを小さくしなければならないことから、防止層の厚みは小さくせざるを得ない。
その結果、一般的に、銅電気めっき工程の前に、「非電気化学的方法により」、シード層と呼ばれる金属銅の薄層を用いて防止層を覆うことが必要である。このシード層は、防止層と同様に、現在は気相蒸着技術（例えば、ＰＶＤ（物理気相蒸着法）堆積プロセス、またはＣＶＤ（化学気相蒸着法）堆積プロセス）によって製造される。
現行の集積回路のラインおよび接続ホールの限界寸法や、今後更に小型化が進むという傾向を考えると、銅シード層の厚みは現時点で約３０ｎｍであるが、これを早急に１０ｎｍ以下にすべきである。
ＣＶＤ堆積法では一致性の高い（ｃｏｎｆｏｒｍａｌ）、すなわち、コーティング対象基材の表面の形状に正確に一致する銅層が得られ、およびアスペクト比が広範囲のものに適用できる。しかし、化学堆積法によって形成された銅層の拡散防止層に対する接着性は悪い。このことによって、この種のプロセスの実用上の利点は制限されてしまう。銅層と防止層との間の接着を強固にし、配線を構成する構造の信頼性を高める必要があるからである。
それに加えて、化学気相堆積法を用いるプロセスは、消耗品（前駆体）や実施に必要な装置が高価であり、また効率が低いために、プロセスとしては比較的高くつくものである。
ＰＶＤ堆積法は、産業的な観点から現時点では好ましい。ＣＶＤプロセスで得られるものよりも防止層に対する銅の接着性が良好な状態で、高い抵抗性を有する表面をコーティングすることができるからである。
ＰＶＤによって堆積された被膜の厚みは、コーティングされる表面からの立体角に正比例する。その結果、凸角を有する表面部分は、凹角を有する表面部分よりも厚い層で覆われる。結果として、物理気相蒸着法によって形成される銅シード層は一致性が低く、従って基材表面の全ての点で均一な厚みを有するわけではない。特に、トレンチまたはビアの上端では、開口部を遮断する程度までシャドー現象またはオーバーハング現象が観察され、トレンチやビアを充填することができなくなってしまう。さらに、トレンチおよびビアの側壁を覆うシード層の厚みが不十分になってしまうことがあり、その後の充填が不完全となり、材料欠陥、または空洞（ボイド）が生じてしまう。それに加えて、上記パターンの側壁に形成されたシード層は、平坦な基材表面（トレンチ及びビアの上部および底部）に堆積させる場合とは異なる接着性を元来示す。これにより、信頼性（例えばエレクトロマイグレーション耐性）が悪くなることがある。すなわち、一致性の低い被覆を行うと、単に厚みに違いが生じるのみならず、トレンチおよびビアの側壁での連続性の欠如や層の接着性不良までも生じる場合がある。
このような制限があることから、トレンチおよびビアの寸法が非常に小さく（数十ナノメートルオーダー）、アスペクト比が非常に大きい最先端の集積回路にＰＶＤ技術を利用するのは非常に難しい。
このような状況下、本明細書に示された電気めっき技術は、化学気相蒸着法または物理気相蒸着法、および電気抵抗の大きな基材では実施できないその他の従来の金属電気めっき技術に代わる有利な方法を構成する。
なぜなら、従来の電気めっき法は、一般的に、金属イオンを含有する浴に浸した基材に直流電流を流すことからなるが、この電気めっき法は十分に導電性を有する（すなわち、典型的には、約数オーム／スクエア未満のシート抵抗を有する）表面しか適用することができない。従って、シート抵抗が通常は数十オーム／スクエアから数百オーム／スクエア、場合によっては数万オーム／スクエアになることもある最新技術で銅拡散防止層を形成する場合には適用できないからである。
シート抵抗は、薄膜または薄層の電気抵抗を測定するために当業者によって使用される量である。この量はオーム／スクエアであらわされ、二次元系（すなわち、層平面に電流が流れ、この層に垂直な平面には流れない）の抵抗率に相当する。数学的には、シート抵抗の値は、層の構成材料の抵抗率（Ω・ｍまたはμΩ・ｃｍであらわす）を層の厚み（ｍまたはｎｍであらわす）で除することによって得られる。
現時点では、従来の銅電気めっき法は、主に、ダマシンプロセスで、ウェハをあらかじめシード層で覆い、添加剤を含有する酸性硫酸銅浴に浸し、直流電流をウェハに流すことによって、トレンチおよびウェルを充填するために使用される。トレンチおよびウェルを遊離銅で充填するこのプロセスは、例えば、非特許文献２に記載されている。
トレンチおよびウェルを充填するために銅シード層に銅電気めっき法を使用することは、特許文献１にも記載されており、この内容は本明細書に参照として組み込まれる。
特許文献１に記載される電気めっき法は、本質的に以下のことを特徴とする：
・一方では、少なくとも１種の酸、好ましくは硫酸と、少なくとも１種のハロゲン化物イオン、好ましくは塩化物イオンと、被膜の形成を促進または抑制することができる化学薬品の組み合わせとからなる特定の化学組成の電気めっき用浴を使用すること、および、
・他方では、所定の順序で流される電流の密度を調整すること。
銅電気めっき法は、シード層のボイドを充填（シード補強）するために、またはシード層を修復（シード修復）するために、例えば特許文献２にも推奨されている。この従来技術文献に記載の好ましい実施形態では、第１の工程は、好ましくは物理気相蒸着プロセスによって行なわれ、不均一な「厚みの非常に小さい」（厚みは約２０ｎｍ）銅シード層を堆積させ、次いで第２の工程では、硫酸銅と、銅錯化剤（好ましくはクエン酸）と、必要により被膜の輝度を高めるためのホウ酸、および／または被膜の抵抗を下げるための硫酸アンモニウムとを含有するアルカリ性電気めっき用溶液（ｐＨは９を超える）を用いて電気めっきすることによって層の一致性を向上させる。電気めっき中に流される直流電流密度は１ｍＡ／ｃｍ２〜５ｍＡ／ｃｍ２である。
上記の従来技術文献では、この電気めっきプロセスは、銅シード層を製造するのに使用することができる、と記載されているが、この可能性を示す例は記載されておらず、この文献に記載されている高い電流密度から考えると上記電気めっきプロセスを成し遂げるのは容易ではないと考えられる。
米国特許第６８９３５５０号明細書 米国特許第６８１１６７５号明細書 Ｃ．Ｙ．Ｃｈａｎｇ ａｎｄ Ｓ．Ｍ．Ｓｚｅ "ＵＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ"，ＭｃＧｒａｗ−Ｈｉｌｌ，Ｎｅｗ Ｙｏｒｋ，（１９９６），ｐａｇｅｓ ４４４−４４５） Ｒｏｓｅｎｂｅｒｇ ｅｔ ａｌ，"Ｃｏｐｐｅｒ ｍｅｔａｌｌｉｚａｔｉｏｎ ｆｏｒ ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ｓｉｌｉｃｏｎ ｔｅｃｈｎｏｌｏｇｙ"，Ａｎｎ．Ｒｅｖ．Ｍａｔｅｒ．Ｓｃｉ（２０００），３０，２２９−６２
このような状況に鑑み、本発明の目的は、新しい技術課題を解決すること、すなわち、金属で電気めっきすることによって基材表面をコーティングする方法（その方法により、特に、１０ｎｍ以下のオーダーの厚みを有し、数メガオーム／スクエアまでの高い表面抵抗を有する拡散防止層に対して優れた接着性を示す、連続した一致性の高い（Ｃｏｎｆｏｒｍａｌ）銅シード層を製造することができる）を提供することである。
産業的スケールで使用することができる比較的単純な方法で、特定の電気めっき用浴を用い、かつ被膜形成前にコーティング対象の表面を上記電気めっき用浴と接触させる条件および被膜形成後にこの表面を電気めっき用浴から分離する条件を制御することによって、この技術的課題を解決することができることがわかった。これが本発明の基本を構成する。
従って、本発明の目的は、概括的には、電気めっきによって銅で基材表面をコーティングする方法であって、この方法は、以下の工程：
・コーティング対象の上記表面に電気的なバイアスをかけることなく、この表面を電気めっき用浴に接触させる「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」と称される工程；
・この表面に、被膜の形成に十分な時間バイアスをかけている間に、被膜を形成する工程；および、
・この表面に電気的なバイアスをかけながら、電気めっき用浴と分離する「通電取り出し（ｈｏｔ ｅｘｉｔ）」と称される工程を含み、
上記電気めっき用浴が、溶媒中の溶液に、
・０．４〜４０ｍＭ、好ましくは０．４〜１８ｍＭ、より好ましくは０．４〜１５ｍＭの濃度の銅イオン源と；
・１級脂肪族アミン、２級脂肪族アミン、３級脂肪族アミン、芳香族アミン、含窒素複素環化合物およびオキシムを含む群から選択される少なくとも１種の銅錯化剤とを含むことを特徴とする方法である。
上記電気めっき用浴を用いて、電気めっき工程の前に、電気的なバイアスをかけることなく（すなわち、この表面に対極または参照電極に対する電流または電圧をかけることなく）コーティング対象の表面を電気めっき用浴と接触させることによって、電気めっきによって製造される銅コーティング層と、防止層との接着性を高めることができることがわかったのは、全く予想外であった。
この接触工程の後であって、かつ電気めっき工程の前に、コーティング対象の基材表面を電気めっき用浴に少なくとも５秒間接触させて保持することによって、この接着性がさらにかなり向上することがわかった。
電気めっき用浴から取り出した後に、コーティングされた表面に電気的なバイアスをかけた状態に好ましくは１〜１０秒間保持し、電気めっきによる充填法に匹敵する導電性を有するシード層が得られることもわかったのは驚くべきことであった。
従って、「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」工程および「通電取り出し（ｈｏｔ ｅｘｉｔ）」工程は、本発明による方法の本質的に特徴的な工程を構成している。
銅被膜を形成する工程は、比較的従来の手法で行われるが、従来技術、特に米国特許第６８１１６７５号明細書に記載のプロセスとは異なり、被膜を形成するのに必要な電流の量はずっと少ない（この先行特許に記載の平均値と比べると、本願発明における上記必要な電気量は５分の１以下であり、どの場合においても先行特許に述べられているプロセスのものの範囲外になる）ことがわかった。
「通電投入（ｈｏｔ ｅｎｔｒｙ）」（すなわち、バイアスをかけた条件下での投入）は、トレンチおよびウェルを充填するために銅を電気化学的に堆積させるプロセスにおける標準的な技法である。これは、電気めっき用溶液は一般的に酸性なため、シード層のエッチングが起こりやすく、これにより電気めっきが抑制されてしまうので、これを防ぐために何らかの手段が必要である、という理由による。
本発明の方法の「非通電（ｃｏｌｄ）投入」工程においては、コーティング対象の基材表面を、好ましくは、少なくとも５秒間電気めっき用浴と接触させたまま保持する。
まさにシード層を作製している間にこのパラメータを調整することによって、驚くべきことに、「シード層／充填層または厚い銅層または厚い層」のアセンブリの接着性（すなわち、このアセンブリの「実用上の」接着性であり、シード層はこのアセンブリを得るために製造される）を高めることが可能であることがわかった。より詳しく言うと、シード層単独の接着性を直接測定することは、（特に層の厚みが小さいからという理由により）一般的に困難ではあるのだが、本発明にしたがって製造されたシード層の接着性は明らかに非常に高いことが示された。しかし、防止層に対する「シード層／充填層または厚い銅層または厚い層」のアセンブリの接着エネルギー（このエネルギーは重要な実用上の特性であり、実際に最適化されるものである）を決定するのは、厚い銅層（厚み約５００ｎｍ〜１ミクロンまたはそれ以上）を製造した後の方がより容易で、かつより有用性も高い。例えば、この接着性は、上記アセンブリの上面に接着した接着テープを、例えば剥離試験システムを用いて剥離させることによって決定してもよい。この方法で測定した接着性（すなわちＪ／ｍ２であらわされる界面エネルギー）は、防止層に対するシード層の接着性と、シード層に対する銅の厚い層の接着性とをあわせて特性決定するものである。一方または他方の界面についての正確な情報は得られないが、望ましい実用上の特性（すなわち、銅／防止層の界面強度）を定量化することができる。以下、「シード層の接着性」、「シード層に対する厚い銅層の接着性」および「充填後の銅／防止層の界面強度」という表現は同じ意味で使用される。
「非通電（ｃｏｌｄ）」投入工程にかかる時間が５秒未満である場合、基材に対する銅層の接着性は、バイアス下での投入と比較すれば向上しているものの、特定の場合、特に集積回路の配線の防止層上に直接銅シード層を堆積させる必要がある場合には、接着性が不十分なままである場合があることもわかった。
一方で、この工程にかかる時間が５秒以上、好ましくは１０〜６０秒間、さらに好ましくは約１０〜３０秒間である場合、剥離力によって測定される界面エネルギーは、スパッタリングプロセスによって得られるもの（１０Ｊ／ｍ２より大きい）と実質的に等しいか、またはこれより大きい。
この工程にかかる最長の時間については特に限定はないが、使用される実験条件下では、約６０秒より長い時間では接着性の顕著な向上はみられない。
本発明の方法の「通電取り出し（ｈｏｔ ｅｘｉｔ）」工程では、銅でコーティングされる基材表面を、好ましくは１〜１０秒間、より好ましくは約１〜５秒間で、電気的なバイアスをかけながら、電気めっき用浴から取り出す。
「非通電取り出し（ｃｏｌｄ ｅｘｉｔ）」、すなわちバイアスをかけない状態で取り出す（さらに言い換えると、基材の電気的バイアスを遮断してから基材を電気めっき用浴から取り出す）場合、従来の電気化学的手段でこのような被膜上に厚く充填した銅を堆積できる場合もあるのだが、銅被膜の抵抗は防止層の抵抗ときわめて近いままであることがわかった。
対照的に、「通電取り出し（ｈｏｔ ｅｘｉｔ）」によって、次の工程で当業者に公知のプロセスを用いた電気化学的堆積法によって銅を充填させるのに十分な導電率を有するきわめて厚みの小さい（１０ｎｍ）シード層が得られることがわかった。これは予想外のことであった。
上記「通電取り出し（ｈｏｔ ｅｘｉｔ）」工程は定電圧モード（すなわち、ウェハへの電圧を固定値に維持することによる）で行なうのが有利である。この電圧は回路の対極または参照電極に対して測定され、好ましくは、同様に定電圧モードで行なわれるコーティング堆積工程と同じ電圧レベルである。
本発明の方法では「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」工程と「通電取り出し（ｈｏｔ ｅｘｉｔ）」工程とを組み合わせることにより、「シード層／銅充填」アセンブリの良好な接着性をより容易にかつ再現可能に達成することができる。
電気めっき法によって被膜を形成する工程は、所望の被膜を形成させるのに十分な時間行なわれる。この工程にかかる時間は、当業者ならば容易に決定することができる。膜の成長率は電荷の関数であり、堆積時間中に回路に流れた電流の時間積分と等しい（ファラデー則）。
被膜を形成する工程中、コーティング対象基材の表面は、定電流モード（電流値が固定されている）または定電圧モード（電圧値が（場合によって参照電極に対して）固定されている）またはパルスモード（電流または電圧のいずれかがパルス状に変化する）のいずれかでバイアスがかけられる。
また、例えば、定電圧モードのステップ後に定電流モードのステップを行う、というように、これらのステップを組み合わせることも可能である。
一般的に、定電流モード、好ましくは、０．１ｍＡ／ｃｍ２（ミリアンペア／平方センチメートル）〜５ｍＡ／ｃｍ２、より好ましくは０．１ｍＡ／ｃｍ２〜１ｍＡ／ｃｍ２の定電流モードでバイアスをかけることによって満足のいく被膜を得ることができる。
定電圧モードでバイアスをかけることによって、すなわち上記セル電流と同様の範囲の電流が得られるようにセル電圧をかけることによっても満足のいく被膜を得ることができる。セル電圧は、特に例えば対極との距離または膜の存在等のセル設計パラメーターにより代わりうるが、所与の電位および所与の配置に対し、得られた電流を測定し、調整することによってセル電圧を決定するのは当業者にとっては容易であろう。
パルスモードでバイアスをかけることにより、好ましくはパルス状の電圧がかかるようにパルスモードでバイアスをかけることによっても満足のいく被膜を得ることができる。
一般的に、この工程は、単位面積あたりの最大電流が０．１ｍＡ／ｃｍ２〜５ｍＡ／ｃｍ２、より好ましくは０．１ｍＡ／ｃｍ２〜１ｍＡ／ｃｍ２に相当し、単位面積あたりの最低電圧が０ｍＡ／ｃｍ２〜０．５ｍＡ／ｃｍ２、より好ましくは０ｍＡ／ｃｍ２〜０．１ｍＡ／ｃｍ２に相当するパルス状の電圧をかけて行われてもよい。
ある特定の特徴によれば、最大電圧でのバイアス時間は、単位面積あたりの最大電流が約０．５ｍＡ／ｃｍ２に相当する電圧で０．１５〜５秒（例えば、約２秒）であり、最低電圧でのバイアス時間は、単位面積あたりの最低電流が約０．０５ｍＡ／ｃｍ２に相当する電圧で０．１５〜７秒（例えば、約３秒）であってもよい。
この工程で行われるサイクル数は、所望の被膜の厚みによって変わりうる。
一般的に、当業者は、上記の一般的な条件下で（以下の実施例に記載される）、堆積速度がサイクルあたり約０．１ｎｍであったことからサイクル数を容易に決定するであろう。
特に、非常に抵抗の高い、例えばシート抵抗が１０００００オーム／スクエアまで、さらには数メガオーム／スクエアといった基材に銅シード層を製造するには、本発明を実施するための上記方法を使用する。
本発明の方法で使用される電気めっき用浴（または組成物）は、溶媒中の溶液に、銅イオン源と、少なくとも１種の特定の銅錯化剤とを、好ましくは特定の銅／錯化剤のモル比で含み、より好ましくはこの浴がｐＨ７未満でなければならない。
特に、電気めっき用浴中で、
−銅／錯化剤のモル比は０．１〜２．５、好ましくは０．３〜１．３であり；かつ、
−組成物のｐＨが７未満、好ましくは３．５〜６．５である場合に、優れた結果が得られた。
原理的には、溶媒の性質に制限はない（溶液の活性種を十分に溶解し、電気めっきを妨害しないものであればよい）が、水または含水アルコール溶液が好ましい。
本発明の範囲内で使用可銅錯化剤は、以下のものから選択することができる：
・１級脂肪族アミン、特に、エチルアミン、シクロヘキシルアミン、エチレンジアミンおよびシクロヘキサンジアミン；
・２級脂肪族アミン、特に、ピロリジン；
・３級脂肪族アミン、特に、ヒドロキシエチルジエチルアミンおよびテトラエチレンペンタミン；
・芳香族アミン、特に、１，２−ジアミノベンゼンおよび３，５−ジメチルアニリン；
・含窒素複素環化合物、特に、ピリジン、２，２’−ビピリジン、８−ヒドロキシキノリンスルホネート、１，１０−フェナントロリン、３，５−ジメチルピリジンおよび２，２’−ビピリミジン；および、
・オキシム、特に、ジメチルグリオキシム。
一般的に、本発明内で使用可能な好ましい種類の錯化剤の１つを構成する含窒素複素環化合物は、縮合しているか否かに関わらず、１〜８個の窒素原子を有し、各環は５〜６個の環原子を含有し、ハロゲン、ヒドロキシル基および１〜６個の炭素原子を有するアルキル基から選択される１〜８個の原子または原子団で置換されていても、いなくてもよい単環化合物または多環化合物として定義することができる。
電気めっき用組成物は錯化剤を１種以上含んでもよい。
金属表面に吸着可能な錯化剤を用いると優れた結果が得られ、また規則的な層が得られることがわかった。本発明で現時点において好ましい銅錯化剤を構成しているこれらの薬品は、特に、ピリジン、２，２’−ビピリジンおよびこれらの混合物であり、特に、ピリジンと２，２’−ビピリジンとのモル比が５：１〜１：５、好ましくは３：１〜１：１、より好ましくは約２：１の混合物である。
一般的に、電気めっき用組成物は、銅イオン源、特に第二銅（Ｃｕ２＋）イオン源を含む。
有利には、上記銅イオン源は、特に硫酸銅、塩化銅、硝酸銅または酢酸銅などの銅塩であり、好ましくは硫酸銅である。
ある特徴によれば、銅イオン源は、電気めっき組成物内に０．４〜４０ｍＭ、好ましくは０．４〜１８ｍＭ、より好ましくは０．４〜１５ｍＭの濃度で存在する。
銅イオン源が０．５〜４ｍＭの濃度で存在する組成物を用いると優れた結果が得られた。
好ましい実施方法によれば、本発明の方法で使用する電気めっき用組成物の銅イオン源／銅錯化剤のモル比は、０．１〜２．５、好ましくは０．３〜１．３である。
この電気めっき用組成物は、概ねｐＨ７未満、好ましくは３．５〜６．５であるのが有利である。
この組成物のｐＨを、必要に応じて、「Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ」第８４版（Ｄａｖｉｄ Ｒ．Ｌｉｄｅ，ＣＲＣ Ｐｒｅｓｓ）に記載されているような緩衝剤を用いて上記ｐＨ範囲に調整してもよい。
現時点で好ましい電気めっき用組成物は、水溶液中に、
・０．４〜４０ｍＭ、好ましくは０．４〜１８ｍＭ、より好ましくは０．４〜１５ｍＭの濃度の硫酸銅と；
・銅錯化剤としてピリジンおよび２，２’−ビピリジンの混合物とを含み、
・銅／銅錯化剤のモル比は０．３〜１．３であり；かつ、
・上記組成物のｐＨが７未満、好ましくは３．５〜６．５である。
本発明のプロセスは、銅の拡散を防止する防止層を形成する表面上に、厚みの非常に小さい銅シード層、例えば１０ｎｍ以下のオーダーの非常に小さい厚みの銅シード層を調製するのに特に有用である。
具体的な実施形態によれば、銅の拡散を防止する防止層は、窒化タンタル、タンタル、ルテニウム、コバルト、タングステン、窒化チタンから選択される少なくとも１種の材料を含み、防止層表面の具体例は、窒化タンタル／タンタル二重層またはルテニウム層からなる表面である。
以下に実施例を示すことにより本発明を説明するが、本発明はこれらの例に限定されるものではない。下記実施例において、本発明の方法は、銅拡散防止層でコーティングされたシリコン基材に銅シード層を堆積させるのに使用されている。本方法は、特に、集積回路の銅配線構造の製造に適用することができる。
実施例１：本発明を実施する第２の方法による、ＴａＮ／Ｔａ防止層への銅シード層の堆積
Ａ．器具および装置
基材：
この実施例で使用した基材は、厚み４００ｎｍのシリカ層で覆われ、このシリカ層が反応性スパッタリングによって堆積された厚み１５ｎｍの窒化タンタル（ＴａＮ）層で覆われ、かつ同様にスパッタリングによって堆積された厚み１０ｎｍのタンタル（Ｔａ）層で覆われた直径２００ｍｍのシリコンウェハからなるものであった。
このＴａＮ／Ｔａ「二重層」は、集積回路の銅配線の製造において「ダブルダマシン」構造で使用されるような銅拡散防止層を構成する。
電気めっき用溶液：
この実施例で使用した電気めっき用溶液は、以下のものを含有する水溶液であった：２，２’−ビピリジン０．３ｇ／Ｌ（すなわち１．７ｍＭ）；ＣｕＳＯ４（Ｈ２Ｏ）５０．６ｇ／Ｌ（すなわち２．４ｍＭ）、およびピリジン０．３ｍｌ／Ｌ（すなわち３．３ｍＭ）。溶液のｐＨは約６であった。
装置：
この実施例では、マイクロエレクトロニクス産業で使用される代表的な電気めっき堆積装置である、２００ｍｍウェハを加工できるＳｅｍｉｔｏｏｌ（登録商標）製ＥｑｕｉｎｏｘＴＭ モデルを使用した。
この装置は、シード層を堆積させる電気めっき堆積セルと、堆積後にすすぎ／乾燥をするステーションとを備えていた。
電気めっき堆積セルは、不活性金属（例えば、白金コーティングされたチタン）またはシード層を構成する金属と同じ金属（この場合には銅）のいずれかを素材とするアノードを備えており、ＴａＮ／Ｔａ防止層でコーティングされたシリコンウェハはこのセルのカソードを構成するものであった。
このセルは、３０Ｖ、４Ａまでを安定に供給する電源と、カソードを電気的に接続するが、シールによって溶液とは物理的に隔離されたデバイスとを備えていた。この電気的に接続するデバイスは、一般的に環状であり、上記基材の周囲に均一に配置された種々の接触点で基材にバイアスをかけることができるものであった。
このセルは、所定の速度でウェハを回転させるための手段を含む、コーティング対象のウェハを支えるためのデバイスも備えていた。
Ｂ．実験プロトコル
本発明の方法は、以下の種々の連続工程を含んでいた。
工程１：「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」
この工程は２つのサブステップに分かれていた。
１．１．上記基材を、ＴａＮ／Ｔａ防止層側の面と電気的に接続するデバイスとが接触するように電気めっき堆積セルに投入し、この時点ではデバイスに電気は流さなかった。
１．２．電気的に接続するデバイスおよび基材によって形成されたアセンブリ（以下「カソードアセンブリ」と称する）を、例えば浸すことによって電気めっき用溶液に接触させた。この接触工程をおおよそ５秒以下（例えば、２秒）続け、デバイスに電気を流さずにこの工程を行った。本発明の方法における一つの特定の特徴として、次いで、カソードアセンブリを、少なくとも５秒間（例えば約３０秒間）、バイアスをかけることなく電気めっき用溶液に浸したまま保持した。
工程２：銅被膜の形成
次いで、おおよそ０．４ｍＡ／ｃｍ２〜０．８ｍＡ／ｃｍ２（例えば、０．６ｍＡ／ｃｍ２）の単位面積あたりの電流に相当するセル電圧をかけてカソードアセンブリに定電圧モードでバイアスをかけ、同時に２０〜６０回転／分（例えば、４０回転／分）で回転させた。
この工程にかかる時間は、理解されるとは思うが、シード層の目標の厚みによって変動した。この時間は、当業者ならば容易に決定することができ、膜の成長率は回路に流す電荷によって変わりうる。
上記条件下で、堆積速度は、回路に流れた電荷１クーロンあたり約１ｎｍであった。
この実施例では、電気めっき工程にかかる時間は、１０ｎｍの厚みを有するコーティングを得るには約５０秒、４０ｎｍの厚みを有する被膜を得るには約２００秒であった。
工程３：「通電取り出し（ｈｏｔ ｅｘｉｔ）」
この工程は２つのサブステップに分かれていてもよい。
３．１．電気めっき工程の後、回転速度をゼロにし、電圧によるバイアスは維持したまま、銅でコーティングされたカソードアセンブリを電気めっき用溶液から取り出した。この工程にかかった時間は約２秒であった。
次いで、回転速度を５００回転／分に上げて１０秒間保持し、この最後の工程中にカソードアセンブリのバイアスを切った。
脱イオン水でセルを前洗浄した。
３．２．次いで、シード層でコーティングされた基材をすすぎ／乾燥モジュールに移し、脱イオン水ですすいだ。
次いで、すすぎ水を除去し、窒素蒸気で乾燥操作を行なった。
次いで、回転を止めて、乾燥されたコーティング済み基材を取り外した。
この実施例では、取り出し工程、特に電気めっき用溶液からのカソードアセンブリの取り外しは、被膜形成工程中と同じ電圧でバイアスをかけたまま行なった。
Ｃ．得られた結果
上記実験プロトコルを適用すると、優れた一致性、接着性および抵抗性を示す、厚み１０ｎｍ、２０ｎｍおよび４０ｎｍの銅層が得られた。
走査型電子顕微鏡で断面を観察し、水平面上のシード層の厚みと垂直面上のシード層の厚みとを比較することによって一致性を評価した。
当業者に周知の「４点」測定機器を用いてシート抵抗を測定した。
接着性または界面エネルギーは、電気化学的堆積法によって厚み５００ｎｍの厚い銅層（めっき層、又は充填層、又は厚い銅、又は厚い層とも言う）をシード層に堆積させた後に測定した。この測定は、銅層（シード層およびめっき層）が基材から離れるまで、強力な接着テープによって表面に徐々に大きな垂直方向の引張力をかけていく器具（剥離試験システム）を用いて行なった。この力による仕事量（力に、剥離した層の長さを乗じた値）は、銅層を基材から剥離するのに必要なエネルギーに相当する。このエネルギーを剥離した面積で除することによって、単位面積あたりのエネルギーが得られる。
得られた測定結果をいくつか表１に示す。
実施例２：本発明を実施する第２の方法による、ＴａＮ防止層への銅シード層の堆積
本実施例では、抵抗が高い拡散防止層上に銅シード層を堆積させるために本発明の方法を使用する。
Ａ．器具および装置
基材：
この実施例で使用した基材は、厚み４００ｎｍのシリカ層で覆われ、これがＡＬＤ（原子層堆積）技術によって堆積した厚み５ｎｍの窒化タンタル（ＴａＮ）層で覆われた直径２００ｍｍのシリコンウェハからなるものであった。
このＴａＮ層は、表面抵抗が約３５００オーム／スクエアの集積回路の銅配線に対して「ダブルダマシン」構造で使用されるような銅拡散防止層を構成する。
次いで、このウェハを幅１．５ｃｍ×長さ６ｃｍの長方形に切断した（以下、これを「サンプル」と称する）。
電気めっき用溶液：
この実施例で使用した電気めっき用溶液は、以下のものを含有する水溶液であった：２，２’−ビピリジン０．３ｇ／ｌ（１．７ｍＭ）；ＣｕＳＯ４（Ｈ２Ｏ）５ ０．６ｇ／ｌ（２．４ｍＭ）およびピリジン０．３ｍｌ／ｌ（３．３ｍＭ）。溶液ｐＨは約６であった。
装置：
この実施例では、上記電気めっき用溶液が１００ｍｌ入るガラスセルを使用した。
このセルは、２つの格納部に開口する２つの開口部を有するカバーを備えており、一方にはサンプルホルダとそれを電気的に接続するデバイスとを、他方には白金コーティングされたチタン部材で形成されたアノードを固定した。
この電気的に接続するデバイスおよびアノードを、２０Ｖ／２Ａを供給可能なポテンショスタットに接続した。
Ｂ．実験プロトコル
本発明の方法は、以下の種々の連続工程を含んでいた。
工程１：「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」
この工程は２つの工程に分けることができる。
１．１．各サンプルを、ＴａＮ防止層側の面と電気的に接続するデバイスとが接触するように電気めっき堆積セルに入れた。この時点ではデバイスに電気は流さなかった。
１．２．電気的に接続するデバイスおよび基材によって形成されたアセンブリ（以下「カソードアセンブリ」と称する）を、例えば浸すことによって電気めっき用溶液に接触させた。この接触工程は、概ね５秒以下（例えば２秒）続き、デバイスに電気を流さないままこの工程を行った。本発明の方法の１つの特徴に基づき、カソードアセンブリを、５秒間より長い時間（例えば約３０秒間）、バイアスをかけることなく電気めっき用溶液に浸したままにした。
工程２：銅被膜の形成
次いでセルに最大で８Ｖ〜１２Ｖ（例えば１０Ｖ）、最低で０Ｖ〜２Ｖ（例えば１Ｖ）のパルス状電圧をかけてカソードアセンブリに電圧のバイアスをかけた。
１０Ｖでバイアスをかけた時間は０．１〜５秒間（例えば２秒間）であった。
１Ｖでバイアスをかけた時間は０．１５〜７秒間（例えば３秒間）であった。
したがって、ある特定の実施例では、それぞれの電圧印加サイクルが、１０Ｖで２秒間バイアスをかけ、次いで１Ｖで３秒間バイアスをかけるサイクルからなる。
これらの実験条件下、堆積速度は約０．３２ｎｍ／サイクルであり、従って、厚み６５ｎｍを有する銅被膜を得るのに２００サイクルを行なった。
工程３：「通電取り出し（ｈｏｔ ｅｘｉｔ）」
電圧１０Ｖでバイアスをかけた状態でカソードアセンブリをこの溶液から垂直に取り出した。
次いで、各サンプルを手作業で脱イオン水を用いて３０秒間すすぎ、アルゴンガンを用いて３０秒間乾燥させた。
Ｃ．得られた結果
上記に定義される特定の実施例では、シート抵抗０．５オーム／スクエアの銅シード層が得られた。
この層に銅充填層を電気化学的に堆積させた。
このシード層／充填層のアセンブリは、実施例１に記載の技術で測定すると界面エネルギーが約６Ｊ／ｍ２であった。
２００μΩ・ｃｍ〜５０，０００μΩ・ｃｍ（すなわち、４００オーム／スクエア〜１０００００オーム／スクエア）の高い抵抗を有する防止層でコーティングしたシリコンウェハから得たシリコン片で上記プロトコルを使用した。
一致性、接着性および抵抗性の観点で良好な結果を得た。
実施例３：本発明を実施する第３の方法による、Ｒｕ防止層上への銅シード層の堆積
本実施例では、本発明の方法を用いて、ルテニウムを主体とする拡散防止層に銅シード層を堆積させた。
基材：
この実施例で使用した基材は、厚み４００ｎｍのシリカ層で覆われ、これがスパッタリングによって堆積した厚み３０ｎｍのルテニウム（Ｒｕ）層で覆われた長さ６ｃｍ×幅２ｃｍのシリコン片からなる。この基材のシート抵抗は７．５オーム／スクエアであった。
このＲｕ層は、高性能集積回路の銅配線の製造において「ダブルダマシン」構造で使用されるような銅拡散防止層を構成することがある。
溶液：
この実施例では実施例１と同じ溶液を使用した。
装置：
この実施例では、２つのパーツ、すなわち電気めっき用溶液を入れるためのセルと、種々の電極を操作位置に維持するための「カバー」で構成されるガラス製電解堆積セルを使用した。
電解堆積セルは以下の３つの電極を備えていた。
・不活性金属（白金）アノード；
・ＴａＮ／Ｔａ層でコーティングされたシリコン片（カソードを構成する）；および、
・Ａｇ／ＡｇＣｌＯ４参照電極。
１０Ｖまでの電圧および２Ａまでの電流を供給するポテンショスタットに電気配線で接続した電極をコネクタを使用して電気的に接続することができた。
Ｂ．実験プロトコル
この実施例で使用した電気めっき法は、以下の種々の連続工程で構成されていた。
工程１：「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」
電気めっき用溶液をセルに注いだ。
電解槽のカバーに種々の電極を配置した。
電極を電気めっき用溶液と接触させた。この工程で、形成したアセンブリはこの時点では電気的なバイアスをかけなかった（開路電位であった）。
アセンブリをこの状態（すなわち電気的なバイアスをかけない状態）に１０〜６０秒間（例えば３０秒間）維持した。
工程２：銅被膜の形成
２ｍＡ（０．２５ｍＡ／ｃｍ２）〜８ｍＡ（１ｍＡ／ｃｍ２）（例えば６ｍＡ（０．７５ｍＡ／ｃｍ２））の定電流モードでカソードをバイアスした。
セル内をある種の流体力学的環境におくために、アルゴンで脱気してもよい。
この工程にかかる時間はシード層の目標の厚みによって変動し、当業者ならば容易に決定することができる。膜の成長率は回路に流す電荷の関数である。
上記条件下で、堆積速度は、回路に流れた電荷１クーロンあたり約３３ｎｍであった。
この実施例では、電気めっき工程にかかる時間は、約４０ｎｍの厚みを有する被膜を得るには約２００秒であった。
工程３：「通電取り出し（ｈｏｔ ｅｘｉｔ）」
カソードにバイアスをかけたまま、溶液から取り出した。
次いで、カソードの接続をはずし、１８ＭΩの脱イオン水で十分にすすぎ、ガス圧約２ｂａｒのアルゴンガンを用いて乾燥させた。
Ｃ：得られた結果
上記実験プロトコルを適用すると、厚み４０ｎｍの連続した一致性の高いの銅層が得られた（走査型電子顕微鏡で観察）。
この銅シード層は、実施例１に記載の方法によって測定するとシート抵抗が２．５オーム／スクエアであった。
実施例４：本発明を実施する第４の方法による、ＴａＮ／Ｔａ防止層への銅シード層の堆積
Ａ．器具および装置
基材：
この実施例では実施例１と同じ基材を使用した。
電気めっき用溶液：
この実施例で使用した電気めっき用溶液は、クリーンルーム環境（クラス１０，０００またはＩＳＯ７）で調製した、以下のものを含有する水溶液（１８．２ＭΩ・ｃｍの脱イオン水の水溶液）であった：Ｏｘｋｅｍ製２，２’−ビピリジン（純度９９．７％）０．４ｇ／ｌ（２．５６ｍＭ）；Ａｌｆａ Ａｅｓａｒ製ＣｕＳＯ４（Ｈ２Ｏ）５（純度９９．９９５％）０．８ｇ／ｌ（３．２ｍＭ）；および、Ａｌｄｒｉｃｈ製ピリジン（純度９９．９％）０．３６７ｍｌ／ｌ（４ｍＭ）。調製後、溶液を０．２μｍのフィルターでろ過した。溶液のｐＨは５．９４であった。
装置：
この実施例では実施例１と同じ装置を使用した。
Ｂ．実験プロトコル
この実施例では実施例１と同じ電気めっき法を使用した。
Ｃ．得られた結果
上記実験プロトコルを適用すると、優れた一致性、接着性および抵抗を示す、厚み１０ｎｍおよび２０ｎｍの銅層が得られた。
この層の優れた一致性を図１Ａおよび１Ｂに示す。図１Ａおよび１Ｂは反射電子（ＢＳＥ）モードによって化学コントラストを高めた断面図である。
トレンチ上の一致性は光波散乱計測（ｓｃａｔｔｅｒｏｍｅｔｒｙ）を用いて大スケール（０．０１ｍｍ２）でも特性決定された。これらの測定から、トレンチの上部、底部および側壁で銅層の厚みが７ｎｍであることが示され、この値は断面ＳＥＭによって観察した実際の厚みとよく合致している。
光波散乱計測（ｓｃａｔｔｅｒｏｍｅｔｒｙ）以外は実施例１と同じ特性決定法を使用した。
表１に上記実施例１〜４の結果を示す。さらに正確には、表１には、厚みを変えた銅シード層について得られたシート抵抗および接着値（実施例１で示したプロトコルで測定）が示されている。処理前のシート抵抗が数百オーム／スクエア、または数万オーム／スクエアのものでも同じ傾向が見られ、この傾向は数メガオーム／スクエアまでのものでさえも同じであった。
比較のために、この表には、「通電（ｈｏｔ）」投入および「非通電（ｃｏｌｄ）」取り出しを含む標準的な電気めっき法を適用することによって、本発明の中で具体的に使用した組成物から得たシート抵抗および接着値も記載している。
Figure 2009509045
走査型電子顕微鏡で断面を観察することによって、本発明の方法を実施することによって得られた銅シード層は均一であり、連続性があり、一致性の要求を完全に満たしていることが示された。
このようにして得られた結果は、本発明の方法によって、特に、厚みが約１０ｎｍ以下であり、拡散防止表面に対して優れた接着性を示し得る連続した一致性の高い銅シード層を製造できることを示している。
表１は、特に、銅シード層が基材表面よりもかなり低いシート抵抗を有し、このシード層が厚くなるほどシート抵抗が低くなることを示している。
得られた銅シード層は、銅シード層の厚みがきわめて小さい場合（例えば約１０ｎｍ以下）を含めて、従来の電気めっき法によって引き続き充填することができるほど十分な電導性を有する（シート抵抗が十分に低い）。
測定した接着値は、スパッタリングプロセスを実施する場合に当業者によって予想されるものと同等どころか高い場合もある。
従って、これらの結果は、本発明の方法が上記技術的課題を明らかに解決していることを示す。
実施例４において、一致性を示すための、反射電子（ＢＳＥ）モードによって化学コントラストを高めた断面図である。 実施例４において、一致性を示すための、反射電子（ＢＳＥ）モードによって化学コントラストを高めた断面図である。

Claims (13)

  1. 電気めっき法によって基材表面を銅でコーティングする方法であって、
    ・コーティング対象の前記表面に電気的なバイアスをかけることなく、この表面を電気めっき用浴に接触させる、非通電投入と称される工程；
    ・この表面に被膜の形成に十分な時間バイアスをかけている間に、被膜を形成する工程；
    ・この表面に電気的なバイアスをかけながら、電気めっき用浴と分離する、通電取り出しと称される工程を含み、
    前記電気めっき用浴は、溶媒中の溶液に、
    ・０．４〜４０ｍＭ、好ましくは０．４〜１８ｍＭ、より好ましくは０．４〜１５ｍＭの濃度の銅イオン源；ならびに
    ・１級脂肪族アミン、２級脂肪族アミン、３級脂肪族アミン、芳香族アミン、含窒素複素環化合物およびオキシムを含む群から選択される少なくとも１つの銅錯化剤を含む
    ことを特徴とする方法。
  2. 前記非通電投入工程中に、コーティング対象の表面を少なくとも５秒間、電気めっき用浴と接触させたまま保持することを特徴とする、請求項１に記載の方法。
  3. 前記被膜を形成する工程が、好ましくは、０．１ｍＡ／ｃｍ２（ミリアンペア／平方センチメートル）〜５ｍＡ／ｃｍ２、より好ましくは０．１ｍＡ／ｃｍ２〜１ｍＡ／ｃｍ２の定電流モードでバイアスをかけることによって行なわれることを特徴とする、請求項１または２に記載の方法。
  4. 前記被膜を形成する工程が、好ましくは０．１ｍＡ／ｃｍ２〜５ｍＡ／ｃｍ２、より好ましくは０．１ｍＡ／ｃｍ２〜１ｍＡ／ｃｍ２のセル電流が得られるようなセル電圧をかけて定電圧モードでバイアスをかけることによって行なわれることを特徴とする、請求項１または２に記載の方法。
  5. 前記被膜を形成する工程が、パルスモードでバイアスをかけることによって、好ましくは単位面積あたりの最大カソード電流が０．１ｍＡ／ｃｍ２〜５ｍＡ／ｃｍ２、より好ましくは０．１ｍＡ／ｃｍ２〜１ｍＡ／ｃｍ２に相当し、かつ単位面積あたりの最低カソード電流が０ｍＡ／ｃｍ２〜０．５ｍＡ／ｃｍ２、より好ましくは０ｍＡ／ｃｍ２〜０．１ｍＡ／ｃｍ２に相当するパルス状の電圧をかけることで行なわれることを特徴とする、請求項１または２に記載の方法。
  6. 非通電投入工程中に、コーティング対象の表面を１０〜６０秒間、好ましくは約１０〜３０秒間、電気めっき用浴と接触させたまま保持することを特徴とする、請求項１〜５のいずれか１項に記載の方法。
  7. 前記基材は、集積回路の製造において用いられるシリコンウェハであり、コーティング対象の表面は、銅拡散防止層の表面、例えば、窒化タンタル／タンタル（ＴａＮ／Ｔａ）剤の二重層または窒化タンタル（ＴａＮ）の単一層であることを特徴とする、請求項１〜６のいずれか１項に記載の方法。
  8. 通電取り出し工程中に、コーティングされた表面を、１〜１０秒間、好ましくは約１〜５秒間で、バイアスをかけながら、電気めっき用浴から取り出すことを特徴とする、請求項１〜７のいずれか１項に記載の方法。
  9. 前記電気めっき用浴は、
    ・銅／錯化剤のモル比が０．１〜２．５、好ましくは０．３〜１．３であり；かつ、
    ・前記組成物のｐＨが７未満、好ましくは３．５〜６．５であることを特徴とする、請求項１〜８のいずれか１項に記載の方法。
  10. 前記電気めっき用浴中で、前記溶媒は水および含水アルコール混合物から選択され、銅イオン源は、特に硫酸銅、塩化銅、硝酸銅または酢酸銅などの銅塩であり、好ましくは硫酸銅であることを特徴とする、請求項１〜９のいずれか１項に記載の方法。
  11. 前記電気めっき用浴中で、前記銅錯化剤は、ピリジン、２，２’−ビピリジン、８−ヒドロキシキノリンスルホネート、１，１０−フェナントロリン、３，５−ジメチルピリジンおよび２，２’−ビピリミジンから選択される含窒素複素環化合物であることを特徴とする、請求項１〜１０のいずれか１項に記載の方法。
  12. 前記電気めっき用浴が、銅錯化剤としてピリジンおよび２，２’−ビピリジンの混合物を含むことを特徴とする、請求項１〜１１のいずれか１項に記載の方法。
  13. 前記電気めっき用浴が、水溶液中に、
    ・０．４〜４０ｍＭ、好ましくは０．４〜１８ｍＭ、より好ましくは０．４〜１５ｍＭの濃度の硫酸銅と；
    ・銅錯化剤としてピリジンおよび２，２’−ビピリジンの混合物とを含み、
    ・銅／錯化剤のモル比が０．２〜０．６であり；かつ、
    ・前記組成物のｐＨが７未満、好ましくは３．５〜６．５であることを特徴とする、請求項１〜１２のいずれか１項に記載の方法。
JP2008531757A 2005-09-20 2006-09-20 電気めっきによって基材表面を金属でコーティングする方法 Active JP5689221B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0509572A FR2890984B1 (fr) 2005-09-20 2005-09-20 Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
FR0509572 2005-09-20
PCT/FR2006/050915 WO2007034117A2 (fr) 2005-09-20 2006-09-20 Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal

Publications (2)

Publication Number Publication Date
JP2009509045A true JP2009509045A (ja) 2009-03-05
JP5689221B2 JP5689221B2 (ja) 2015-03-25

Family

ID=36282645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008531757A Active JP5689221B2 (ja) 2005-09-20 2006-09-20 電気めっきによって基材表面を金属でコーティングする方法

Country Status (10)

Country Link
US (2) US20070062817A1 (ja)
EP (1) EP1927129B1 (ja)
JP (1) JP5689221B2 (ja)
KR (1) KR101295478B1 (ja)
CN (1) CN101263246B (ja)
CA (1) CA2622918A1 (ja)
FR (1) FR2890984B1 (ja)
IL (1) IL189662A (ja)
TW (1) TWI434963B (ja)
WO (1) WO2007034117A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013536314A (ja) * 2010-06-11 2013-09-19 アルスィメール 銅電着組成物及びこの組成物を用いた半導体基板の空洞の充填方法
KR20140053912A (ko) * 2011-05-23 2014-05-08 알쉬메 적층 반도체 구조 내에 수직적 전기 연결을 형성하는 방법
JP2014201835A (ja) * 2013-04-09 2014-10-27 株式会社荏原製作所 電気めっき方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
JP2009030167A (ja) * 2007-07-02 2009-02-12 Ebara Corp 基板処理方法及び基板処理装置
EP2072644A1 (en) * 2007-12-21 2009-06-24 ETH Zürich, ETH Transfer Device and method for the electrochemical deposition of chemical compounds and alloys with controlled composition and or stoichiometry
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
US7964497B2 (en) * 2008-06-27 2011-06-21 International Business Machines Corporation Structure to facilitate plating into high aspect ratio vias
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
US20110192462A1 (en) * 2010-01-03 2011-08-11 Alchimer, S.A. Solar cells
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
US8647535B2 (en) 2011-01-07 2014-02-11 International Business Machines Corporation Conductive metal and diffusion barrier seed compositions, and methods of use in semiconductor and interlevel dielectric substrates
US9666426B2 (en) 2011-06-24 2017-05-30 Acm Research (Shanghai) Inc. Methods and apparatus for uniformly metallization on substrates
FR2995912B1 (fr) * 2012-09-24 2014-10-10 Alchimer Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
US9048292B2 (en) * 2012-10-25 2015-06-02 Micron Technology, Inc. Patterning methods and methods of forming electrically conductive lines
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
FR3061601B1 (fr) * 2016-12-29 2022-12-30 Aveni Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
CN111041533B (zh) * 2019-12-31 2021-06-29 苏州清飙科技有限公司 电镀纯钴用电镀液及其应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05230687A (ja) * 1992-02-19 1993-09-07 Ishihara Chem Co Ltd 電気銅めっき液
JPH11269693A (ja) * 1998-03-24 1999-10-05 Japan Energy Corp 銅の成膜方法及び銅めっき液
JP2000273684A (ja) * 1999-03-26 2000-10-03 Ishihara Chem Co Ltd 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス
JP2002506927A (ja) * 1998-03-20 2002-03-05 セミトウール・インコーポレーテツド 作業部材の上に金属を電解により沈着させる装置および方法
JP2002146585A (ja) * 2000-11-07 2002-05-22 Kanto Chem Co Inc 電解めっき液
JP2002285376A (ja) * 2000-12-13 2002-10-03 Interuniv Micro Electronica Centrum Vzw 電気めっき浴を準備する方法および関連した銅めっきプロセス
US6551484B2 (en) * 1999-04-08 2003-04-22 Applied Materials, Inc. Reverse voltage bias for electro-chemical plating system and method
JP2004323931A (ja) * 2003-04-25 2004-11-18 Shibaura Institute Of Technology 銅メッキ溶液、銅メッキ用前処理溶液及びそれらを用いた銅メッキ膜とその形成方法
JP2004346422A (ja) * 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
WO2005008759A1 (en) * 2003-07-08 2005-01-27 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US611840A (en) * 1898-10-04 Toy puzzle
JPH01219187A (ja) 1988-02-25 1989-09-01 Ishihara Chem Co Ltd 電気銅めっき液
US5302278A (en) * 1993-02-19 1994-04-12 Learonal, Inc. Cyanide-free plating solutions for monovalent metals
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6309969B1 (en) * 1998-11-03 2001-10-30 The John Hopkins University Copper metallization structure and method of construction
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6409903B1 (en) * 1999-12-21 2002-06-25 International Business Machines Corporation Multi-step potentiostatic/galvanostatic plating control
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
JP2002180259A (ja) * 2000-12-12 2002-06-26 Shipley Co Llc めっき液における金属析出促進化合物および該化合物を含むめっき液
US6739881B2 (en) * 2001-05-31 2004-05-25 Trw Inc. High integration electronic assembly and method
US20030155247A1 (en) * 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
US7223323B2 (en) * 2002-07-24 2007-05-29 Applied Materials, Inc. Multi-chemistry plating system
US6974531B2 (en) * 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
US6897152B2 (en) * 2003-02-05 2005-05-24 Enthone Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
US20040206628A1 (en) * 2003-04-18 2004-10-21 Applied Materials, Inc. Electrical bias during wafer exit from electrolyte bath
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05230687A (ja) * 1992-02-19 1993-09-07 Ishihara Chem Co Ltd 電気銅めっき液
JP2002506927A (ja) * 1998-03-20 2002-03-05 セミトウール・インコーポレーテツド 作業部材の上に金属を電解により沈着させる装置および方法
JPH11269693A (ja) * 1998-03-24 1999-10-05 Japan Energy Corp 銅の成膜方法及び銅めっき液
JP2000273684A (ja) * 1999-03-26 2000-10-03 Ishihara Chem Co Ltd 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス
US6551484B2 (en) * 1999-04-08 2003-04-22 Applied Materials, Inc. Reverse voltage bias for electro-chemical plating system and method
JP2002146585A (ja) * 2000-11-07 2002-05-22 Kanto Chem Co Inc 電解めっき液
JP2002285376A (ja) * 2000-12-13 2002-10-03 Interuniv Micro Electronica Centrum Vzw 電気めっき浴を準備する方法および関連した銅めっきプロセス
JP2004323931A (ja) * 2003-04-25 2004-11-18 Shibaura Institute Of Technology 銅メッキ溶液、銅メッキ用前処理溶液及びそれらを用いた銅メッキ膜とその形成方法
JP2004346422A (ja) * 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
WO2005008759A1 (en) * 2003-07-08 2005-01-27 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013536314A (ja) * 2010-06-11 2013-09-19 アルスィメール 銅電着組成物及びこの組成物を用いた半導体基板の空洞の充填方法
KR20140053912A (ko) * 2011-05-23 2014-05-08 알쉬메 적층 반도체 구조 내에 수직적 전기 연결을 형성하는 방법
JP2014519201A (ja) * 2011-05-23 2014-08-07 アルキミア 積層半導体構造における縦方向の電気接続の形成方法
TWI594387B (zh) * 2011-05-23 2017-08-01 阿奇默公司 於層狀半導體結構形成垂直電氣連接的方法
KR102014891B1 (ko) * 2011-05-23 2019-10-21 아베니 적층 반도체 구조 내에 수직적 전기 연결을 형성하는 방법
JP2014201835A (ja) * 2013-04-09 2014-10-27 株式会社荏原製作所 電気めっき方法

Also Published As

Publication number Publication date
FR2890984B1 (fr) 2009-03-27
EP1927129B1 (fr) 2019-03-13
KR20080047381A (ko) 2008-05-28
CN101263246B (zh) 2011-05-18
TWI434963B (zh) 2014-04-21
CA2622918A1 (fr) 2007-03-29
FR2890984A1 (fr) 2007-03-23
US20100038256A1 (en) 2010-02-18
EP1927129A2 (fr) 2008-06-04
KR101295478B1 (ko) 2013-08-09
IL189662A (en) 2012-05-31
IL189662A0 (en) 2008-06-05
US8574418B2 (en) 2013-11-05
JP5689221B2 (ja) 2015-03-25
TW200728514A (en) 2007-08-01
WO2007034117A2 (fr) 2007-03-29
US20070062817A1 (en) 2007-03-22
WO2007034117A3 (fr) 2007-12-06
CN101263246A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
JP5689221B2 (ja) 電気めっきによって基材表面を金属でコーティングする方法
JP5235669B2 (ja) 基材表面を金属でコーティングするための電気めっき用組成物
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US8591715B2 (en) Electrodeposition composition and method for coating a semiconductor substrate using the said composition
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
US10472726B2 (en) Electrolyte and process for electroplating copper onto a barrier layer
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
TW201804022A (zh) 利用四甲銨之銅電鍍方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130430

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150128

R150 Certificate of patent or registration of utility model

Ref document number: 5689221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250