JP2009505431A - 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法 - Google Patents

高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法 Download PDF

Info

Publication number
JP2009505431A
JP2009505431A JP2008527087A JP2008527087A JP2009505431A JP 2009505431 A JP2009505431 A JP 2009505431A JP 2008527087 A JP2008527087 A JP 2008527087A JP 2008527087 A JP2008527087 A JP 2008527087A JP 2009505431 A JP2009505431 A JP 2009505431A
Authority
JP
Japan
Prior art keywords
crystallization
region
beamlets
regions
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008527087A
Other languages
English (en)
Other versions
JP5519150B2 (ja
Inventor
ジェイムズ エス イム
Original Assignee
ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク filed Critical ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Publication of JP2009505431A publication Critical patent/JP2009505431A/ja
Application granted granted Critical
Publication of JP5519150B2 publication Critical patent/JP5519150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B23K26/0861—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane in at least in three axial directions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

１つの態様の下では、薄膜を処理するための方法は、第１のレーザ・ビーム・パルスから第１の組の成形ビームレットを生成し、第１の組のビームレットの各々のビームレットは、ｙ方向を定める長さと、ｘ方向を定める幅と、照射された膜領域内で膜をその厚さ全体を通して実質的に溶融させるのに十分なフルエンスとを有し、さらにギャップによって第１の組のビームレットの隣接するビームレットからｘ方向に離間されるステップと、第１の組の成形ビームレットで膜の第１の領域を照射して第１の組の溶融ゾーンを形成し、第１の組の溶融ゾーンは冷却されると横方向に結晶化して、ｘ方向に対して実質的に平行な結晶粒を含み、各々の成形ビームレットの長さ及び幅と実質的に同じ長さ及び幅を有し、成形ビームレットを分離するギャップと実質的に同じギャップによって隣接する結晶化領域から分離される第１の組の結晶化領域を形成するステップと、第２のレーザ・ビーム・パルスから第２の組の成形ビームレットを生成し、第２の組のビームレットの各ビームレットは、第１の組のビームレットの各ビームレットの長さ、幅、フルエンス、及び間隔と実質的に同じ長さ、幅、フルエンス、及び間隔を有するステップと、第２の組の成形ビームレットで膜の第２の領域を照射するように膜を連続的に走査して、第１の組の結晶化領域からｘ方向に変位した第２の組の溶融ゾーンを形成し、第２の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、その少なくとも１つの結晶化領域内で結晶の伸長を形成するステップと、を含む。

Description

本開示内容は、一般に、薄膜のレーザ結晶化に関する。
（関連出願）
本出願は、「高周波レーザのための２ショットＳＬＳスキームの最適化（２−Ｓｈｏｔ ＳＬＳ Ｓｃｈｅｍｅ Ｏｐｔｉｍｉｚａｔｉｏｎ ｆｏｒ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｌａｓｅｒｓ)」という名称で２００５年８月１６日に出願された米国仮特許出願番号第６０／７０８，６１５号に基づく優先権を主張するものであり、この全内容は引用により本明細書に組み入れられる。
半導体処理の分野においては、非晶質シリコン薄膜を多結晶膜に変換する多くの技術が記述されてきた。こうした技術の１つが、逐次的横方向結晶化（「ＳＬＳ」：ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）である。ＳＬＳは、これらに限定されるものではないが、熱に対して不耐性の基板（例えば、ガラス及びプラスチック）のような基板上に細長い結晶粒を有する多結晶膜を製造することができる、パルス・レーザ結晶化プロセスである。ＳＬＳのシステム及びプロセスの例は、本出願人が所有する米国特許第６，３２２，６２５号、米国特許第６，３６８，９４５号、米国特許第６，５５５，４４９号、及び米国特許番号第６，５７３，５３１号に記載されており、これらの全内容は引用により本明細書に組み入れられる。
ＳＬＳは、制御されたレーザ・パルスを用いて、基板上の非晶質又は多結晶質薄膜のある領域を溶融させる。膜の溶融された領域は、次に横方向に結晶化して、一方向に固化した１つの横方向柱状微細構造又は位置制御された多数の大きな単結晶領域になる。一般に、溶融／結晶化プロセスは、薄膜の表面全体にわたって逐次的に繰り返される。その後、画像センサ及びアクティブ・マトリックス型液晶ディスプレイ（「ＡＭＬＣＤ」）のような１つ又はそれ以上のデバイスを、この結晶化膜から製造することができる。後者のデバイスにおいては、薄膜トランジスタ（ＴＦＴ）の規則的なアレイが透明基板上に製造され、各トランジスタは、画素のコントローラとして機能する。
多結晶材料を用いてＴＦＴを有するデバイスを製造する場合には、ＴＦＴチャネル内のキャリア輸送に対する全抵抗は、キャリアが所与の電位の影響下で移動するときにそのキャリアが横切る必要がある障壁の組み合わせによって影響を受ける。ＳＬＳによって処理された材料内では、キャリアは、多結晶材料の粒の長軸に対して垂直に移動する場合には粒の長軸に対して平行に移動する場合より多くの粒界を横切るので、より高い抵抗に遭遇する。したがって、一般に、ＳＬＳ処理された多結晶膜上に製造されるＴＦＴデバイスの性能は、膜の粒の長軸に関連した、チャネル内の膜の微細構造に依存する。
１つの態様の下では、薄膜を処理するための方法は、第１のレーザ・ビーム・パルスから第１の組の成形ビームレット（ｓｈａｐｅｄ ｂｅａｍｌｅｔ）を生成し、第１の組のビームレットの各々のビームレットは、ｙ方向を定める長さと、ｘ方向を定める幅と、照射された膜領域内で膜をその厚さ全体を通して実質的に溶融させるのに十分なフルエンスとを有し、さらにギャップによって第１の組のビームレットの隣接するビームレットからｘ方向に離間されるステップと、第１の組の成形ビームレットで膜の第１の領域を照射して第１の組の溶融ゾーンを形成し、第１の組の溶融ゾーンは冷却されると横方向に結晶化して、ｘ方向に対して実質的に平行な結晶粒を含み、各々の成形ビームレットの長さ及び幅と実質的に同じ長さ及び幅を有し、成形ビームレットを分離するギャップと実質的に同じギャップによって隣接する結晶化領域から分離される第１の組の結晶化領域を形成するステップと、第２のレーザ・ビーム・パルスから第２の組の成形ビームレットを生成し、第２の組のビームレットの各ビームレットは、第１の組のビームレットの各ビームレットの長さ、幅、フルエンス、及び間隔と実質的に同じ長さ、幅、フルエンス、及び間隔を有するステップと、第２の組の成形ビームレットで膜の第２の領域を照射するように膜を連続的に走査して、第１の組の結晶化領域からｘ方向に変位した第２の組の溶融ゾーンを形成し、第２の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、その少なくとも１つの結晶化領域内で結晶の伸長を形成するステップと、を含む。
１つ又はそれ以上の実施形態は、以下の特徴のうちの１つ又はそれ以上を含む。第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の２つの隣接する結晶化領域に部分的に重なり、冷却されると結晶化して、その２つの隣接する結晶化領域内で結晶の伸長（ｅｌｏｎｇａｔｉｏｎ）を形成する。第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンと第１の組の結晶化領域の２つの隣接する結晶化領域との間の重なりエリアは、ｘ方向に対して実質的に平行な結晶粒を有する実質的に均一な結晶の微細構造を境界づける連続したエリアを形成する。第１及び第２の組の成形ビームレットの各のビームレットを、少なくとも１つのテーパ端部を含むように成形する。テーパ端部は、台形を含む。テーパ端部は、三角形を含む。第１及び第２の組の成形ビームレットの各ビームレットを、１：５と１：５０００との間の長さに対する幅のアスペクト比を有するように成形する。第１及び第２の組の成形ビームレットの各ビームレットを、４μｍと１０μｍとの間の幅を有するように成形する。ギャップは、ビームレットの幅より小さいサイズを有する。第１及び第２の組の成形ビームレットのギャップは、第１及び第２の組の成形ビームレットのビームレット幅の約半分又はそれ以下の幅を有する。第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に、少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の横方向成長の長さより大きく、かつ横方向成長の長さの２倍より小さい距離だけ重なる。第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に、少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の横方向成長の長さの約９０％より小さく、かつその約１０％より大きい距離だけ重なる。第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に、少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の横方向成長の長さの約５０％だけ重なる。第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に、所定の結晶特性の組を少なくとも重なり領域に提供するように選択された量だけ重なる。所定の結晶特性の組は、画素ＴＦＴのチャネル領域に適している。膜のいかなる所与の照射領域も、２つ又はそれ以下のパルスによって照射される。ギャップは、結晶化していない膜を含む。ステップ（ａ）、（ｂ）、（ｃ）、及び（ｄ）を調整するためのコンピュータ制御を提供する。第１及び第２の組の成形ビームレットを生成するステップは、マスクを通して第１及び第２のレーザ・パルスを送出するステップを含む。マスクは、第１及び第２のレーザ・パルスを送出する一列のスリットを備える。約１ｋＨｚより大きい周波数で第１及び第２のレーザ・パルスを生成する。約６ｋＨｚより大きい周波数で第１及び第２のレーザ・パルスを生成する。膜はシリコンを含む。第３のレーザ・ビーム・パルスから第３の組の成形ビームレットを生成し、第３の組のビームレットの各ビームレットは、第１及び第２の組のビームレットの各ビームレットの長さ、幅、フルエンス、及び間隔と実質的に同じ長さ、幅、フルエンス、及び間隔を有し、第３の組の成形ビームレットで膜の第３の領域を照射するように膜を連続的に走査して、第１及び第２の組の結晶化領域からｘ方向に変位した第３の組の溶融ゾーンを形成し、第３の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、第２の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、第２の組の結晶化領域の少なくとも１つの結晶化領域内で結晶の伸長を形成する。第３の組の溶融ゾーンの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域にも部分的に重なり、冷却されると結晶化して、第１の組の結晶化領域の少なくとも１つの結晶化領域内で結晶の伸長を形成する。第３の組の溶融ゾーンの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域の上に部分的にも重ならない。第１又は第２の組の結晶化領域の少なくとも１つの結晶化領域内で薄膜トランジスタを製造し、薄膜トランジスタは、少なくとも１つの結晶化領域内の結晶粒の方位に対して角度をなして傾斜する。この角度は、約１−２０°である。この角度は、約１−５°である。
別の態様の下では、膜を処理するためのシステムは、一連のレーザ・ビーム・パルスを供給するレーザ源と、各々のレーザ・ビーム・パルスを、各々のビームレットが、ｙ方向を定める長さと、ｘ方向を定める幅と、照射された領域内で膜をその厚さ全体を通して実質的に溶融させるのに十分なフルエンスとを有し、さらにギャップによって隣接するビームレットからｘ方向に離間される、１組の成形ビームレットに成形するレーザ光学系と、膜を支持し、少なくともｘ方向に並進可能なステージと、１組の命令を格納するメモリと、を備える。この命令は、第１のレーザ・ビーム・パルスから第１の組の成形ビームレットを生成すること、第１の組の成形ビームレットで膜の第１の領域を照射して第１の組の溶融ゾーンを形成し、第１の組の溶融ゾーンは冷却されると横方向に結晶化して、ｘ方向に対して実質的に平行な結晶粒を含み、各々の成形ビームレットの長さ及び幅と実質的に同じ長さ及び幅を有し、成形ビームレットを分離するギャップと実質的に同じギャップによって隣接する結晶化領域から分離される第１の組の結晶化領域を形成すること、第２のレーザ・ビーム・パルスから第２の組の成形ビームレットを生成すること、及び第２の組の成形ビームレットで膜の第２の領域を照射するように膜を連続的に走査して、第１の組の結晶化領域からｘ方向に変位した第２の組の溶融ゾーンを形成し、第２の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、少なくとも１つの結晶化領域内で結晶の伸長を形成すること、を含む。
１つ又はそれ以上の実施形態は、以下の特徴のうちの１つ又はそれ以上を含む。メモリは、第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンを第１の組の結晶化領域の２つの隣接する結晶化領域に部分的に重ね合わせる命令をさらに含み、少なくとも１つの溶融ゾーンは、冷却されると結晶化して、２つの隣接する結晶化領域内で結晶の伸長を形成する。メモリは、第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンと第１の組の結晶化領域の２つの隣接する結晶化領域との間に、ｘ方向に対して実質的に平行な結晶粒を有する実質的に均一な結晶の微細構造を境界づける連続したエリアを形成する重なりエリアを提供する命令をさらに含む。レーザ光学系は、各ビームレットを少なくとも１つのテーパ端部を含むように成形する。レーザ光学系は、各ビームレットをテーパ端部が台形を含むように成形する。レーザ光学系は、各ビームレットをテーパ端部が三角形を含むように成形する。レーザ光学系は、各ビームレットを１：５と１：５０００との間の長さに対する幅のアスペクト比を有するように成形する。レーザ光学系は、各ビームレットを４μｍと１０μｍとの間の幅を有するように成形する。レーザ光学系は、ビームレットの組をビームレットの幅より小さい幅のギャップを有するように成形する。レーザ光学系は、ビームレットの組をビームレットの幅の約半分又はそれ以下の幅のギャップを有するように成形する。メモリは、第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンを、第１の組の結晶化領域の少なくとも１つの結晶化領域に、少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の横方向成長の長さより大きく、かつ横方向成長の長さの２倍より小さい距離だけ重ね合わせる命令をさらに含む。メモリは、第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンを、第１の組の結晶化領域の少なくとも１つの結晶化領域に、少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の横方向成長の長さの約９０％より小さく、かつその約１０％より大きい距離だけ重ね合わせる命令をさらに含む。メモリは、第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンを、第１の組の結晶化領域の少なくとも１つの結晶化領域に、少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の横方向成長の長さの約５０％だけ重ね合わせる命令をさらに含む。メモリは、第２の組の溶融ゾーンの少なくとも１つの溶融ゾーンを、第１の組の結晶化領域の少なくとも１つの結晶化領域に、所定の結晶特性の組を少なくとも重なり領域に提供するように選択された量だけ重ね合わせる命令をさらに含む。この所定の結晶特性の組は、画素ＴＦＴのチャネル領域に適している。メモリは、膜の第１の領域を第１の組の成形ビームレットで照射した後に、膜の第２の領域を第２の組の成形ビームレットで照射するように膜をｘ方向に並進させる命令をさらに含む。レーザ光学系は、マスクを備える。マスクは、一列のスリットを備える。レーザ源は、約１ｋＨｚより大きい周波数で一連のレーザ・パルスを供給する。レーザ源は、約６ｋＨｚより大きい周波数で一連のレーザ・パルスを供給する。膜はシリコンを含む。メモリは、第３のレーザ・ビーム・パルスから第３の組の成形ビームレットを生成し、第３の組の成形ビームレットで膜の第３の領域を照射するように膜を連続的に走査して、第１及び第２の組の結晶化領域からｘ方向に変位した第３の組の溶融ゾーンを形成する命令をさらに含み、第３の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、第２の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、第２の組の結晶化領域の少なくとも１つの結晶化領域内の結晶の伸長を形成する。メモリは、第３の組の溶融ゾーンの少なくとも１つの溶融ゾーンを第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重ね合わせる命令をさらに含み、少なくとも１つの溶融ゾーンは、冷却されると結晶化して、第１の組の結晶化領域の少なくとも１つの結晶化領域内で結晶の伸長を形成する。メモリは、第３の組の溶融ゾーンの溶融ゾーンを第１の組の結晶化領域の少なくとも１つの結晶化領域に重ね合わせない命令をさらに含む。
本出願は、ＴＦＴが製造されることになる領域内に存在するエッジ・エリアの数を低減しながら、高周波パルス・レーザを用いて薄膜の均一な逐次的横方向結晶化を行うためのシステム及び方法を開示する。このシステム及び方法は、実質的に均一な結晶方位を有する結晶化エリアを提供する。ＳＬＳは、例えば１ｋＨｚより小さい低周波レーザを用いて説明されている。初期のＳＬＳのシステム及び方法の詳細は、米国特許番号第６，５７３，５３１号で見出すことができ、その全内容は引用により本明細書に組み入れられる。高周波レーザは、ここで開示される実施形態の場合のようなＳＬＳプロセスにおいて随意的に用いることができる。低周波レーザより実質的に高い出力の高周波レーザ（例えば、３００Ｈｚで５００Ｗに対して、６０００Ｈｚで１２００Ｗ）は容易に入手可能であり、線走査型ＳＬＳのような他の種類のＳＬＳプロセスのために用いることができる。
図１は、ＳＬＳプロセスのために用いることができるシステムの例を示す。光源、例えばエキシマ・レーザ１１０がパルス・レーザ・ビームを生成し、これは、ミラー１３０、１４０、１６０、テレスコープ１３５、ホモジナイザ１４５、ビーム・スプリッタ１５５、及びレンズ１６５のような光学素子を通過する前に、パルス幅拡張器（ｐｕｌｓｅ ｄｕｒａｔｉｏｎ ｅｘｔｅｎｄｅｒ）１２０及び減衰器プレート１２５を通過する。レーザ・ビーム・パルスは次に、並進ステージ（図示せず）上に置かれてもよいマスク１７０、及び投影光学系１９５を通過する。投影光学系は、レーザ・ビームのサイズを減少させ、同時に所望の位置で基板１９９に当たる光エネルギーの強度を増大させる。基板１９９は、基板１９９をビームの下に正確に位置決めすることができ、かつ基板上の所望の位置でのレーザ・ビームによって生成されたマスク１７０の像の焦点合わせ又は焦点はずれを補助することができる、精密ｘ−ｙ−ｚステージ２００上に準備される。
高レベルの均一性を有する結晶膜をもたらす１つのＳＬＳスキームにおいては、薄膜の所与の領域は、およそ２つのレーザ・パルスで照射され、多結晶半導体膜を製造するための比較的迅速な方法を提供する。均一粒構造ＳＬＳの方法及びシステムの更なる詳細は、その全内容が引用により本明細書に組み入れられる、「単一走査の連続移動型逐次的横方向結晶化を提供する方法及びシステム（Ｍｅｔｈｏｄ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ｐｒｏｖｉｄｉｎｇ ａ Ｓｉｎｇｌｅ−Ｓｃａｎ， Ｃｏｎｔｉｎｕｏｕｓ Ｍｏｔｉｏｎ Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）」という名称のＰＣＴ公開番号ＷＯ２００２／０８６９５４号に見出すことができる。図２は、図１のシステムを用いた均一粒構造ＳＬＳスキームにおいて用いることができる、ＷＯ２００２／０８６９５４号に記載されているようなマスクを示す。このマスクは、薄膜を照射する複数のビームレットを生成するために、レーザ・ビームを送出し、成形する、複数の矩形スリット２１０、２１５を含む。マスクの他の（スリットのない）部分は不透明である。１つの組のスリット２１０は、第２の組のスリット２１５からｘ軸及びｙ軸方向に偏っている。マスクの図示は単なる概略図を意図していること、並びにスリットの寸法及びアスペクト比は、大幅に変更することができ、所望の処理速度、照射領域において膜を溶融させるのに必要なエネルギー密度、及び１パルス当たりの有効エネルギーに関連することを理解すべきである。一般に、所与のスリットについての長さに対する幅のアスペクト比は、例えば、１：５と１：２００との間で変更することができる。
操作中、ステージは、ｘ方向に連続的に膜を移動させるので、その結果、図２Ａのマスク内のスリットの長軸は、走査方向に対して実質的に平行である。膜が移動したとき、レーザは、マスクによって成形された、所与の周波数、例えば３００Ｈｚのパルスを生成する。膜の速度は、膜が移動したときに、引き続くレーザ・パルスが膜の重なり領域を照射するように選択される。したがって、膜が連続的に前進するにつれて、その表面全体が結晶化される。図２Ｂは、２つの引き続くレーザ・パルスによって照射された膜の例示的な図を示す。この膜は、図２Ａのマスクによって成形されて第１の組のビームレットになった第１のパルスで照射された第１の組の結晶化領域２４５と、図２Ａのマスクによって成形された第２のパルスで照射された、それぞれ第２及び第３の組の結晶化領域２４０及び２４０´とを含む。具体的には、スリット２１０によって生成されたビームレットの組が、第２の組の結晶化領域２４０を形成し、スリット２１５によって生成されたビームレットの組が、第３の組の結晶化領域２４０’を形成する。試料を走査したときに、第２のレーザ・パルスによって生成された第２の組の結晶化領域２４０の後方部分の結晶粒２７０は、第１のレーザ・パルスによって生成された第１の組の結晶化領域２４５の前方部分の結晶粒２６５に部分的に重なる。これもまた第２のレーザ・パルスによって生成された第３の組の結晶化領域２４０’の結晶は、第１の組の結晶化領域２４５の両側部に部分的に重なり、第１の組の結晶化領域２４５の個々の領域２８０の間の空間を部分的に埋める。膜がｘ方向に走査されるにつれて、その全面を結晶化することができる。
ビームレットが所与の列をなす個々の照射領域２８０を照射して、それにより溶融させたところは、冷却されると、その領域内の結晶が領域のエッジから領域の中央に向かって成長する。したがって、ビームレットのエッジがｘ方向（走査に対して平行）に位置合わせされた照射領域の中央領域２５０においては、結晶粒は、実質的にｙ方向（走査に対して垂直）に延びる。ビームレットは比較的長いので、結晶化エリアの大部分は、ｙ方向に配向した結晶粒を有する。対照的に、前方領域２６０及び後方領域２７０においては、結晶の一部は、領域のまさに端部から成長するので、実質的にｘ方向（走査に対して平行）に延び、他のものは、走査方向に対して角度をなして成長する。これらの領域は、「エッジ・エリア」として知られている。ここでは、ビームのエッジが、溶融部分内で複製され（ｒｅｐｒｏｄｕｃｅｄ）、所望の方向の横方向成長に対してねじれた角度でエッジから中に延びる粒の横方向成長をもたらすので、アーチファクトが生じる可能性がある。
上述のように、後で膜上に製作されるＴＦＴの性能は、ＴＦＴの向きに対するその膜の結晶方位に関連し、すなわち、電子がＴＦＴのチャネル領域内で横切らなくてはならない粒界の数に関連する。したがって、一般に、成長した膜の結晶粒は、全て実質的に同じ方向に、例えばｙ方向に延びることが望ましく、その結果、後で膜上に製作されるデバイスは、チャネル領域内で同程度の（かつ少ない）粒界数を有することになる。前方及び後方部分の結晶粒２６０及び２７０は好ましい方向以外の方向に延びる結晶方位を有するので、それらの領域内に製作されるデバイスは、性能の低下を被ることになる。
この問題に取り組む１つの方法は、その全内容が引用により本明細書に組み入れられる、「アーチファクトを減少させるか又は除去するための連続移動型逐次的横方向結晶化を行うための方法及びシステム、並びにこのようなアーチファクトの減少／除去を促進するマスク（Ｍｅｔｈｏｄ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ｐｒｏｖｉｄｉｎｇ ａ Ｃｏｎｔｉｎｕｏｕｓ Ｍｏｔｉｏｎ Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ Ｆｏｒ Ｒｅｄｕｃｉｎｇ ｏｒ Ｅｌｉｍｉｎａｔｉｎｇ Ａｒｔｉｆａｃｔｓ， ａｎｄ ａ Ｍａｓｋ ｆｏｒ Ｆａｃｉｌｉｔａｔｉｎｇ Ｓｕｃｈ Ａｒｔｉｆａｃｔ Ｒｅｄｕｃｔｉｏｎ／Ｅｌｉｍｉｎａｔｉｏｎ）」という名称のＰＣＴ公開番号ＷＯ２００５／０２９５４６号に記載されている。図３Ａに示されるように、より平行な成長を保証するために、マスクによって生成されるレーザ・ビームレット上にテーパ・エッジを設計することによってマスクを修正することができる。ここで、マスク内の各々のスリット４１０の両端４１２及び４１３は、それぞれのスリットから外向きの三角形の区域を有する。図２Ａに関して上述されたように、スリットは、薄膜を照射する複数のビームレットを提供するために、レーザ・ビームを送出し、それにより、レーザ・ビームを成形する。マスクの他の（スリットのない）部分は不透明である。
矩形のビームレットの場合について上述したように、試料は、連続的にｘ方向に移動する。図３Ｂは、図３Ａのマスクによって生成されたレーザ・ビームレットで複数回照射された膜の例示的な図を示す。個々の照射領域３８０の各々は、実質的に走査方向に対して垂直に（ｙ方向に）延びる中央部分の結晶粒４５０と、その大部分が実質的に走査方向に対して垂直に延び、そのわずかの部分が実質的に走査方向に対して平行に延びる、前方部分の結晶粒４６０及び後方部分の結晶粒４７０とを含む。ここでは、各ビームレットの端部がテーパ付けされているので、照射領域の前方及び後方部分における結晶粒は、テーパに対して角度をなして成長し、その結果、走査方向に対して垂直な配向が得られる。このことにより、「エッジ・エリア」内の結晶粒の結晶化エリアの残りの部分に対するアライメントを改善することができる。
試料を走査したときに、第１のパルスによって生成された後方部分の結晶粒４７０は、先行パルスによって生成された前方部分の結晶粒４６０並びに中央部分の結晶粒４５０に部分的に重なる。この重なり領域内では、先行パルス由来の適切に配向した粒４５０は、第２のパルス由来の後方部分の結晶粒のための種結晶として機能し、これにより、後方部分の結晶粒４７０を走査方向に対して実質的に垂直な所望のｙ方向に配向させる。
均一粒構造ＳＬＳは、典型的には、比較的低い繰返し数、及び高い１パルス当たりのエネルギー（例えば、出力１００−５００Ｗ、周波数１００−３００Ｈｚ、１パルス当たりのエネルギー０．５−２Ｊ）を有するエキシマ・レーザを用いる。パルス・エネルギーが比較的高いので、総ビーム面積は、例えば１５−５０ｍｍ2といった、比較的大きいものとすることができる。このやり方で、高いパルス・エネルギーを利用して、広い表面積を同時に処理することができる。これに加えて、より高い精度でステージを移動させることができるようにステージ走査速度を低減することが望ましく、そのため、ビームは、大きなアスペクト比を有し、これは、例えば、短軸で１−２ｍｍ及び長軸で１５−２５ｍｍといった、より長いビームレットにわたってエネルギーを広げる。
比較的高周波数のエキシマ・レーザを均一粒構造ＳＬＳスキームのために用いることもできる（例えば、３−６ｋＨｚ）。同じ総ビーム出力に対して、高周波レーザの場合の１パルス当たりのエネルギーは、低周波レーザの場合よりも低くなる。１パルス当たりのエネルギーの減少のため、完全な溶融のために十分に高いエネルギー密度を維持するためには、その面積も減少させる必要がある（例えば、１０−２０倍小さくする）。例えば、所与の出力及びステージ速度に対して、３００Ｈｚのレーザが１Ｊ／パルスを有し、かつ幅１ｍｍに集束される場合には、３ｋＨｚのレーザは、１００ｍＪ／パルスしか有さないので、したがって、幅１００μｍに集束される必要がある。しかしながら、その結果として、「エッジ・エリア」の相対的な分率は１０倍増加することになる。このことは、多くのデバイスがこれらのエッジ・エリア内に入る場合には、問題になることがある。
図４Ａは、均一粒構造ＳＬＳを行うために高周波レーザの使用を可能にするための、図１のシステムにおいて用いることができるマスクの実施形態を示す。マスク４９９は、高周波レーザ（例えば、３−６ｋＨｚ又はそれ以上）によって生成されるレーザ・ビームを１組のビームレットに成形する。マスク４９９は、レーザ・ビームを送出する複数のスリット４２０を含み、マスクの他の（スリットのない）部分は不透明であり、レーザ・ビームを送出させない。各々のスリット４２０は、図３Ａに関して上述されたような、かつＰＣＴ公開番号ＷＯ２００５／０２９５４６号にさらに記載されたようなテーパ端部４２１及び４２２を有する。スリット４２０の長さはｙ方向に配向し、スリットの幅はｘ方向に配向する。図２Ａ及び図３Ａに関して上述されたマスクの場合と同様に、このスリットについての幅に対する長さのアスペクト比は、例えば１：５と１：５０００との間で変更することができる。試料における例示的なビームレットの幅は、例えば４−１０μｍの間の範囲とすることができる。スリット間のギャップは、少なくともこの値より小さくなるように選択される。より均一な材料のためには、ビーム間の重なりが大きいほどより均一な粒幅を与えるので、ギャップは、かなり小さくなるように選択される。例えば、ギャップは、約１−４μｍの間の幅とすることができる。１つの例において、ギャップは幅約１．５μｍであり、スリットは約５．５μｍである。
図４Ａのスリットは三角形にテーパ付けされたエッジを有するように示されているが、他の形状を有するスリットを用いることもできる。例えば、台形テーパ及び／又は丸いエッジを有するスリットを用いることもできる。矩形スリットを用いることもできる。ビームレット及びギャップの幅を選択することについての更なる詳細、並びに幾つかの他の例示的なスリット形状については、ＷＯ２００５／０２９５４６号及びＷＯ２００２／０８６９５４号を参照されたい。大部分の実施形態がマスクに沿ってある一定の空間的周期性でスリットを有するが、一般に、スリット及び／又はギャップについての寸法及び／又は形状の全てが同一である必要があるわけではないことにも留意されたい。
操作時には、ステージは、ｘ方向に膜を移動させるので、ビームレットの長軸は、走査方向に対して実質的に垂直になる。図４Ｂは、２つの引き続くレーザ・パルスによって照射された膜の概略図を示す。膜は、図４Ａのマスクによって第１の組のビームレットに成形された第１のパルスで照射された第１の組の結晶化領域４８７と、図４Ａのマスクによって第２の組のビームレットに成形された第２のパルスで照射された第２の組の結晶化領域４８８とを含む。第１及び第２の組の結晶化領域４８７、４８８は、第２の組が第１の組の上に部分的に重なることを可能にする距離だけ、例えば約５０％だけｘ方向に互いにずれている。具体的には、第２の組の結晶化領域４８８の個々の照射領域４８０のサブセットが、第１の組の結晶化領域４８７の個々の照射領域４８０間のギャップのサブセットの上に重なる。第２の組の照射領域４８８の個々の照射領域４８０の別のサブセットは、第１の組の結晶化領域４８７を超えてｘ方向に広がっている。このサブセットは、まだ照射されていないギャップを含む。
膜の結晶化領域の微細構造の詳細は、分かりやすくするために省略している。しかしながら、膜の結晶化領域の微細構造は、とりわけ個々のビームレットの幅及びエネルギー密度、スリットの周期性、及び隣接する照射領域間の重なりに関連することを理解すべきである。例えば、第１の照射領域において、結晶成長は、典型的には、照射領域のエッジから始まり、内方に成長する。この種の成長の例は、例えば、図２Ｂの領域２４０で見ることができる。次に、隣接し、かつ重なる第２の領域内では、結晶成長は、第１の領域内の重なった既存の結晶粒から始まって、細長い結晶粒を生成する。この種の成長の例は、例えば、領域２４０’と２４５の重なりの組の中の個々の領域２８０で見ることができる。幾つかの実施形態において、第２の領域は、第１の領域内の１つ又はそれ以上の結晶の横方向成長の長さの約９０％より小さく、かつ約１０％より大きい距離だけ第１の領域に重なることができる。ギャップの長さは、所望の重なりの長さを提供するように、よって、所定の結晶特性の組を重なり領域を含めた結晶化領域に提供するように、ビームレット・サイズに関連して選択される。この所定の結晶特性の組は、その領域におけるその後のデバイスの、例えば画素ＴＦＴの、製造に適したものとすることができる。一般に、処理パラメータと得られる膜の微細構造との間の関係は、当該技術分野において周知である。更なる詳細は、引用により本明細書に組み入れられる特許参照文献において見出すことができる。
図４Ｃは、第３のレーザ・パルスによる照射後の図４Ｂの膜の概略図を示す。膜は、ここで、図４Ａのマスクによって第３の組のビームレットに成形された第３のパルスで照射された第３の組の結晶化領域４８９をさらに含む。第３の組の結晶化領域４８９は、第２の組の結晶化領域４８８に部分的に重なるが、第１の組の結晶化領域４８７には重ならない。具体的には、第３の組の結晶化領域の個々の照射領域４８０のサブセットは、第２の組の結晶化領域の個々の照射領域４８０間の照射されていないギャップ、すなわち、第１の組の結晶化領域４８７を超えてｘ方向に広がった第２の組の結晶化領域４８８の領域のサブセット内のギャップに重なる。大部分の実施形態において、第１及び第２の照射間の変位は第２及び第３の照射間の変位と実質的に同じであるので、レーザの繰返し数が実質的に一定であると仮定すると、膜は実質的に一定の速度で走査されることができることに留意されたい。要約すれば、膜がｘ方向にさらに走査されるにつれて、照射領域のエッジは、前に走査された領域と重なるか、又は次に走査される領域がその上に重ねられることになるかのいずれかであり、これにより、膜を均一に結晶化する。
図４Ｄは、３つのレーザ・パルスでの照射後の図４Ｃの膜の微細構造の例示的な図を示す。膜は、実質的に均一に結晶化された中央領域４９０と、均一には結晶化されておらず、一般的にはＴＦＴの製造に望ましくない「エッジ・エリア」４９１とを含むが、「エッジ・エリア」４９１は、均一に結晶化された中央領域４９０から空間的に分離され、これにより、最終的なデバイスを製造するときに、容易に回避されるか又はそれ以外のやり方で扱うことができる。
これらの図は、本明細書において記載される例示的な方法及びシステムを用いて均一に結晶化された単一の領域４９０のみを示すが、開示された方法及びシステムはさらに、同じ基板の他の領域、例えば、領域４９０の上方及び／又は下方の（例えば、領域４９０に対して＋ｙ又は−ｙ方向の）重なり領域内にも適用することができる。このような場合、後続の領域において形成されるテーパ端部は、図３Ｂにおいて端部が重ね合わされたのと同じやり方で先の領域のテーパ端部と慎重に重ね合わされることになる。この領域において、結晶品質は完全に均一であるわけではないが、それは、満足のいくものとなり、例えば、より詳細に後述される方法によって、回避することができる。
開示されるシステム及び方法の大部分の実施形態においては、比較的狭い個々の照射領域が他の照射領域間の狭いギャップと実質的に重なり合い、その結果、ギャップは実質的に結晶化される。これらのギャップが実質的に結晶化されていない場合には、非晶質又は多結晶質の膜領域がギャップ内に残ることになり、後でギャップの上に製造されるか又はギャップの上に部分的に重なるデバイスは、適切に機能しなくなる。大部分の実施形態はまた、照射された領域間に一定量の重なりを設けるので、膜の結晶品質は、膜の表面全体にわたって一定である。これらの場合において、レーザ・ビームに対する膜の位置は、結晶成長の満足のいく制御を与える、ある量の範囲内の精度である。幾つかの実施形態において、レーザ・ビームに対する膜の位置は、０．５μｍ以内、０．２−０．３μｍ以内、場合によっては０．１μｍ以内の精度である。１つの例において、コンピュータ制御（図示せず）が、膜の移動とレーザのファイヤリングとを調整し、これにより、レーザ・ビームによる照射に対して比較的正確な膜の位置決めが提供される。この調整は、米国特許公開番号第２００６／０１０２９０１号に記載されており、この全内容は引用により本明細書に組み入れられる。レーザの周波数は、正確に一定である必要はなく、その代わりに、ステージは、膜の位置に関するフィードバックをコンピュータ制御に提供するので、その結果、膜がレーザ・パルスで照射すべき正しい位置にきたときに、制御がレーザにそのパルスをファイヤリングするように指示する。ビーム・サイズ、レーザ周波数、及びステージ速度のような処理条件もまた、膜の位置の精度を向上させることができる。現在、レーザ・ビームに対するステージ位置は、約０．５μｍ以内に制御することができ、技術及び実験条件が向上すれば、０．１μｍ又はそれよりも高精度を達成することが可能なはずである。
図２Ａ−２Ｂ及び図３Ａ−３Ｂに示されるスキームにおいては、幾つかの領域は２つのパルスによって照射されるが、他の領域は２つより多いパルスによって照射される。例えば、図２Ｂにおいて、領域２６５及び２７０は重なっており、このことは、２つのパルスがこの重なり領域を照射したことを意味する。その後、次のパルスがこの重なり領域とその下方の（−ｙ方向の）重なり領域との間のギャップを照射するときに、両方の重なり領域が、その、次のパルスによって再度照射されることになる。このことは、全部で３つのパルスが重なり領域の一部を照射し、２つのパルスが、重なり領域の残りの部分を照射し、１つのパルスが、各照射エリア２８０の中央部分を照射することを意味する。一般に、ｘ方向及びｙ方向の照射領域間の重なりの量によって、多くのパルスがある一定の領域を照射することができる一方で、他の領域は、少ないパルス又は場合によっては１つのパルスで照射される。より多くのパルスが領域を照射するほど、膜の表面は物理的に変化する。例えば、初めは滑らかな表面を有する膜が結晶化されるときに、膜の微細構造に従う膜表面の起伏を生じさせる質量流が生じる。照射パルスが多いところでは、表面の粗さは、照射パルスが少ない領域より悪化することになる。
大部分の実施形態において、エッジ・エリアにおける非均一性は、各々の走査エリアの上部及び下部に現れる。したがって、膜の比較的広い領域は、エッジ・エリアがなく、実質的に均一な品質のＴＦＴの製造に利用することができる。エッジ・エリアの周期性は、ビームの短軸の寸法に関連するものではない。上述のように、大部分の実施形態においては、ビームの短軸は、ステージをより高い精度で移動させることができるようにステージの走査速度を減少させるために、また、高いパルス・エネルギーを利用するために、ビームの長軸よりもかなり小さい。
幾つかの実施形態において、ＴＦＴのアレイが後で膜上に製造される場合、パネルは、アレイの配向に対して僅かに傾斜させることができ、その結果、「エッジ・エリア」は、アレイと同一線上になくなるので、そのため、目視では容易に見えなくなる。その代わりに、エッジ・エリアは、幾つかのデバイスを通って走るが、その近傍を通らないようにすることができるので、その結果、目視に対する影響はかなり少なくなる。１つ又はそれ以上の実施形態において、１−２０°、又は１−５°のような小さな傾斜角が用いられる。その全内容が引用により本明細書に組み入れられる「微細構造のミスアライメントによる多結晶ＴＦＴの均一性（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ＴＦＴ Ｕｎｉｆｏｒｍｉｔｙ ｔｈｒｏｕｇｈ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ Ｍｉｓａｌｉｇｎｍｅｎｔ)」という名称の米国特許公開番号第２００５／００３４６５３号は、均一に結晶化された膜の長さ方向の粒界に対するシリコン基板上のＴＦＴの配置についての幾つかの例を提供する。
上述の実施形態は、多くとも２つのレーザ・パルスで膜の所定のエリアを照射すること、すなわち「２ショット」ＳＬＳに関連して一般的に記載しているが、他の実施形態は、膜の所定の領域が「ｎ」回のレーザ・パルスで、例えば３、４、又はそれ以上で照射される「ｎショット」ＳＬＳのためのシステム及び方法を提供することが容易に理解される。幾つかの実施形態において、マスク内のスリット及び／又はギャップの幅、形状、周期性、及び数、並びに各照射間のｘ方向の変位量は、所望のレーザ・パルス数で所望の結晶構造を提供するように選択される。幾つかの実施形態において、第２の成形レーザ・パルスは、第１の成形パルスによって生成された結晶化領域間のギャップの上に完全に重なる必要はないが、その代わりに、一部は結晶化領域の上に重なり、一部はその結晶化領域に隣接するギャップの上に部分的に重なるものとすることができる。次に、後続の成形レーザ・パルスは、ギャップの一部か又はその残りの部分のいずれかを照射することができ、その一方で、第１及び第２の成形レーザ・パルスによって形成される結晶化領域にも重なることができる。図５は、細長い結晶構造を生成するために３つのレーザ・パルスが用いられる、例示的な照射シーケンスを示す。
他の実施形態は、添付の特許請求の範囲内にある。
均一なＳＬＳを行うためのシステムの図を示す。 均一なＳＬＳを行うためのマスクの概略図を示す。 図２Ａのマスクによって成形されたレーザ・ビームによって照射された膜の図である。 均一なＳＬＳを行うためのマスクの概略図を示す。 図３Ａのマスクによって成形されたレーザ・ビームによって照射された膜の図である。 特定の実施形態による、高周波レーザで均一なＳＬＳを行うためのマスクの概略図を示す。 特定の実施形態による、図４Ａのマスクによって成形された多重レーザ・ビーム・パルスから膜への照射パターンの概略図を示す。 特定の実施形態による、図４Ａのマスクによって成形された多重レーザ・ビーム・パルスから膜への照射パターンの概略図を示す。 図４Ａのマスクによって成形されたレーザ・ビームによって照射された膜の図である。 多重レーザ・ビーム・パルスから膜への照射パターンの概略図である。

Claims (53)

  1. 薄膜を処理するための方法であって、
    （ａ）第１のレーザ・ビーム・パルスから第１の組の成形ビームレットを生成し、前記第１の組のビームレットの各々のビームレットは、ｙ方向を定める長さと、ｘ方向を定める幅と、照射された膜領域内で膜をその厚さ全体を通して実質的に溶融させるのに十分なフルエンスとを有し、さらにギャップによって該第１の組のビームレットの隣接するビームレットからｘ方向に離間されるステップと、
    （ｂ）前記第１の組の成形ビームレットで前記膜の第１の領域を照射して第１の組の溶融ゾーンを形成し、前記第１の組の溶融ゾーンは冷却されると横方向に結晶化して、前記ｘ方向に対して実質的に平行な結晶粒を含み、該各々の成形ビームレットの前記長さ及び幅と実質的に同じ長さ及び幅を有し、該成形ビームレットを分離する前記ギャップと実質的に同じギャップによって隣接する結晶化領域から分離される第１の組の結晶化領域を形成するステップと、
    （ｃ）第２のレーザ・ビーム・パルスから第２の組の成形ビームレットを生成し、前記第２の組のビームレットの各ビームレットは、前記第１の組のビームレットの各ビームレットの前記長さ、幅、フルエンス、及び間隔と実質的に同じ長さ、幅、フルエンス、及び間隔を有するステップと、
    （ｄ）前記第２の組の成形ビームレットで前記膜の第２の領域を照射するように該膜を連続的に走査して、前記第１の組の結晶化領域から前記ｘ方向に変位した第２の組の溶融ゾーンを形成し、前記第２の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、前記少なくとも１つの結晶化領域内で結晶の伸長を形成するステップと、
    を含むことを特徴とする方法。
  2. 前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の２つの隣接する結晶化領域に部分的に重なり、冷却されると結晶化して、前記２つの隣接する結晶化領域内で結晶の伸長を形成することを特徴とする請求項１に記載の方法。
  3. 前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンと前記第１の組の結晶化領域の前記２つの隣接する結晶化領域との間の重なりエリアは、前記ｘ方向に対して実質的に平行な結晶粒を有する実質的に均一な結晶微細構造を境界づける連続したエリアを形成することを特徴とする請求項２に記載の方法。
  4. 前記第１及び第２の組の成形ビームレットの各ビームレットを、少なくとも１つのテーパ端部を含むように成形するステップをさらに含むことを特徴とする請求項１に記載の方法。
  5. 前記テーパ端部は、台形を含むことを特徴とする請求項４に記載の方法。
  6. 前記テーパ端部は、三角形を含むことを特徴とする請求項４に記載の方法。
  7. 前記第１及び第２の組の成形ビームレットの各ビームレットを、１：５と１：５０００との間の長さに対する幅のアスペクト比を有するように成形するステップをさらに含むことを特徴とする請求項１に記載の方法。
  8. 前記第１及び第２の組の成形ビームレットの各ビームレットを、約４μｍと１０μｍとの間の幅を有するように成形することをさらに含むことを特徴とする請求項１に記載の方法。
  9. 前記ギャップは、前記ビームレットの幅より小さいサイズを有することを特徴とする請求項１に記載の方法。
  10. 前記第１及び第２の組の成形ビームレットの前記ギャップは、該第１及び第２の組の成形ビームレットの前記ビームレットの前記幅の約半分又はそれ以下の幅を有することを特徴とする請求項１に記載の方法。
  11. 前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、該少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の前記横方向成長の長さより大きく、かつ該横方向成長の長さの２倍より小さい距離だけ重なることを特徴とする請求項１に記載の方法。
  12. 前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、該少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の前記横方向成長の長さの約９０％より小さく、かつその約１０％より大きい距離だけ重なることを特徴とする請求項１に記載の方法。
  13. 前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、該少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の前記横方向成長の長さの約５０％だけ重なることを特徴とする請求項１に記載の方法。
  14. 前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、所定の結晶特性の組を少なくとも前記重なり領域に提供するように選択された量だけ重なることを特徴とする請求項１に記載の方法。
  15. 前記所定の結晶特性の組は、画素ＴＦＴのチャネル領域に適していることを特徴とする請求項１４に記載の方法。
  16. 前記膜のいかなる所与の照射領域も、２つ又はそれ以下のパルスによって照射されることを特徴とする請求項１に記載の方法。
  17. 前記ギャップは、結晶化していない膜を含むことを特徴とする請求項１に記載の方法。
  18. ステップ（ａ）、（ｂ）、（ｃ）、及び（ｄ）を調整するためのコンピュータ制御を提供するステップさらに含むことを特徴とする請求項１に記載の方法。
  19. 前記第１及び第２の組の成形ビームレットを生成するステップは、マスクを通して前記第１及び第２のレーザ・パルスを送出するステップを含むことを特徴とする請求項１に記載の方法。
  20. 前記マスクは、前記第１及び第２のレーザ・パルスを送出する一列のスリットを備えることを特徴とする請求項１９に記載の方法。
  21. 約１ｋＨｚより大きい周波数で前記第１及び第２のレーザ・パルスを生成するステップを含むことを特徴とする請求項１に記載の方法。
  22. 約６ｋＨｚより大きい周波数で前記第１及び第２のレーザ・パルスを生成するステップを含むことを特徴とする請求項１に記載の方法。
  23. 前記膜は、シリコンを含むことを特徴とする請求項１に記載の方法。
  24. 第３のレーザ・ビーム・パルスから第３の組の成形ビームレットを生成し、前記第３の組のビームレットの各ビームレットは、前記第１及び第２の組のビームレットの各ビームレットの前記長さ、幅、フルエンス、及び間隔と実質的に同じ長さ、幅、フルエンス、及び間隔を有し、
    前記第３の組の成形ビームレットで前記膜の第３の領域を照射するように該膜を連続的に走査して、前記第１及び第２の組の結晶化領域から前記ｘ方向に変位した第３の組の溶融ゾーンを形成し、前記第３の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、前記第２の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、該第２の組の結晶化領域の前記少なくとも１つの結晶化領域内で結晶の伸長を形成する、
    ステップをさらに含むことを特徴とする請求項１に記載の方法。
  25. 前記第３の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の少なくとも１つの結晶化領域にも部分的に重なり、冷却されると結晶化して、該第１の組の結晶化領域の前記少なくとも１つの結晶化領域内で結晶の伸長を形成することを特徴とする請求項２４に記載の方法。
  26. 前記第３の組の溶融ゾーンの溶融ゾーンは、前記第１の組の結晶化領域の少なくとも１つの結晶化領域の上に部分的にも重ならないことを特徴とする請求項２４に記載の方法。
  27. 前記第１又は第２の組の結晶化領域の少なくとも１つの結晶化領域内で薄膜トランジスタを製造するステップをさらに含み、前記薄膜トランジスタは、前記少なくとも１つの結晶化領域内の結晶粒の方位に対して角度をなして傾斜することを特徴とする請求項１に記載の方法。
  28. 前記角度は、約１−２０°であることを特徴とする請求項２７に記載の方法。
  29. 前記角度は、約１−５°であることを特徴とする請求項２７に記載の方法。
  30. 膜を処理するためのシステムであって、
    一連のレーザ・ビーム・パルスを供給するレーザ源と、
    各レーザ・ビーム・パルスを、各々のビームレットが、ｙ方向を定める長さと、ｘ方向を定める幅と、照射された領域内で膜をその厚さ全体を通して実質的に溶融させるのに十分なフルエンスとを有し、さらにギャップによって隣接するビームレットからｘ方向に離間される、１組の成形ビームレットに成形するレーザ光学系と、
    前記膜を支持し、少なくとも前記ｘ方向に並進可能なステージと、
    １組の命令を格納するメモリと、
    を備え、前記命令は、
    （ａ）第１のレーザ・ビーム・パルスから第１の組の成形ビームレットを生成すること、
    （ｂ）前記第１の組の成形ビームレットで前記膜の第１の領域を照射して第１の組の溶融ゾーンを形成し、前記第１の組の溶融ゾーンは冷却されると横方向に結晶化して、前記ｘ方向に対して実質的に平行な結晶粒を含み、該各々の成形ビームレットの前記長さ及び幅と実質的に同じ長さ及び幅を有し、該成形ビームレットを分離する前記ギャップと実質的に同じギャップによって隣接する結晶化領域から分離される第１の組の結晶化領域を形成すること、
    （ｃ）第２のレーザ・ビーム・パルスから第２の組の成形ビームレットを生成すること、及び
    （ｄ）前記第２の組の成形ビームレットで前記膜の第２の領域を照射するように該膜を連続的に走査して、前記第１の組の結晶化領域から前記ｘ方向に変位した第２の組の溶融ゾーンを形成し、前記第２の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、前記第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、前記少なくとも１つの結晶化領域内で結晶の伸長を形成すること、
    を含むことを特徴とするシステム。
  31. 前記メモリは、前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンを前記第１の組の結晶化領域の２つの隣接する結晶化領域に部分的に重ね合わせる命令をさらに含み、該少なくとも１つの溶融ゾーンは、冷却されると結晶化して、前記２つの隣接する結晶化領域内で結晶の伸長を形成することを特徴とする請求項３０に記載のシステム。
  32. 前記メモリは、前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンと前記第１の組の結晶化領域の前記２つの隣接する結晶化領域との間に、前記ｘ方向に対して実質的に平行な結晶粒を有する実質的に均一な結晶微細構造を境界づける連続したエリアを形成する重なりエリアを提供する命令をさらに含むことを特徴とする請求項３１に記載のシステム。
  33. 前記レーザ光学系は、各ビームレットを少なくとも１つのテーパ端部を含むように成形することを特徴とする請求項３１に記載のシステム。
  34. 前記レーザ光学系は、各ビームレットを前記テーパ端部が台形を含むように成形することを特徴とする請求項３３に記載のシステム。
  35. 前記レーザ光学系は、各ビームレットを前記テーパ端部が三角形を含むように成形することを特徴とする請求項３３に記載のシステム。
  36. 前記レーザ光学系は、各ビームレットを１：５と１：５０００との間の長さに対する幅のアスペクト比を有するように成形することを特徴とする請求項３０に記載のシステム。
  37. 前記レーザ光学系は、各ビームレットを約４μｍと１０μｍとの間の幅を有するように成形することを特徴とする請求項３０に記載のシステム。
  38. 前記レーザ光学系は、前記ビームレットの組を前記ビームレットの幅より小さい幅のギャップを有するように成形することを特徴とする請求項３０に記載のシステム。
  39. 前記レーザ光学系は、前記ビームレットの組を前記ビームレットの前記幅の約半分又はそれ以下の幅のギャップを有するように成形することを特徴とする請求項３０に記載のシステム。
  40. 前記メモリは、前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンを、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、該少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の前記横方向成長の長さより大きく、かつ該横方向成長の長さの２倍より小さい距離だけ重ね合わせる命令をさらに含むことを特徴とする請求項３０に記載のシステム。
  41. 前記メモリは、前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンを、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、該少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の前記横方向成長の長さの約９０％より小さく、かつその約１０％より大きい距離だけ重ね合わせる命令をさらに含むことを特徴とする請求項３０に記載のシステム。
  42. 前記メモリは、前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンを、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、該少なくとも１つの結晶化領域内の１つ又はそれ以上の結晶の前記横方向成長の長さの約５０％だけ重ね合わせる命令をさらに含むことを特徴とする請求項３０に記載のシステム。
  43. 前記メモリは、前記第２の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンを、前記第１の組の結晶化領域の前記少なくとも１つの結晶化領域に、所定の結晶特性の組を少なくとも前記重なり領域に提供するように選択された量だけ重ね合わせる命令をさらに含むことを特徴とする請求項３０に記載のシステム。
  44. 前記所定の結晶特性の組は、画素ＴＦＴのチャネル領域に適していることを特徴とする請求項４３に記載のシステム。
  45. 前記メモリは、前記膜の前記第１の領域を前記第１の組の成形ビームレットで照射した後に、該膜の前記第２の領域を前記第２の成形ビームレットで照射するように該膜を前記ｘ方向に並進させる命令をさらに含むことを特徴とする請求項３０に記載のシステム。
  46. 前記レーザ光学系は、マスクを備えることを特徴とする請求項３０に記載のシステム。
  47. 前記マスクは、一列のスリットを備えることを特徴とする請求項４６に記載のシステム。
  48. 前記レーザ源は、約１ｋＨｚより大きい周波数で前記一連のレーザ・パルスを供給することを特徴とする請求項３０に記載のシステム。
  49. 前記レーザ源は、約６ｋＨｚより大きい周波数で前記一連のレーザ・パルスを供給することを特徴とする請求項３０に記載のシステム。
  50. 前記膜は、シリコンを含むことを特徴とする請求項３０に記載のシステム。
  51. 前記メモリは、
    第３のレーザ・ビーム・パルスから第３の組の成形ビームレットを生成し、
    前記第３の組の成形ビームレットで前記膜の第３の領域を照射するように該膜を連続的に走査して、前記第１及び第２の組の結晶化領域から前記ｘ方向に変位した第３の組の溶融ゾーンを形成する命令をさらに含み、
    前記第３の組の溶融ゾーンのうちの少なくとも１つの溶融ゾーンは、前記第２の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重なり、冷却されると結晶化して、該第２の組の結晶化領域の前記少なくとも１つの結晶化領域内で結晶の伸長を形成することを特徴とする請求項３０に記載のシステム。
  52. 前記メモリは、前記第３の組の溶融ゾーンの前記少なくとも１つの溶融ゾーンを前記第１の組の結晶化領域の少なくとも１つの結晶化領域に部分的に重ね合わせる命令をさらに含み、該少なくとも１つの溶融ゾーンは、冷却されると結晶化して、該第１の組の結晶化領域の前記少なくとも１つの結晶化領域内で結晶の伸長を形成することを特徴とする請求項５１に記載のシステム。
  53. 前記メモリは、前記第３の組の溶融ゾーンの溶融ゾーンを前記第１の組の結晶化領域の少なくとも１つの結晶化領域に重ね合わせない命令をさらに含むことを特徴とする請求項５１に記載のシステム。
JP2008527087A 2005-08-16 2006-08-16 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法 Expired - Fee Related JP5519150B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US70861505P 2005-08-16 2005-08-16
US60/708,615 2005-08-16
PCT/US2006/031929 WO2007022234A1 (en) 2005-08-16 2006-08-16 Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers

Publications (2)

Publication Number Publication Date
JP2009505431A true JP2009505431A (ja) 2009-02-05
JP5519150B2 JP5519150B2 (ja) 2014-06-11

Family

ID=37561236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527087A Expired - Fee Related JP5519150B2 (ja) 2005-08-16 2006-08-16 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法

Country Status (7)

Country Link
US (1) US20090242805A1 (ja)
EP (1) EP1922745A1 (ja)
JP (1) JP5519150B2 (ja)
KR (1) KR101250629B1 (ja)
CN (1) CN101288156A (ja)
TW (1) TW200713423A (ja)
WO (1) WO2007022234A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013512566A (ja) * 2009-11-24 2013-04-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 非周期パルス逐次的横方向結晶化のためのシステムおよび方法
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
US7622370B2 (en) 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
DE102007025942A1 (de) * 2007-06-04 2008-12-11 Coherent Gmbh Verfahren zur selektiven thermischen Oberflächenbehandlung eines Flächensubstrates
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) * 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) * 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US20100140768A1 (en) * 2008-12-10 2010-06-10 Zafiropoulo Arthur W Systems and processes for forming three-dimensional circuits
US8183496B2 (en) * 2008-12-30 2012-05-22 Intel Corporation Method of forming a pattern on a work piece, method of shaping a beam of electromagnetic radiation for use in said method, and aperture for shaping a beam of electromagnetic radiation
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP2013527120A (ja) * 2010-06-03 2013-06-27 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 重ね合わせスキャン要素を用いた単一スキャンラインスキャン結晶化
KR101777289B1 (ko) * 2010-11-05 2017-09-12 삼성디스플레이 주식회사 연속측면고상화(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ:ＳＬＳ)를 이용한 결정화 장치
CN102290342B (zh) * 2011-09-05 2013-07-03 清华大学 一种采用六边形束斑的激光扫描退火方法
WO2015127036A1 (en) * 2014-02-19 2015-08-27 The Trustees Of Columbia University In The City Of New York Methods and systems for controlled lateral solidification
PL234891B1 (pl) 2014-07-04 2020-04-30 Politechnika Wroclawska Sposób wytwarzania cienkich i ultra cienkich warstw polimerowych na podłożach stałych
KR102390023B1 (ko) * 2019-03-15 2022-04-26 에이피에스홀딩스 주식회사 멀티 빔 가공방법 및 멀티 빔 가공장치
US10978344B2 (en) * 2019-08-23 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Melting laser anneal of epitaxy regions
CN110600367A (zh) * 2019-09-19 2019-12-20 京东方科技集团股份有限公司 激光退火装置和激光退火设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509844A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 連続ラテラル固化を使用する均一で大きな結晶粒を持ち粒界位置が操作された多結晶の薄膜半導体を生成する方法。
JP2003528461A (ja) * 2000-03-16 2003-09-24 ザ トラスティース オブ コロンビア ユニバーシティ イン ザ シティ オブ ニューヨーク 連続運動順次横方向凝固を実現する方法およびシステム
JP2004031809A (ja) * 2002-06-27 2004-01-29 Toshiba Corp フォトマスク及び半導体薄膜の結晶化方法
JP2004214614A (ja) * 2002-12-31 2004-07-29 Lg Philips Lcd Co Ltd 多結晶シリコン形成方法及び多結晶シリコン形成用レーザー装置のマスク

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
JP3060813B2 (ja) * 1993-12-28 2000-07-10 トヨタ自動車株式会社 レーザ加工装置
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
WO2000002251A1 (fr) * 1998-07-06 2000-01-13 Matsushita Electric Industrial Co., Ltd. Transistor a couches minces et affichage a cristaux liquides
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP3562389B2 (ja) * 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) * 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
CA2389607A1 (en) * 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
WO2002086954A1 (en) 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6792029B2 (en) * 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
US7622370B2 (en) * 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
KR100698056B1 (ko) * 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100572519B1 (ko) * 2003-12-26 2006-04-19 엘지.필립스 엘시디 주식회사 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509844A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 連続ラテラル固化を使用する均一で大きな結晶粒を持ち粒界位置が操作された多結晶の薄膜半導体を生成する方法。
JP2003528461A (ja) * 2000-03-16 2003-09-24 ザ トラスティース オブ コロンビア ユニバーシティ イン ザ シティ オブ ニューヨーク 連続運動順次横方向凝固を実現する方法およびシステム
JP2004031809A (ja) * 2002-06-27 2004-01-29 Toshiba Corp フォトマスク及び半導体薄膜の結晶化方法
JP2004214614A (ja) * 2002-12-31 2004-07-29 Lg Philips Lcd Co Ltd 多結晶シリコン形成方法及び多結晶シリコン形成用レーザー装置のマスク

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
JP2013512566A (ja) * 2009-11-24 2013-04-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 非周期パルス逐次的横方向結晶化のためのシステムおよび方法

Also Published As

Publication number Publication date
KR20080045205A (ko) 2008-05-22
US20090242805A1 (en) 2009-10-01
WO2007022234A1 (en) 2007-02-22
KR101250629B1 (ko) 2013-04-03
EP1922745A1 (en) 2008-05-21
TW200713423A (en) 2007-04-01
CN101288156A (zh) 2008-10-15
WO2007022234A9 (en) 2007-05-18
JP5519150B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5519150B2 (ja) 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法
JP5518328B2 (ja) 薄膜の直線走査連続横方向凝固
TWI524384B (zh) 薄膜層之高產能結晶化
US7318866B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US8715412B2 (en) Laser-irradiated thin films having variable thickness
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
JP2004520715A (ja) 単一走査、連続動作の逐次的横方向結晶化を行う方法及びシステム
JP2009518864A (ja) 膜を加工するためのシステム及び方法並びに薄膜
KR20110094022A (ko) 박막 결정화를 위한 시스템 및 방법
JP2015167264A (ja) 非周期パルス逐次的横方向結晶化のためのシステムおよび方法
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
JP5385289B2 (ja) 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
JP5030130B2 (ja) 薄膜材料の結晶化装置
US20220088718A1 (en) Laser annealing method and laser annealing apparatus
JP2003243322A (ja) 半導体装置の作製方法
JP2008147236A (ja) 結晶化装置およびレーザ加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5519150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees