JP2009503865A - 熱放散が高められたパッケージ化集積回路 - Google Patents

熱放散が高められたパッケージ化集積回路 Download PDF

Info

Publication number
JP2009503865A
JP2009503865A JP2008524065A JP2008524065A JP2009503865A JP 2009503865 A JP2009503865 A JP 2009503865A JP 2008524065 A JP2008524065 A JP 2008524065A JP 2008524065 A JP2008524065 A JP 2008524065A JP 2009503865 A JP2009503865 A JP 2009503865A
Authority
JP
Japan
Prior art keywords
thermal
semiconductor die
integrated circuit
bond pads
thermal bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008524065A
Other languages
English (en)
Other versions
JP5149178B2 (ja
Inventor
ジェイ． ヘス、ケビン
リー、チュ−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009503865A publication Critical patent/JP2009503865A/ja
Application granted granted Critical
Publication of JP5149178B2 publication Critical patent/JP5149178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

半導体パッケージ（１０）は、熱を分散させるために、ダイ（１４）上の１つまたは複数のサーマルボンドパッド（２２、２４、２６）から封入材（１６）内を上方に延びる複数の熱伝導体（５６−６４）を用いる。熱伝導体は、ボンドワイヤであってもよく、あるいは伝導性のスタッドバンプであってもよいが、ダイの側縁を越えては延びない。熱伝導体の１つまたは複数は、封入材内でループを形成していてもよく、あるいは封入材の上面で露出されていてもよい。一形態においては、さらに熱を除去すべく、熱拡散部（６８）が封入材の上に配置される。別の形態では、熱拡散部は、熱伝導体を介してダイ内側の点に対する直接の電力またはグラウンド端子として機能する。アクティブなボンドパッドは、ダイの周辺に沿ってのみ配置してもよく、あるいはダイの内側にも含まれるようにしてもよい。

Description

本発明は、集積回路のパッケージングに関し、より詳細には、熱の放散能力を高めるパッケージに関する。
集積回路は、かつてなく単位面積当たりのトランジスタの数が増加してより高密度になり続けており、スイッチングするトランジスタがより多くなるため、より多くの熱が発生する。このため、種々のパッケージタイプは、より多くの熱を放散するように絶えず迫られている。特定のパッケージの有効性を評価するために広く用いられている手段の１つとして、接合部・ケース間熱抵抗（θ．ＪＣ）と呼ばれるものがある。θ．ＪＣ（通常は℃／Ｗで示される）は、パッケージの熱放散能力を表わす。パッケージは、熱放散、電気的性能、サイズ、およびコストといった複数の因子に基づいて選択される。一般的には熱放散は満たされなければならない要件であり、その他はトレードオフである。実際には、任意の集積回路ダイには許容損失に関する要件が課され、電気的性能、サイズ、およびコストに関するその他の課題は、許容損失要件に照らし合わせて考慮されなければならない。したがって、許容損失について改善されれば、性能向上、小型化、および低コスト化のうちの１つまたは複数を実現することができる。コストの観点からより望ましいパッケージは、一般的にはプラスチック製である。これまでに、異なる電気特性を有する種々のプラスチックパッケージが開発されている。プラスチックパッケージでは一般的に、集積回路をプラスチックによって封入するプラスチック成形プロセスが存在する。プラスチックは一般的に断熱材であるため、パッケージ内部の集積回路から発生した熱を放散することを難しくしている。そのため、プラスチックパッケージの熱放散がわずかでも向上すれば、低コスト化および／または性能向上を実現することができる。
したがって、集積回路に対する熱を低減するパッケージ、特にプラスチックパッケージが求められている。
本発明は、例を示して説明されるものであり、添付の図面によってその範囲が限定されるものではない。図面中、同様の符号は同様の要素を示している。
当業者であれば理解されるであろうが、図中の要素は、簡素かつ明瞭に示されており、必ずしも寸法比率が等しいものではない。たとえば、本発明の実施形態の理解が容易になるように、図中のいくつかの要素の寸法は、他の要素に対して誇張されている場合がある。
一態様において、パッケージ化された集積回路は、集積回路の表面から上方に垂直に延びてパッケージ（好ましくはプラスチック）の表面に至るボンドワイヤを有する。これらの垂直方向に延びるボンドワイヤは周囲に露出しているため、熱を放散するのに効果的である。ボンドワイヤは、集積回路の表面のうち機能がまったくない部分に接続することができる。このような場合、垂直方向に延びるボンドワイヤは、電気的に浮遊状態となるであろう。熱放散をさらに高めるために、熱伝導性の金属プレートを、垂直方向に延びるボンドワイヤの露出された端部に接続することができる。このプレートは、電源プレートとして機能することもできる。この場合、垂直方向に延びるボンドワイヤは、ＶＤＤ等の特定の電源端子またはグラウンドに接続されるであろう。このことは、図面および以下の説明を参照すれば、より理解が深まる。
図１にはパッケージ化された集積回路１０が示されており、集積回路１０は、パッケージ基板１２、パッケージ基板１２上の集積回路１４、およびプラスチック封入材１６を含む。封入材１６は、集積回路１４の上部および側部とパッケージ基板１２の上面の一部とを被覆するように成形される。基板１２の小さな周辺部分は、プラスチック封入材１６によって被覆されていない。集積回路１４は、典型的には、トランジスタや、場合により電気的な機能を行なうように構成された他の回路要素を有するように処理された矩形の半導体である。集積回路は一般にダイまたはチップとも呼ばれる。基板１２上には、パッケージボンドパッド１８および３０が設けられる。集積回路１４の周辺部分上には、アクティブなボンドパッド２０および２８が設けられており、それらボンドパッドの上には、ボールボンド３４および５０がそれぞれ設けられている。アクティブなボンドワイヤ５４は、一端においてはステッチボンドによってパッケージボンドパッド１８に接続され、他端においてはボールボンド３４によってアクティブなボンドパッド２０に保持される。同様に、アクティブなボンドワイヤ６６は、一端においてはステッチボンドによってパッケージボンドパッド３０に接続され、他端においてはボールボンド５０によってアクティブなボンドパッド２８に保持される。ボンドワイヤ５４および６６のワイヤボンディングは、従来の手段によって行なう。
パッケージ化された集積回路１０にはさらに、別のボールボンド、ボンドワイヤ、およびボンドパッドを含む。集積回路１４上にはサーマルボンドパッド２２が設けられる。サーマルボンドワイヤ５６は、ボールボンド３６によってサーマルボンドパッド２２に接続される。サーマルボンドワイヤ５６は、集積回路１４の表面から垂直方向に延びて、プラスチック封入材１６の上面に至る。集積回路１４上に設けられたサーマルボンドパッド２４上には、ボールボンド３８およびスタッドバンプ４０が設けられる。サーマルボンドワイヤ５８は、ボールボンド３８から垂直方向に延びてプラスチック封入材１６の表面に至り、屈曲してその一部がプラスチック封入材１６の表面に沿って延び、そしてスタッドバンプ４０にステッチボンドされるように下方に屈曲する。その結果、両端がサーマルボンドパッド２４に接続され、かつ中間部がプラスチック封入材１６の表面において露出するワイヤのループが得られる。あるいは、ボールボンド３８およびスタッドバンプ４０を、単一のサーマルボンドパッド２４上ではなく、２つの別個のサーマルボンドパッド上に配置することができる。集積回路１４上に設けられたサーマルボンドパッド２６上には、ボールボンド４２、ボールボンド４４、およびボールボンド４６が設けられる。サーマルボンドワイヤ６０、サーマルボンドワイヤ６２、およびサーマルボンドワイヤ６４は、それぞれボールボンド４２、４４、および４６によって、サーマルボンドパッド２６に接続される。サーマルボンドワイヤ６０、６２、および６４も、サーマルボンドパッド２６から垂直方向に延びて、プラスチック封入材１６の表面に至り、そこで露出される。これらのサーマルボンドワイヤの利点は、従来のワイヤボンディング装置を用いて、図１に示されるようにサーマルボンドワイヤを配置できることである。また、これらのサーマルボンドワイヤの利点は、サーマルボンドワイヤを集積回路１４の表面上に必要に応じて配置して、より高い熱放散を必要とする集積回路の部分から熱を除去できることである。
ボールボンド３６は、サーマルボンドパッド２２に取り付けられる。プラスチック封入材１６を形成する前に、サーマルボンドワイヤ５６を形成して所望の高さに切断する。ボールボンド４２は、サーマルボンドパッド２６に取り付けられる。プラスチック封入材１６を形成する前に、サーマルボンドワイヤ６０を形成して所望の高さに切断する。ボールボンド４４は、サーマルボンドパッド２６に取り付けられる。プラスチック封入材１６を形成する前に、サーマルボンドワイヤ６２を形成して所望の高さに切断する。ボールボンド４６は、サーマルボンドパッド２６に取り付けられる。プラスチック封入材１６を形成する前に、サーマルボンドワイヤ６４を形成して所望の高さに切断する。
スタッドバンプ４０は、サーマルボンドパッド２４上に形成される。ボールボンド３８は、サーマルボンドパッド２４上に形成される。サーマルボンドワイヤ５８は、屈曲するように賦形され、ステッチボンドによってスタッドバンプ４０において終端する。次に、基板１２に実装された集積回路１４が型内に挿入され、そこへプラスチックが流し込まれてプラスチック封入材１６が形成される。サーマルボンドワイヤ５６、６０、６２、および６４の高さは、従来のワイヤボンディング装置を用いて、型の高さになるように正確に切断することができる。同様に、サーマルボンドワイヤ５８のループは、従来のワイヤボンディング装置を用いて正確に賦形することができる。型内へプラスチックを流入させることにより、ワイヤ流れが多少生じる場合がある。ワイヤ流れが生じると、サーマルボンドワイヤ５６、５８、６０、６２、および６４が幾分移動する。サーマルボンドワイヤ５６、５８、６０、６２、および６４の長さは、このようなワイヤ流れまたは他のどんな変化も補償して封入材形成後にこれらサーマルボンドワイヤが確実に露出するように、長くすることができる。
サーマルボンドワイヤ５６、５８、６０、６２、および６４の端部が露出しているため、集積回路ダイ１４からプラスチック封入材１６の表面へ熱がかなり伝導する。サーマルボンドワイヤ５６、５８、６０、６２、および６４は（特にプラスチック材料、たとえば封入材１６と比較して）高い熱伝導性を有するため、周囲へ伝導することによって熱を取り除くことができる。このため、サーマルボンドワイヤ５６、５８、６０、６２、および６４の存在によって、θ．ＪＣが著しく改善される。サーマルボンドワイヤ５６、５８、６０、６２、および６４はアクティブな回路に接続されていないため、それらは電気的に浮遊している。このような場合、たとえそれらがワイヤ流れまたは他の理由によって互いに接触したとしても、電気信号処理に支障は生じない。サーマルワイヤ５６、５８、６０、６２、および６４が、いずれのアクティブな回路にも接続されることなく効果的であり得るということは、重要な利点である。ワイヤ流れは、ボンドワイヤを集積回路の周辺内の領域まで延ばしたときに起こる特別な問題であり得る。
典型的なプラスチック封入プロセスでは、表面上に樹脂の薄層が存在する。サーマルボンドワイヤ５６、５８、６０、６２、および６４の露出されるべき表面が樹脂によって覆われたとしても、有用な熱放散の効果の多くが維持される。したがって、単なる樹脂コーティングがあったとしても、依然として露出しているとみなされる。垂直方向に延びるボンドワイヤの付加的なコストは、たとえそれらが数百本あったとしても非常に安価なものである。サーマルボンドワイヤは、非常に小さくて短い。集積回路１４よりも上方に位置するプラスチック封入材１６の高さは約０．８ミリメートルに過ぎず、サーマルボンドワイヤの直径は、たとえば約０．０２ミリメートルに過ぎない。したがって、ボンドワイヤは通常は金からなるが、たとえばそれらが数百本あったとしても、金の使用量は非常に少ない。信号および電力を伝えるためのボンドワイヤの直径は、ピン配置の制約があるため小さいことが望ましいが、サーマルボンドワイヤは、熱放散を向上させるために太くすることができる。異なる直径のワイヤを用いる不利な点は、ワイヤボンダにおいてボンドワイヤを変えるか、あるいは異なるワイヤボンダへ移る必要があることである。
図２には、プラスチック封入材１６の上面に熱拡散部６８を有するパッケージ化された集積回路１０が示される。熱拡散部６８は、熱放散を高めるために、サーマルボンドワイヤ５６、５８、６０、６２、および６４の露出部分と接触している。封入材樹脂の薄層が、サーマルワイヤ５６、５８、６０、６２、および６４の垂直方向の端部上に形成されたとしても、好ましくはプラスチック封入材１６の上面を研磨することによってそれを取り除くことは可能である。なお、樹脂の除去は、別の方法、たとえば化学洗浄によっても可能である。また、熱拡散部６８は樹脂が存在していたとしても良好な熱伝導を保つであろうことから、薄層を取り除く必要がない場合もある。樹脂を取り除いた場合の改善の度合いは、樹脂を取り除くコストに値しない場合がある。
図３には、パッケージ化された集積回路１０の上面図が示される。図１に示す特徴以外に、パッケージ化された集積回路１０は、熱領域９６、熱領域９８、および熱領域９９に加えて、付加的なアクティブなボンドワイヤ８２、８４、および６７、付随するアクティブなボンドパッド７８、８０、および４９、ならびにパッケージボンドパッド７４、７６、および３１をさらに備える。また図３には、サーマルボンドパッド２２、サーマルボンドワイヤ５６、およびボールボンド３６が熱領域９０を構成することも示されている。同様に、熱領域９２は、サーマルボンドパッド２４と、ボールボンド３８、およびリバースステッチ４０を伴うボールボンドと、サーマルボンドワイヤ５８とを含む。熱領域９４は、サーマルボンドパッド２６、ボールボンド４２、４４、および４６、ならびにサーマルボンドワイヤ６０、６２、および６４を含む。熱領域９９は、サーマルボンドパッド２７、ボールボンド４７、およびボンドワイヤ６５を含む。熱領域９９は、熱領域が、ダイ回路領域７２内に必ずしも存在せず、周辺領域７０内に存在できることを示している。熱領域９６および９８は、詳細には示していないが、熱領域９０、９２、９４、および９９の１つと同様に構成することができる。集積回路全体として熱領域を有する必要はないが、熱領域は単に必要な箇所に配置することができる。これにより、特別に熱放散を必要とする箇所のみに熱領域を配置するための時間および材料を節約することができる。ダイ回路領域７２内へと延びるワイヤボンド６７は、他のワイヤとの接触を回避するように絶縁ワイヤであることが好ましい。パッケージ化された集積回路１０は、理解を容易にするために単純化して示されており、図示したものよりも多くのボンドワイヤが接続されるであろうことが理解されるであろう。
図４には、パッケージ基板１１２と、パッケージ基板１１２上の集積回路１１４と、集積回路１１４および集積回路２０４に隣接する基板１１２の一部を覆うプラスチック封入材１１６と、プラスチック封入材１１６上の熱拡散部１３９とを含むパッケージ化された集積回路１００が示される。アクティブなボンドワイヤ１２４は、ボールボンド１２２によってアクティブなボンドパッド１２０に接続されるとともに、ステッチボンドによってパッケージボンドパッド１１８に接続される。アクティブなボンドワイヤ１３２は、ボールボンド１３０によってアクティブなボンドパッド１２８に接続されるとともに、ステッチボンドによってパッケージボンドパッド１２６に接続される。熱領域は、集積回路１１４上のサーマルボンドパッド１３４、サーマルボンドパッド１３４上の複数のボールボンド１３６、および複数のサーマルボンドワイヤ１３８を含む。電力ワイヤ１４２は、ステッチボンドによって、熱拡散部１３９とパッケージ基板１１２上に設けられるパッケージボンドパッド１４０との間に接続される。同様に、電力ワイヤ１４６は、ステッチボンドによって、熱拡散部１３９とパッケージ基板１１２上に設けられるパッケージボンドパッド１４４との間に接続される。この場合のヒートシンク１３９は、熱拡散部として有用であるのみならず、電力に関しても有用である。ヒートシンク１３９は、グラウンド接続としてもよく、あるいはＶＤＤに対する接続としてもよい。たとえば、熱拡散部１３９はグラウンドシールドとして作動することができる。いずれの場合も、熱領域によって集積回路１１４の中心部分全体を覆うことができる。これは、すべての箇所において電力が存在し、これらを集積回路１１４の表面に導くことができるからである。電力ライン１４２および１４６は、熱拡散部１３９を配置した後に配置することができ、封入されるボンドワイヤに比べてはるかに大きな直径のワイヤを接続用に用いることができる。
図５には、パッケージ基板２０２、半導体ダイ２０４、熱拡散部２２６、およびプラスチック封入材２２４に加えて、ボンドパッド、ボンドワイヤ、ボールボンド、およびスタッドバンプを含むパッケージ化された集積回路２００が示される。パッケージボンドワイヤ２１２は、ボールボンド２１０によって集積回路２０４上に設けられたアクティブなボンドパッド２０８と、パッケージ基板２０２上に設けられたパッケージボンドパッド２０６との間に接続される。同様に、パッケージボンドワイヤ２２０は、ボールボンド２１８によって集積回路２０４上に設けられたアクティブなボンドパッド２１６と、パッケージ基板２０２上に設けられたパッケージボンドパッド２１４との間に接続される。複数のサーマルボンドパッド２２３は、集積回路２０４上に設けられる。複数のスタッドバンプ２２２は、サーマルボンドパッド２２３上に設けられる。熱拡散部２２６は、複数のスタッドバンプ２２２上に設けられる。スタッドバンプ２２２は、従来のスタッドバンプとして形成される。熱拡散部２２６は、ワイヤボンディングの後であってかつプラスチック封入材２２４の形成前に、複数のスタッドバンプ２２２上に配置される。
以上のように、θ．ＪＣを減らす簡便な方法は、ワイヤまたはスタッドバンプを垂直上方に導くことによって実現されることが分かる。ワイヤまたはスタッドバンプは、露出されるか、あるいは熱拡散部に接続される。ワイヤまたはスタッドバンプは、集積回路の周辺の外側に延びる必要がないため、ワイヤ流れに伴う問題を回避するように短く保つことができる。熱伝導体を垂直方向に配向することによって、熱伝導体またはワイヤを横方向に配向する場合よりも、集積回路の表面から封入されたパッケージの外部に至る、より効率的でより短い熱伝導経路が得られる。
以上、特定の実施形態に関して、利点、他の効果、および問題の解決方法について説明してきた。しかしながら、利点、効果、および問題の解決方法、ならびに何らかの利点、効果、解決方法を生じさせるかまたはより明白にし得るどんな要素も、何れかのまたは全ての請求項の重要な、または必要な、または不可欠な特徴または要素として解釈すべきではない。本明細書で用いる場合、用語「備える、含む（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ）」またはこれらの他の変形は、非排他的に含むことを意味するものであり、要素の列挙を含むプロセス、方法、物品、または装置には、これらの要素が含まれているのみならず、明示的には列挙されていない他の要素、またはこのようなプロセス、方法、物品、もしくは装置に固有の他の要素が含まれていてもよい。
本発明の一実施形態によるパッケージ化された集積回路の断面図。 さらなる特徴を有する図１のパッケージ化された集積回路の断面図。 図１のパッケージ化された集積回路の上面図。 別の実施形態によるパッケージ化された集積回路の断面図。 さらに別の実施形態によるパッケージ化された集積回路の断面図。

Claims (20)

  1. 基板の上に設けられた半導体ダイであって、アクティブな回路の上に設けられた複数のサーマルボンドパッドを備える半導体ダイと、
    複数のサーマルボンドワイヤであって、それぞれが、複数のサーマルボンドパッドの少なくとも１つに接続され、半導体ダイから上方に延びて半導体ダイの周辺部を越えて延びることなく終端する、複数のサーマルボンドワイヤと、
    半導体ダイ、複数のサーマルボンドパッド、および複数のサーマルボンドワイヤを包囲する封入材と、複数のサーマルボンドワイヤは、熱を半導体ダイから封入材の上面へ伝えることと
    を含むパッケージ化された集積回路。
  2. 複数のサーマルボンドワイヤのうちの１つまたは複数が封入材の上面まで延びる、請求項１に記載のパッケージ化された集積回路。
  3. 複数のサーマルボンドワイヤのうちの少なくとも１つは、２つのサーマルボンドパッドのうち第１のサーマルボンドパッドから半導体ダイの表面から離れるように延びて、２つのサーマルボンドパッドのうち第２のサーマルボンドパッドに接続するように半導体ダイの表面に向かって戻ることによって、２つのサーマルボンドパッドに接続される、請求項１に記載のパッケージ化された集積回路。
  4. 複数のサーマルボンドワイヤのうちの少なくとも１つからの熱を伝え、その熱をパッケージ化された集積回路から放射するために、複数のサーマルボンドワイヤのうちの少なくとも１つの上に設けられた少なくとも１つの伝導性の熱拡散部をさらに含む、請求項１に記載のパッケージ化された集積回路。
  5. 複数のサーマルボンドワイヤのうちの少なくとも１つが、少なくとも１つの伝導性の熱拡散部に接続されて、半導体ダイの上に設けられた電力導体またはグラウンド導体として機能する、請求項４に記載のパッケージ化された集積回路。
  6. 複数のサーマルボンドパッドの一部が、半導体ダイ内のアクティブな回路の何れにも接続されない、請求項１に記載のパッケージ化された集積回路。
  7. 前記一部は、複数のサーマルボンドパッドのほぼすべてである、請求項６に記載のパッケージ化された集積回路。
  8. 複数のサーマルボンドパッドのうちの少なくとも１つは、アクティブな回路内の電力またはグラウンド端子に接続される、請求項１に記載のパッケージ化された集積回路。
  9. パッドリング領域内の半導体ダイの周辺に位置し、かつ半導体ダイの周辺部の外側に設けられた各パッケージボンドパッドに電気的に接続される複数のアクティブなボンドパッドをさらに含む、請求項１に記載のパッケージ化された集積回路。
  10. 基板の上に設けられた半導体ダイと、
    半導体ダイの上に設けられた、電気的な機能が付随する複数のアクティブなボンドパッドおよび電気的な機能が付随しない複数のサーマルボンドパッドと、
    複数のサーマルボンドパッドのそれぞれに接続される１つまたは複数の熱伝導体であって、複数の熱伝導体のそれぞれは半導体ダイから上方に延びることと、
    半導体ダイ、複数のサーマルボンドパッド、複数のアクティブなボンドパッド、および１つまたは複数の熱伝導体を包囲する封入材と、熱伝導体は熱を半導体ダイから封入材の上面へ伝えることと
    を含むパッケージ化された集積回路。
  11. １つまたは複数の熱伝導体が、複数の伝導性のスタッドバンプまたは複数のサーマルボンドワイヤをさらに含む、請求項１０に記載のパッケージ化された集積回路。
  12. １つまたは複数の熱伝導体のうちの少なくとも１つがサーマルボンドワイヤを備え、サーマルボンドワイヤは、複数のサーマルボンドパッドのうち第１のサーマルボンドパッドから半導体ダイから離れるように延びて、複数のサーマルボンドパッドのうち第２のサーマルボンドパッドに接続するように半導体ダイに向かって戻る、請求項１０に記載のパッケージ化された集積回路。
  13. １つまたは複数の熱伝導体からの熱を伝えるために、１つまたは複数の熱伝導体のうちの少なくとも１つの上に設けられた少なくとも１つの伝導性の熱拡散部をさらに含む、請求項１０に記載のパッケージ化された集積回路。
  14. 伝導性の熱拡散部は、電源電圧またはグラウンド基準電位を伝えるための信号導体であり、伝導性の熱拡散部は、１つまたは複数の熱伝導体のうちの１つまたは複数と電気的に接触する、請求項１３に記載のパッケージ化された集積回路。
  15. 複数のアクティブなボンドパッドは、パッケージ化された集積回路の周辺領域内に配置され、複数のサーマルボンドパッドは、パッケージ化された集積回路の中央領域内に配置され、１つまたは複数の熱伝導体は、半導体ダイの周辺縁を越えては延びない、請求項１０に記載のパッケージ化された集積回路。
  16. 集積回路をパッケージングする方法であって、
    電気的な機能が付随する複数のアクティブなボンドパッドと複数のサーマルボンドパッドとを備える半導体ダイを提供することと、
    複数のサーマルボンドパッドを半導体ダイの内側領域内に配置することと、
    基板の上に設けられる半導体ダイを配置することと、
    １つまたは複数の熱伝導体を複数のサーマルボンドパッドのそれぞれに接続することと、１つまたは複数の熱伝導体のそれぞれは、半導体ダイから上方に延び、かつ半導体ダイの周辺縁を越えては延びないことと、
    半導体ダイ、複数のサーマルボンドパッド、複数のアクティブなボンドパッド、および１つまたは複数の熱伝導体を封入材で包囲して、熱伝導体が熱を半導体ダイから封入材の上面へ伝えることができるようにすることと
    を含む方法。
  17. １つまたは複数の熱伝導体からの熱を伝えるために、１つまたは複数の熱伝導体の上に設けられた少なくとも１つの伝導性の熱拡散部を提供することをさらに含む、請求項１６に記載の方法。
  18. １つまたは複数の熱伝導体のうちの少なくとも１つを介して半導体ダイに対して電源電圧を伝えるかまたはグラウンド基準電位を与えるための信号導体として用いるために、伝導性の熱拡散部を１つまたは複数の熱伝導体のうちの少なくとも１つに結合することをさらに含む、請求項１７に記載の方法。
  19. 複数のアクティブなボンドパッドのうちの少なくとも１つを半導体ダイの中央領域内に配置することと、複数のアクティブなボンドパッドのうちの残りを半導体ダイの周辺領域内に配置することとをさらに含む、請求項１６に記載の方法。
  20. １つまたは複数の熱伝導体のうちの少なくとも１つを、封入材内でループを形成して複数のサーマルボンドパッドのうちの１つまたは複数と接触するサーマルボンドワイヤとして提供することと、ループは封入材の上面に達することとをさらに含む、請求項１６に記載の方法。
JP2008524065A 2005-07-29 2006-07-25 熱放散が高められたパッケージ化集積回路 Active JP5149178B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/192,525 US7355289B2 (en) 2005-07-29 2005-07-29 Packaged integrated circuit with enhanced thermal dissipation
US11/192,525 2005-07-29
PCT/US2006/028837 WO2007016088A2 (en) 2005-07-29 2006-07-25 Packaged integrated circuit with enhanced thermal dissipation

Publications (2)

Publication Number Publication Date
JP2009503865A true JP2009503865A (ja) 2009-01-29
JP5149178B2 JP5149178B2 (ja) 2013-02-20

Family

ID=37693411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008524065A Active JP5149178B2 (ja) 2005-07-29 2006-07-25 熱放散が高められたパッケージ化集積回路

Country Status (7)

Country Link
US (2) US7355289B2 (ja)
EP (1) EP1913633B1 (ja)
JP (1) JP5149178B2 (ja)
KR (1) KR20080044235A (ja)
CN (1) CN101548377B (ja)
TW (1) TWI441290B (ja)
WO (1) WO2007016088A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540587A (ja) * 2006-06-16 2009-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
KR100761861B1 (ko) * 2006-10-11 2007-09-28 삼성전자주식회사 정전기를 방지하는 반도체 패키지
US20080122122A1 (en) * 2006-11-08 2008-05-29 Weng Fei Wong Semiconductor package with encapsulant delamination-reducing structure and method of making the package
US7719122B2 (en) * 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
KR101030991B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지의 장착구조 및 이를 적용한 플라즈마 디스플레이 장치
KR101030990B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치
US8314483B2 (en) 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US8222722B2 (en) * 2009-09-11 2012-07-17 St-Ericsson Sa Integrated circuit package and device
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120032350A1 (en) * 2010-08-06 2012-02-09 Conexant Systems, Inc. Systems and Methods for Heat Dissipation Using Thermal Conduits
US8791015B2 (en) 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US9768137B2 (en) 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8927345B2 (en) 2012-07-09 2015-01-06 Freescale Semiconductor, Inc. Device package with rigid interconnect structure connecting die and substrate and method thereof
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9070653B2 (en) 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9287227B2 (en) * 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9831150B2 (en) 2015-03-11 2017-11-28 Toshiba Memory Corporation Semiconductor device and electronic device
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) * 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10804185B2 (en) * 2015-12-31 2020-10-13 Texas Instruments Incorporated Integrated circuit chip with a vertical connector
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10153224B2 (en) 2016-09-14 2018-12-11 Globalfoundries Inc. Backside spacer structures for improved thermal performance
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN108091620B (zh) * 2017-12-20 2020-08-25 联想(北京)有限公司 一种芯片结构及电子设备
US20190214327A1 (en) * 2018-01-10 2019-07-11 Sonja Koller Thermal conduction devices and methods for embedded electronic devices
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
US10892229B2 (en) 2019-04-05 2021-01-12 Nxp Usa, Inc. Media shield with EMI capability for pressure sensor
US11127645B2 (en) * 2019-06-19 2021-09-21 Nxp Usa, Inc. Grounding lids in integrated circuit devices
US11742253B2 (en) * 2020-05-08 2023-08-29 Qualcomm Incorporated Selective mold placement on integrated circuit (IC) packages and methods of fabricating
US11545411B2 (en) * 2020-07-28 2023-01-03 Qualcomm Incorporated Package comprising wire bonds configured as a heat spreader
US11973010B2 (en) 2020-12-04 2024-04-30 Richtek Technology Corporation Chip packaging method and chip package unit
US11817366B2 (en) 2020-12-07 2023-11-14 Nxp Usa, Inc. Semiconductor device package having thermal dissipation feature and method therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204679A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体装置
JP2003163314A (ja) * 2001-11-27 2003-06-06 Kyocera Corp 半導体装置
JP2004200316A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265321A (en) * 1992-09-22 1993-11-30 Microelectronics And Computer Technology Corporation Integrated circuit structure with heat exchanger elements secured thereto and method of making
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
EP0786806A1 (en) * 1996-01-23 1997-07-30 Montpellier Technologies High I/O density package for high power wire-bonded IC chips and method for making the same
US6707140B1 (en) * 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
US6396699B1 (en) * 2001-01-19 2002-05-28 Lsi Logic Corporation Heat sink with chip die EMC ground interconnect
TW578282B (en) * 2002-12-30 2004-03-01 Advanced Semiconductor Eng Thermal- enhance MCM package
US20050010989A1 (en) * 2003-07-15 2005-01-20 Hankins Gerald Wayne Dress shirt without sleeve portions
TWI376756B (en) 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
US7088009B2 (en) * 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204679A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体装置
JP2003163314A (ja) * 2001-11-27 2003-06-06 Kyocera Corp 半導体装置
JP2004200316A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540587A (ja) * 2006-06-16 2009-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法
US8322029B2 (en) 2006-06-16 2012-12-04 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof

Also Published As

Publication number Publication date
EP1913633A4 (en) 2010-04-14
EP1913633B1 (en) 2018-11-14
US7355289B2 (en) 2008-04-08
TW200707682A (en) 2007-02-16
WO2007016088A2 (en) 2007-02-08
TWI441290B (zh) 2014-06-11
US20070023880A1 (en) 2007-02-01
WO2007016088A3 (en) 2009-04-30
CN101548377A (zh) 2009-09-30
JP5149178B2 (ja) 2013-02-20
KR20080044235A (ko) 2008-05-20
US20080136016A1 (en) 2008-06-12
CN101548377B (zh) 2011-03-09
EP1913633A2 (en) 2008-04-23
US7572680B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
JP5149178B2 (ja) 熱放散が高められたパッケージ化集積回路
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
US8564124B2 (en) Semiconductor package
US6566164B1 (en) Exposed copper strap in a semiconductor package
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US20210082872A1 (en) Semiconductor package
US8796837B2 (en) Lead and lead frame for power package
US9484320B2 (en) Vertically packaged integrated circuit
US8120169B2 (en) Thermally enhanced molded leadless package
JP2013239659A (ja) 半導体デバイス
JP2001135783A (ja) 半導体装置
US7951651B2 (en) Dual flat non-leaded semiconductor package
KR20220064662A (ko) 반도체 소자 패키지 및 그 제조방법
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
JP2003282820A (ja) 半導体装置
KR20000006787U (ko) 멀티 칩 패키지
JP2009224719A (ja) 半導体装置
KR20030086703A (ko) 반도체패키지
TWM348332U (en) Chip package structure
KR20000031457A (ko) 리드 온 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Ref document number: 5149178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250