JP2009502059A - インフィニバンド・ネットワークの物理的な到達距離を延長する方法 - Google Patents

Abstract

インフィニバンド・ネットワークの物理的な到達距離を延長する装置のためのシステム。方法および装置は、完全な１０ギガビット・インフィニバンド速度を維持し、インフィニバンド・アーキテクチャ（ＩＢＴＡ）によって指定されているセマンティクスを保持しながら、長距離接続（たとえばＷＡＮ）にインフィニバンド・ネットワークを接続することができる。システムは、インフィニバンド・インターフェースと、管理ブロックと、パケット経路指定と、カプセル化／カプセル化解除と、バルク・メモリ・バッファと、ＷＡＮインターフェース、論理、および回路とを含むことができる。本発明は、単一のトランスポート・ストリームを使用して、大きな距離にわたって大量のデータを効率的に移動することに適用可能である。

Description

本発明は、インフィニバンド・アーキテクチャ内で現在可能な到達距離を越えてインフィニバンド・ネットワークの物理的な到達距離を延長する方法に関し、詳細には、インフィニバンド・パケットを、それ自体インフィニバンド・アーキテクチャに適合しないネットワークを介して搬送することを可能にする。これにより、インフィニバンド・トラフィックが、インターネット・プロトコル・バージョン６（ＩＰｖ６）、または非同期転送モード（ＡＴＭ）セルなど他の標準的なプロトコルと物理ネットワークを共用することが可能になる。さらに、この装置内の非常に大きなフロー制御バッファが、バッファ・オーバーフローを防止するためのフロー制御クレジット・スキームの使用と結合されることにより、本発明は、大量のデータをワイド・エリア・ネットワーク（ＷＡＮ）内で移動中とすることを可能にし、一方、依然として確実に、受信器での不適切なバッファ用リソースによりパケットが失われないようにする。確実にＷＡＮ内でパケットがドロップしないようにするのを助けるために、この装置はまた、バック・プレッシャに応答してＷＡＮ内へのデータの注入量（ｉｎｊｅｃｔｉｏｎ ｒａｔｅ）を制限するように働く、いくつかのサービス品質（ＱＯＳ）機能を含むことができる。また、本発明は、複数の装置をＷＡＮに接続することを可能にするようにパケットを経路指定することを可能にし、したがって、最小限の数の装置を使用して、インフィニバンド・ネットワークを、２カ所を超える物理的位置に延長することを可能にする。この装置内に含まれるプロセッサは、インフィニバンド・サブネット管理エージェントおよびデバイス管理など、管理機能を処理することができる。

１０ギガビット・インフィニバンドは、仮想レーン（ＶＬ）当たり多くとも１２８ＫｉＢの、与えられているクレジットというインフィニバンド・アーキテクチャ内の制限により、約１０ｋｍに到達することが可能であるにすぎないことが知られている。この制約は、一度に移動中とすることができるデータの量に対して上限を設ける。というのは、標準的なインフィニバンド送信器は、使用可能なクレジットなしには送信しないからである。さらに、移動中とすることができるデータの量を、ネットワーク経路の帯域幅レイテンシ積（ｂａｎｄｗｉｄｔｈ ｌａｔｅｎｃｙ ｐｒｏｄｕｃｔ）未満に制限することにより、得られる最大データ転送速度が直接制限されることになることが知られている。

たとえば、１３０マイクロ秒の往復レイテンシを有する１０ギガビット・インフィニバンド・リンクは、１２８ＫｉＢの帯域幅レイテンシ積を有し、これがインフィニバンド・リンク内で、単一のＶＬについて与えることができるクレジットの最大量である。

一般に、インフィニバンド・リンクは、複数の入口および出口ＶＬ（最大１５）を有することになり、インフィニバンド・アーキテクチャは、これらのＶＬをそれぞれ個別にバッファおよびフロー制御し、ヘッド・オブ・ライン・ブロッキングおよびフロー制御デッド・ロックを防止しなければならないことを指定している。いくつかの実施形態では、インフィニバンド・インターフェースは、ＷＡＮクロック・ドメインからインフィニバンド・クロック・ドメインに移行するために、追加のフロー制御バッファ用ユニットを含む。

物理的な制限により、データは、光ファイバを介して光速より遅い速度で移動する。ファイバを、ビットを搬送する導管とみなすと、１本の長いファイバが、移動中である数メガビットのデータを含むことができることは、明らかである。たとえば、１０ギガビット・データ・ストリームを搬送する特定のファイバ内の光速が５ｎｓ／ｍであり、そのファイバが長さ１００ｋｍである場合には、そのファイバは、各方向で５メガビットのデータを含むことになる。多数のＷＡＮ経路は、再生機器、光マルチプレックス（ｏｐｔｉｃａｌ ｍｕｌｔｉｐｌｅｘｅｓ）、追加／ドロップ・マルチプレクサ、ルータ、スイッチなど、帯域内機器からの追加のレイテンシをも含む。この余分な機器は、追加のレイテンシを追加し、その経路の帯域幅レイテンシ積をさらに延長する。

インフィニバンド・アーキテクチャによって規定されているように、インフィニバンドの電気および光シグナリング・プロトコルは、従来のＷＡＮ環境に適合せず、またその中で使用するのに適さない。典型的なＷＡＮ環境は、長距離光ファイバにわたって同期光ネットワーク（ＳＯＮＥＴ）を使用する。

また、インフィニバンド・ネットワークの管理を容易にするために、インフィニバンド・アーキテクチャに述べられているように、インフィニバンド・パケットに対して経路指定を実行することが望ましい。経路指定は、各遠隔サイトが、他の参加者すべてに対して実質的なポリシーを課すことなしに、より大きなインフィニバンド・ネットワークのうち、これらのサイトの部分に対して局所制御を維持することを可能にする。
ＩｎｆｉｎｉＢａｎｄ Ｔｒａｄｅ Ａｓｓｏｃｉａｔｉｏｎ（２００５）、Ｔｈｅ ＩｎｆｉｎｉＢａｎｄ Ａｒｃｈｉｔｅｃｔｕｒｅ ｒｅｌｅａｓｅ１．２ Ｉｎｔｅｒｎｅｔ Ｅｎｇｉｎｅｅｒｉｎｇ Ｔａｓｋ Ｆｏｒｃｅ（１９９８） ＲＦＣ２４６０−Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ、Ｖｅｒｓｉｏｎ６（ＩＰｖ６） Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｉｎｔｅｒｎｅｔ Ｅｎｇｉｎｅｅｒｉｎｇ Ｔａｓｋ Ｆｏｒｃｅ（１９９８９、ＲＦＣ２６１５−ＰＰＰ ｏｖｅｒ ＳＯＮＥＴ／ＳＤＨ Ｔｈｅ ＡＴＭ Ｆｏｒｕｍ（１９９４）、ＡＴＭ Ｕｓｅｒ−Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ３．１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ、ＩＴＵ−Ｔ Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｉ．４３２．１ Ｇｅｎｅｒａｌ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ（ＯＳＩ） − Ｂａｓｉｃ Ｒｅｆｅｒｅｎｃｅ Ｍｏｄｅｌ：Ｔｈｅ ｂａｓｉｃ Ｍｏｄｅｌ（１９９４）、ＩＳＯ７４９８−１：１９９４ ＩＥＥＥ８０２．３ａｅ ｃｌａｕｓｅ４９； ６６／６４ｂ ｃｏｄｉｎｇ ｓｃｈｅｍｅ

ファイバの物理的な制限、経路の帯域幅レイテンシ積の容量を越えるバッファ容量を有する必要、およびインフィニバンド・アーキテクチャ内の複数のＶＬの機能を共に考えたとき、十分に管理された非常に大きなバッファ・メモリが必要とされる装置により、インフィニバンド・ネットワークを大陸横断距離に延長すべきであることが明らかになる。

この装置の機能の一部は、一般に８ＫｉＢである、ローカルの短いインフィニバンド・リンク上で告知（ａｄｖｅｒｔｉｓｅ）されるクレジットを、ＷＡＮにより適した数、典型的にはＶＬ当たり５１２ＭｉＢに延長することである。これは、ローカルのインフィニバンド・クレジットが使用可能であるとき空になり、入来データが到着するにつれて満たされる先入れ先出しバッファ（ＦＩＦＯ）を使用して行われる。この装置は、定期的に、ＦＩＦＯ内でどれだけ空間が使用可能であるか、各アクティブＶＬについてクレジット告知パケットを介して他の遠隔装置に通知し、遠隔装置は、この情報を使用し、ＦＩＦＯが受け入れることができるものより多くのデータを決して送信しないようにする。これは、インフィニバンド・アーキテクチャと共に使用される同じ基本フロー制御機構（エンド・トゥ・エンドのクレジット情報交換）であるが、ギガバイトのバッファを処理するように、またＷＡＮ環境により適したものとなるようにスケールアップされる。このようにして、インフィニバンド型のフロー制御セマンティクスが長距離にわたって維持され、確実に、輻輳によりパケットが廃棄されないようにする。

他の実施形態では、バルク・バッファ・メモリが、パケットが受信された順序と異なる順序で、複数のＦＩＦＯ構造からパケットを取り出すことができる。

ローカルのインフィニバンド・ポート上でクレジットが渇望される場合には、ＦＩＦＯが満たされるが、ＷＡＮを介して送られるクレジット・パケットにより、送信器は、ＦＩＦＯがオーバーフローする可能性がある前に、送るのを停止することになる。クレジット・パケットは、ＩＰｖ６ペイロード構造に挿入されても、あるいは効率の改善のために、ＩＰｖ６拡張ヘッダに埋め込まれてもよい。

クレジット情報またはデータは、６６／６４ｂコードにおいて、順序付けられたセットで符号化される。インフィニバンド・パケットは、ＩＰｖ６パケットまたはＩＰｖ４パケット内で担持されるＵＤＰまたはＤＣＣＰデータグラムのペイロード構造内に配置することができる。

ＷＡＮ標準との互換性を達成するために、インフィニバンド・パケットは、この装置によって、ＷＡＮを介した送信のために、ｐａｃｋｅｔ ｏｖｅｒ ＳＯＮＥＴ（ＰＯＳ）内のＩＰｖ６など、他のプロトコル内でカプセル化される。ＩＢＴＡに述べられているように、全二重独立送受信データ経路が、リンク状態機械によって制御される。インフィニバンド物理リンク状態機械は、非インフィニバンド・パケットをＷＡＮ全体にわたって交換することによって維持することができ、そうすることにより、エンド・トゥ・エンドの経路がＷＡＮ内に存在することが立証され、このパケット交換は、（ＲＦＣ１６６１による）ＰＰＰ ＬＣＰパケット、（ＲＦＣ８２６およびＲＦＣ２４６１（ＩＰｖ６ Ｎｅｉｇｈｂｏｒ Ｄｉｓｃｏｖｅｒｙ）による）イーサネット（登録商標）ＡＲＰ交換、（ＲＦＣ７９３による）ＴＣＰセッション初期化、（ＡＴＭ Ｆｏｒｕｍ Ｐｒｉｖａｔｅ Ｎｅｔｗｏｒｋ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ仕様による）ＡＴＭ ＳＶＣの確立、または任意の他の形態のセッション開始を含む。

パケットは、カプセル化された後で、ＷＡＮを介して送信され、受信装置は、カプセル化解除ステップを実行し、カプセル化中に追加されたデータを除去し、それによって元のインフィニバンド・パケットを回復する。

このカプセル化は、２つの目的を果たす。第１の目的は、光シグナリング・フォーマットを、ＳＯＮＥＴなど、ＷＡＮ接続を介して本来搬送することができるものに変更することである。これは、この装置を、より大きなＳＯＮＥＴトポロジの一部であるＳＯＮＥＴ光機器に直接接続することを、また、単一の遠隔の宛先まで持続させることを可能にする。ジェネリック・フレーミング・プロトコル（ＧＦＰ）などＳＯＮＥＴプロトコルは、この種のカプセル化タスクのために設計される。カプセル化コンポーネントは、ＩＰｖ６、ＩＰｖ６内のＵＤＰ、ＩＰｖ６内のＤＣＣＰ、ＡＴＭ ＡＡＬ５、またはＧＦＰのいずれかを含む複数のネットワークをサポートすることができる。

これはまた、この装置が、個々のパケットまたはセルを経路指定することができる、ＷＡＮ内のインテリジェント機器とインターフェースすることを可能にする。これはまた、インフィニバンド・トラフィックが、ＷＡＮに依拠して多数の接続の集約、経路指定、および／またはスイッチングを実行することによって、他のソースからのトラフィックとＷＡＮインフラストラクチャを共用することを可能にする。

ＡＴＭアダプテーション・レイヤ５（ＡＡＬ５）、ＩＰｖ６ ｏｖｅｒ ＰＯＳ、ＩＰｖ６ ｏｖｅｒ Ｅｔｈｅｒｎｅｔ（登録商標）など、諸プロトコルは、これを可能にするように設計される。

ＷＡＮ全体にわたってエンド・トゥ・エンドの経路を確立し維持するために、通信装置は、カプセル化されたインフィニバンド・パケットに加えて、非インフィニバンド・パケットを交換することが必要である。

ＡＴＭ ＡＡＬ５、ＩＰｖ６ ｏｖｅｒ ＰＯＳ、ＩＰｖ６ ｏｖｅｒ Ｅｔｈｅｒｎｅｔ（登録商標）、ＩＰｖ６内のＤＣＣＰ、ＩＰｖ６内のＵＤＰ、ＩＰｖ６ ｏｖｅｒ ＧＭＰＬＳ（ｇｅｎｅｒｉｃ ｍｕｌｔｉ−ｐｒｏｔｏｃｏｌ ｌａｂｅｌ ｓｗｉｔｃｈｉｎｇ）、ＧＦＰなどを含めて、多数のカプセル化がこの装置によって可能である。同様に、ＳＯＮＥＴ、イーサネット（登録商標）ＬＡＮ−ＰＨＹ、イーサネット（登録商標）ＷＡＮ−ＰＨＹを含めて、多数のＷＡＮシグナリング標準および速度をサポートすることができる。単一の装置が多数のカプセル化およびシグナリング標準をサポートすることができ、ユーザは、設置中にどれを使用するか選択することができる。

１０ｋｍ未満のより短い距離については、カプセル化は、なしで済まされ、単に、インフィニバンド・アーキテクチャによって規定されている光シグナリングを、非常に大きなフロー制御バッファと組み合わせて使用し、インフィニバンド・アーキテクチャに完全に準拠しながら、通常のインフィニバンド機器の到達距離を延長する。この場合には、カプセル化工程は、ヌル・カプセル化に縮小され、インフィニバンド・パケットを無変更で放出する。クレジット・ブロックの数および／またはクレジット・ブロック・サイズは、１０ｋｍを越えて範囲を延長するように増大することができ、一方、依然として、他の点では無変更のインフィニバンド通信プロトコルを遵守する。

多装置（Ｍｕｌｔｉｐｌｅ Ａｐｐａｒａｔｕｓ）：この装置が、カプセル化プロトコルを使用して、アドレッシングが可能であるインテリジェントＷＡＮに接続されるとき、２つより多い装置を通信させることが可能である。これは、多数の物理的なサイトに位置する装置が、それらのインフィニバンド・ネットワークを大きなメッシュに延長しリンクしながら、同じＷＡＮ接続および同じ装置を共用することを可能にする。

この動作モードでは、この装置は、各入来するローカルのインフィニバンド・パケットを調べ、どの遠隔装置に送るべきか判定し、次いで送達するために適正なカプセル化を形成することが必要とされる。これは、インフィニバンド・パケット内のローカル識別子（ＬＩＤ）を調べ、インフィニバンド仕様によって規定されているスイッチング・インフラストラクチャを使用することによって、または、インフィニバンド・パケット内のグローバル識別子（ＧＩＤ）を調べ、サブネット・プリフィックスの最も長いプリフィックス合致に基づいて経路指定することによって行うことができる。

各装置はまた、各可能な遠隔装置について、そのフロー制御バッファの別々の部分を予約しなければならない。これは、バッファ・メモリに対する需要をＮ−１倍だけ、さらに増大し、ただしＮは、メッシュ内の装置の数である。

マルチキャスト・インフィニバンド・パケットが受信されたとき、この装置は、それらを適切なＷＡＮマルチキャスト・アドレスにマップするか、パケット複製を実行し、パケットの複数のコピーを、マルチキャスト・グループに加入している各遠隔装置に送ることになる。

インフィニバンド・アーキテクチャのリリース１．２によって指定されているように、インフィニバンド経路指定動作は、グローバル・ルート・ヘッダ（ＧＲＨ）を使用してローカルのインフィニバンド・ネットワーク上で送信するために、この装置が、１２８ビットＩＰｖ６ ＧＩＤを、ローカルのインフィニバンド経路説明、１６ビットのローカル識別子（ＬＩＤ）、２４ビットのパーティション・キー、４ビットのサービス・レベルに変換することを必要とする。

この装置が、ポイント・トゥ・ポイント構成ではなくインテリジェント・ネットワーク上で使用されるとき、インテリジェント・ネットワーク内でのサービス品質の問題が重要になる。この装置は、インフィニバンド・パケットが不十分なバッファリングにより決してドロップされないようにするだけであり、インテリジェント・ネットワークが内部輻輳その他によりパケットをドロップしないどのような保証も提供しない。

ネットワーク内でパケット損失を最小限に抑える主な手段は、この装置が、この装置によってネットワーク内へのパケットの注入量を制御することによる。この装置は、パケットが受信ユニットに向かってＷＡＮ内に送られるとき、パケット間に遅延を挿入することによってこれを行う。

注入量は、ユーザによって設定されても、この装置とインテリジェント・ネットワークの間で、対話およびプロトコルによって動的に制御されてもよい。この種の動的制御のために、多数のプロトコルおよび方法がある。

第２の手法は、インテリジェント・ネットワークが損失を最小限に抑えることができるように、この装置がパケットに、特別にタグ付けすることである。この手法は、注入量制御と共に使用することができる。

この装置の管理ブロック内の管理ソフトウェアは、ＷＡＮネットワーク全体にわたって、汎用プロセッサを使用してサービス品質保証を確立するために必要となる可能性がある任意のプロトコルおよび方法を実行する責任がある。

図１から図３は、パケットがシステム内でとることができる経路を示すデータ・フロー図である。直角の隅を有する各ボックスは、バッファ、変換工程、または判断ポイントを表す。より大きい、隅の丸いボックスは、関連する機能グループを表す。矢印は、パケット・フローの方向を示す。

当業者は、様々な標準およびリソースが、従来のデジタル・データを公式化したものに内在することを理解している。当技術分野で知られているものとして本明細書で参照される標準および動作の原理のいくつかは、下記を参照して見出すことができる。
・ＩｎｆｉｎｉＢａｎｄ Ｔｒａｄｅ Ａｓｓｏｃｉａｔｉｏｎ（２００５）、Ｔｈｅ ＩｎｆｉｎｉＢａｎｄ Ａｒｃｈｉｔｅｃｔｕｒｅ ｒｅｌｅａｓｅ１．２（ＩＢＴＡとしても知られる）
・Ｉｎｔｅｒｎｅｔ Ｅｎｇｉｎｅｅｒｉｎｇ Ｔａｓｋ Ｆｏｒｃｅ（１９９８） ＲＦＣ２４６０−Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ、Ｖｅｒｓｉｏｎ６（ＩＰｖ６） Ｓｐｅｃｉｆｉｃａｔｉｏｎ
・Ｉｎｔｅｒｎｅｔ Ｅｎｇｉｎｅｅｒｉｎｇ Ｔａｓｋ Ｆｏｒｃｅ（１９９８９、ＲＦＣ２６１５−ＰＰＰ ｏｖｅｒ ＳＯＮＥＴ／ＳＤＨ
・Ｔｈｅ ＡＴＭ Ｆｏｒｕｍ（１９９４）、ＡＴＭ Ｕｓｅｒ−Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ３．１
・Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ、ＩＴＵ−Ｔ Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｉ．４３２．１ Ｇｅｎｅｒａｌ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ
・Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ（ＯＳＩ） − Ｂａｓｉｃ Ｒｅｆｅｒｅｎｃｅ Ｍｏｄｅｌ：Ｔｈｅ ｂａｓｉｃ Ｍｏｄｅｌ（１９９４）、ＩＳＯ７４９８−１：１９９４
・ＩＥＥＥ８０２．３ａｅ ｃｌａｕｓｅ４９； ６６／６４ｂ ｃｏｄｉｎｇ ｓｃｈｅｍｅ

図１を参照して、原型装置内のデータ・フローについて説明する。この装置は、６つの主なブロック、すなわちインフィニバンド・インターフェース、管理ブロック、パケット経路指定、カプセル化／カプセル化解除コンポーネント（ＥＮＣＡＰ）、ＷＡＮインターフェース、バルク・バッファ・メモリを含む。これらのブロックのそれぞれを実装するために使用することができる様々な技法および技術がある。これらのブロックは、データ・フロー図内で論理機能として識別され、特定の実装では、より最適な実装を達成するために、これらの機能を様々な物理的なブロックの間で広げることを選択することができる。この装置は、各方向で同時に、インフィニバンド・パケットの毎秒約１ギガバイトの転送速度を維持することができる。

インフィニバンド・インターフェースは、ローカルのＩＢファブリックに対してＬＡＮ接続を実現する。見やすくするために、インフィニバンド・インターフェースは、他の接続されたブロックからのデータ転送速度をとりなす２つの小さなフロー制御用バッファを含む。

管理ブロックは、この装置が従うことができる様々な標準によって必要とされる様々な高レベルの管理および制御プロトコル、たとえばＩＢサブネット管理エージェント、ｐａｃｋｅｔ ｏｖｅｒ ＳＯＮＥＴのためのポイント・トゥ・ポイント（ＰＰＰ）プロトコルの実装、ＡＴＭ運用および維持セル（ＯＡＭ）、イーサネット（登録商標）のための隣接者発見（ｎｅｉｇｈｂｏｒ ｄｉｓｃｏｖｅｒｙ）キャッシング／クエリを実装する。典型的には、このブロックは、何らかの形態の汎用マイクロプロセッサを、いくつかの種類のＯＡＭセルなど、任意の低レイテンシまたは高頻度管理パケット用の専門論理と組み合わせて使用して、実装されることになる。

パケット経路指定ブロックは、上述の多装置インフィニバンド経路指定およびサービス品質（ＱＯＳ）機能によって必要とされる機能を実装する。これはまた、距離延長の文脈で論じられているように、ＷＡＮクレジット・パケットを送る。また、パケット経路指定ブロックは、特別な処理のために管理ブロックに送達すべきパケットを識別することができる。

カプセル化／カプセル化解除ブロックは、上記のプロトコル・カプセル化の文脈で論じられているカプセル化工程を実装する。一実施形態では、プロトコルは、（ＩＳＯ７４９８−１：１９９４に規定されている）ＯＳＩ７レイヤ参照モデルであり、レイヤ１（物理）、レイヤ２（データ・リンク）、レイヤ３（ネットワーク）、レイヤ４（トランスポート）からなるグループから選択される。

この原型図は、いくつかの可能な異なるスキームを示す。カプセル化ブロックは、経路指定ブロックからの追加のデータに依拠し、カプセル化の厳密な形態を決定する。カプセル化解除は、カプセル化されたデータから元のＩＢパケットを復元する。いくつかのパケットは、管理パケットとして識別された場合、管理ブロックに経路指定され、カプセル化解除ブロックを介して送られない可能性がある。

ＷＡＮインターフェースは、ＷＡＮポートに対するジェネリック・インターフェースである。ここで示されているように、光サブシステムを含むが、電気シグナリングを使用するＷＡＮインターフェースが可能である。フレーマ（ｆｒａｍｅｒ）ユニットまたは機能が、パケット・データをカプセル化ブロックから取り、選択されたＷＡＮプロトコルに従うようにフォーマットする。たとえば、イーサネット（登録商標）仕様では、フレーマを、メディア・アクセス・コントローラ（ＭＡＣ）、物理コーディング・サブレイヤ（ＰＣＳ）、物理メディア・アタッチメント（ＰＭＡ）の組合せとして参照することになる。また、フレーマは、逆を実行し、カプセル化解除ブロックに渡されるパケットを、ＷＡＮインターフェースから抽出する。

サポートされるフレーミング・フォーマットには、ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、インフィニバンド、１０ＧＢＡＳＥ−Ｗ、およびＩＥＥＥ８０２．３ａｅ ｃｌａｕｓｅ４９−１０ＧＢＡＳＥ−Ｒによって規定されている６６／６４ｂコーディング・スキームが含まれる。

バルク・バッファ・メモリは、距離延長の説明によるクレジット管理を実装する。基礎となるメモリの厳密な性質は、実装に応じて変わる可能性がある。
図２は、本発明の長距離構成に関する好ましい実施形態内のデータ・フローについて述べる。本発明のこの実施形態は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）内で実装されたシステム・オン・チップ、ＣＸ４銅線４×インフィニバンド・コネクタ、ＳＯＮＥＴ／イーサネット（登録商標）・フレーマ／マッパ、２スロットのレジスタード・ダブル・データ・レート２（ＤＤＲ２）同期ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）、ネットワーク・サーチ・エンジン、管理プロセッサ・サポート・エレメント、およびＭＳＡ−３００仕様に準拠する相互交換可能なＷＡＮ光モジュールを含むプリント回路板（ＰＣＢ）アセンブリからなる。

このＦＰＧＡは、この装置にとって独特の機能を提供し、一方、残りのコンポーネントは、業界標準部品である。このＦＰＧＡは、ＣＸ４コネクタに接続された主データ経路である２．５ギガビット４×インフィニバンド、ＦＩＦＯ用に使用される２６６ＭＨｚのＤＤＲ２ ＳＤＲＡＭ、フレーマ／マッパに接続するためのＳＰＩ−４．２、およびネットワーク・サーチ・エンジンに接続されるＬＡ−１に対する４つの電気インターフェースを実装する。

ＦＩＦＯバッファは、標準的なＤＤＲ２ ＳＤＲＡＭを使用して実装される。メモリに対する時分割多重アクセスにより、１０ギガビット／秒を超える最大入口帯域幅を有し、一方、同時に１０ギガビット／秒を超える出口帯域幅を維持する、効果的なデュアル・ポートＲＡＭがもたらされる。これにより、ＦＩＦＯバッファ用に安価な汎用メモリを使用することが可能になる。ＦＰＧＡ内の制御論理は、ＳＤＲＡＭを複数のＶＬに区分し、ＦＩＦＯ機能を提供するようにＳＤＲＡＭメモリ・バスを動作させる。

ＷＡＮに対するアクセスは、ＯＩＦ（Ｏｐｔｉｃａｌ Ｉｎｔｅｒｎｅｔｗｏｒｋｉｎｇ Ｆｏｒｕｍ）によって規定されている仕様に従うコンポーネントを使用して提供される。具体的には、ＳＦＩ−４．１インターフェースを使用し、ＭＳＡ−３００仕様によって規定されているコネクタを介して光モジュールに接続する。この同じインターフェースを、１０Ｇイーサネット（登録商標）ＬＡＮ ＰＨＹと共に使用するために、稼働中に（ｏｎ ｔｈｅ ｆｌｙ）ＩＥＥＥ８０２．３ａｅ ＸＳＢＩインターフェースに変換することもできる。相互交換可能なモジュールにより、この装置は、ユーザ要件、および設置された光モジュールに応じて、様々な出射パワーおよび受信器感度を有するいくつかの種類のファイバ上で、ＯＣ−１９２ ＳＯＮＥＴ、１０Ｇイーサネット（登録商標）ＬＡＮ ＰＨＹ、１０Ｇイーサネット（登録商標）ＬＡＮ ＰＨＹをサポートすることができる。

この装置は、光ＷＡＮ全体にわたって直接的に、またはＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチなど、追加の標準的なネットワーキング機器を介して間接的に通信することができる。

ＳＦＩ−４．１／ＸＳＢＩインターフェースは、低レベルのシグナリング・プロトコル（イーサネット（登録商標）用語におけるＭＡＣ／ＰＣＳ／ＰＭＡ機能）の諸側面を内部で処理するフレーマ／マッパに接続される。このＦＰＧＡは、フレーマ／マッパとＳＰＩ−４．２インターフェースを介してパケット（または、ＡＴＭの場合にはセル）全体を通信し、次いでそれをフレーマ／マッパが所望のＷＡＮシグナリング・プロトコルに変換する。この変換は、ＩＴＵ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ）、ＩＥＴＦ（Ｉｎｔｅｒｎｅｔ Ｅｎｇｉｎｅｅｒｉｎｇ Ｔａｓｋ Ｆｏｒｃｅ）、ＡＴＭフォーラム、ＩＥＥＥ（ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｓ）、ＯＩＦ（Ｏｐｔｉｃａｌ Ｉｎｔｅｒｎｅｔｗｏｒｋｉｎｇ Ｆｏｒｕｍ）によって発行されている標準によって律せられる。

最後のコンポーネントは、ＬＡ−１によって接続されたネットワーク・サーチ・エンジン（ＮＳＥ）である。ＮＳＥは、入来ＩＰｖ６アドレスをローカルのインフィニバンド経路説明に変換するために、インフィニバンド経路指定機能の一部として使用される。ＦＰＧＡは、ＷＡＮから到着するパケットからＩＰｖ６パケットを抽出し、ＮＳＥに渡すことになり、次いでＮＳＥは、内部テーブルを迅速に探索して合致を見出し、次いで関連するデータ（合致するＩＢ経路）をＦＰＧＡに返すことになる。必要に応じて、ＦＰＧＡ内の管理プロセッサは、新しいデータが使用可能になったとき、ＮＳＥテーブルを新しいデータで更新することになる。

本発明の第２の実施形態が図３に示されている。この実施形態は、図２に示されている同じ原型装置のコストが低減されたバージョンである。この実施形態の主な目標は、インフィニバンド・アーキテクチャによって規定されている、４倍データ転送速度（ＱＤＲ）１×インフィニバンドだけを使用して、１０ｋｍまでの距離延長を可能にすることである。

この実装は、ＦＰＧＡ、ＣＸ４コネクタ、単一チップのＱＤＲ ＳＲＡＭ、ＸＦＰ光モジュールからなる。このＦＰＧＡは、１０ギガビット４×インフィニバンド（ローカル）および１０ギガビット１×インフィニバンド（ＷＡＮ）の双方と直接インターフェースする。

長距離実施形態の場合と同様に、相互交換可能なモジュールにより、光ＷＡＮインターフェースが提供される。しかし、このモジュールは、ＭＳＡ−３００インターフェースではなく、（ＸＦＰ ＭＳＡグループによって規定されている）ＸＦＰ仕様に準拠し、１０ギガビットＸＦＩバスを介して、ＦＰＧＡと直接通信する。これにより、ユーザは、ローカル環境に最もよく適したＸＦＰモジュールを選択することができる。

ＦＩＦＯバッファは、小型デュアル・ポート・メモリ用に最適に設計されるメモリの形態であるＱＤＲ（またはＱＤＲ２）ＳＲＡＭを使用して実装される。ＦＰＧＡ内のコントローラは、メモリを複数のＶＬに区分し、ＦＩＦＯの動作を管理した。

原型装置に関するデータ・フロー図である。本発明の一実施形態に関する主なブロックを示す。 多数のＷＡＮシグナリング標準およびプロトコルと同時に使用するように設計された、特定の長距離実装に関するデータ・フロー図である。図１で概説されている機能ブロックの多数を共用する。 インフィニバンド・アーキテクチャをＷＡＮプロトコルとしてどのように使用することができるかを示す、特定の、機能が削減された短距離実装に関するデータ・フロー図である。

Claims (41)

1. インフィニバンド・パケットを、長距離接続を介して搬送する方法であって、
   インフィニバンド・パケットを別のプロトコル内でカプセル化すること、
   前記カプセル化されたパケットを、前記長距離接続（ＷＡＮ）を介して送信すること、
   前記カプセル化を除去することによって前記インフィニバンド・パケットをカプセル化解除し、前記インフィニバンド・パケットを回復すること、
   前記ＷＡＮを介してインフィニバンド物理リンク状態機械を維持すること、および
   前記ＷＡＮを介してインフィニバンド型のフロー制御を維持することを含む方法。
2. 前記プロトコルが、ＯＳＩ７レイヤ参照モデルであり、レイヤ１、レイヤ２、レイヤ３、レイヤ４からなるグループから選択される、請求項１に記載の方法。
3. カプセル化されたインフィニバンドを送信することが、インフィニバンド・リンク距離を、前記ＷＡＮを介して、約１００ｋｍより大きい距離に延長することをさらに含む、請求項１または２に記載の方法。
4. リンク距離を増大することが、前記リンク上で告知される前記インフィニバンド・クレジットを、ＶＬ当たり約１２ＫｉＢを越えて増大することをさらに含む、請求項３に記載の方法。
5. 前記使用可能なクレジットを増大することが、告知されるクレジット・ブロック当たりのバイト数を増大することを含む、請求項４に記載の方法。
6. 前記使用可能なクレジットを増大することが、告知当たりのクレジット・ブロックの数を増大することを含む、請求項４に記載の方法。
7. 前記使用可能なクレジットを増大することが、クレジット・ブロックの数および各告知内のブロック当たりのバイト数を共に増大することを含む、請求項４に記載の方法。
8. 前記フロー制御セマンティクスを維持することが、前記カプセル化解除されたインフィニバンド・パケットに関して、前記送信ユニットが前記受信ユニット部で前記出口ＶＬを選択することを含む、請求項１から７のいずれか一項に記載の方法。
9. 前記インフィニバンド物理リンク状態機械を維持することが、非インフィニバンド・パケットを前記ＷＡＮ全体にわたって交換することをさらに含み、非インフィニバンド・パケットを交換することにより、エンド・トゥ・エンドの経路が前記ＷＡＮ内に存在することが立証され、パケットの前記交換が、ＰＰＰ ＬＣＰパケット、イーサネット（登録商標）ＡＲＰ交換、ＴＣＰセッション初期化、ＡＴＭ ＳＶＣの確立からなるグループから選択される、請求項１から８のいずれか一項に記載の方法。
10. インフィニバンド型のフロー制御を維持することが、前記ＷＡＮポート上で受信されたパケットを、１２８ＫｉＢを越えるバッファ・メモリ内でバッファすることをさらに含む、請求項１から９のいずれか一項に記載の方法。
11. 論理回路からなる、インフィニバンド・パケットを搬送する装置であって、
    インフィニバンド経路指定およびＱＯＳコンポーネントに結合されたインフィニバンド・インターフェースを備え、
    前記インフィニバンド経路指定およびＱＯＳブロックのインフィニバンドからＷＡＮへの経路が、カプセル化／カプセル化解除コンポーネント（ＥＮＣＡＰ）に結合され、
    前記ＥＮＣＡＰコンポーネントのＩＢからＷＡＮへの経路が、ＷＡＮインターフェースに結合され、
    前記ＷＡＮインターフェースのＷＡＮからＩＢへの経路が、ＥＮＣＡＰコンポーネントに結合され、
    前記ＥＮＣＡＰコンポーネントのＷＡＮからＩＢへの経路が、バルク・バッファ・メモリに結合され、
    前記バルク・バッファ・メモリが、インフィニバンド・インターフェースの前記ＷＡＮからＩＢへの経路に結合され、
    クレジット管理ユニットが、前記ＷＡＮのためにクレジットを生成し、前記インフィニバンド・インターフェース上にバック・プレッシャを生成し、
    前記ＥＮＣＡＰコンポーネントが、クレジット・データをカプセル化およびカプセル化解除するために、前記クレジット管理ユニットに結合され、
    管理ブロックが、インフィニバンド・サブネット管理エージェント、ＷＡＮエンド・トゥ・エンド・ネゴシエーション、および管理サービスを提供する装置。
12. 各方向で同時に、インフィニバンド・パケットの毎秒約１ギガバイトの転送速度を維持することができる、請求項１１に記載の装置。
13. 前記インフィニバンド・インターフェースが、ＷＡＮクロック・ドメインからインフィニバンド・クロック・ドメインに移行するために、追加のフロー制御バッファ用ユニットを含む、請求項１１または１２に記載の装置。
14. 前記ＥＮＣＡＰコンポーネントが、ＩＰｖ６、ＩＰｖ６内のＵＤＰ、ＩＰｖ６内のＤＣＣＰ、ＡＴＭ ＡＡＬ５、またはＧＦＰのいずれかを含む複数のネットワークをサポートすることができる、請求項１１、１２、または１３に記載の装置。
15. 前記ＷＡＮインターフェースが、
    ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、インフィニバンド、１０ＧＢＡＳＥ−Ｗのいずれかを含めて、複数のネットワーク・フォーマットをサポートすることができるフレーマ・ユニットと、
    ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、またはインフィニバンドのいずれかをサポートすることができる光サブシステムと
    をさらに備える、請求項１１から１４のいずれか一項に記載の装置。
16. 前記光サブシステムがさらに、単独で、またはＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチなど他の機器と結合されたとき、ＩＢＴＡインフィニバンド・アーキテクチャのリリース１．２によって指定されている距離より大きい距離に到達することができる、請求項１５に記載の装置。
17. 前記バルク・バッファ・メモリが、前記パケットが受信された順序と異なる順序で、前記複数のＦＩＦＯ構造からパケットを取り出すことができる、請求項１１から１６のいずれか一項に記載の装置。
18. 前記クレジット管理ユニットが、前記クレジット・ブロック・サイズを増大すること、および／または告知当たりのブロックの数を増大することにより、前記インフィニバンド仕様によって規定されているものより多くのクレジットを告知する、請求項１１から１７のいずれか一項に記載の装置。
19. 請求項１０に記載の前記管理ブロックが、
    汎用プロセッサと、
    前記ＷＡＮインターフェースおよびＩＢインターフェースの双方でパケットを送信および受信するための機構と
    をさらに備える、請求項１１から１８のいずれか一項に記載の装置。
20. 前記バルク・バッファ・メモリが、
    複数のＤＤＲ２メモリ・モジュール（ＤＩＭＭＳ）をさらに備え、
    制御論理が、前記ＤＤＲ２メモリ内で複数のＦＩＦＯ構造を維持し、
    各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
    確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節される、請求項１１から１９のいずれか一項に記載の装置。
21. 各方向で同時に、インフィニバンド・パケットの毎秒１ギガバイトの最大転送速度を維持するための、請求項１１に記載の装置であって、
    ＷＡＮクロック・ドメインからＩＢクロック・ドメインに移行するための、追加のフロー制御バッファ用ユニットをさらに備え、
    前記ＥＮＣＡＰコンポーネントが、ＩＰｖ６、ＩＰｖ６内のＵＤＰ、ＩＰｖ６内のＤＣＣＰ、ＡＴＭ ＡＡＬ５、またはＧＦＰのいずれかを含む複数のネットワークをサポートすることができ、
    ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、インフィニバンド、１０ＧＢＡＳＥ−Ｗのいずれかを含めて、複数のネットワーク・フォーマットをサポートすることができるフレーマ・ユニットと、
    ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、またはインフィニバンドのいずれかをサポートすることができる、結合された光サブシステムとをさらに備え、
    前記光サブシステムがさらに、単独で、またはＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチなど他の機器と結合されたとき、ＩＢＴＡインフィニバンド・アーキテクチャのリリース１．２によって指定されている距離より大きい距離に到達することができ、
    前記バルク・バッファ・メモリが、前記パケットが受信された順序と異なる順序で、前記複数のＦＩＦＯ構造からパケットを取り出すことができ、前記バルク・バッファ・メモリが、
    複数のＤＤＲ２メモリ・モジュール（ＤＩＭＭＳ）をさらに備え、
    制御論理が、前記ＤＤＲ２メモリ内で複数のＦＩＦＯ構造を維持し、
    各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
    確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節され、
    前記クレジット管理が、前記クレジット・ブロック・サイズを増大すること、および／または告知当たりのブロックの数を増大することにより、前記インフィニバンド仕様によって規定されているものより多くのクレジットを告知し、
    前記管理ブロックが、
    汎用プロセッサと、
    前記ＷＡＮインターフェースおよびＩＢインターフェースの双方でパケットを送信および受信するための機構と
    をさらに備える装置。
22. 前記ＥＮＣＡＰコンポーネントが、ヌル・カプセル化を実行し、インフィニバンド・パケットを無変更で放出する、請求項１１から２１のいずれか一項に記載の装置。
23. 前記バルク・バッファ・メモリが、
    複数のＳＲＡＭメモリ・チップをさらに備え、
    制御論理が、前記ＱＤＲメモリ内で複数のＦＩＦＯ構造を維持し、
    各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
    確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節される、請求項１１から２２のいずれか一項に記載の装置。
24. 前記ＳＲＡＭメモリ・チップがＱＤＲ２ ＳＲＡＭである、請求項２３に記載の装置。
25. 前記バルク・バッファ・メモリが、複数のＳＲＡＭメモリ・チップを備え、
    制御論理が、前記ＱＤＲメモリ内で複数のＦＩＦＯ構造を維持し、
    各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
    確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節される、請求項２１に記載の装置。
26. 前記インフィニバンド・パケットが、ＩＰｖ６パケットの前記ペイロード構造内に配置される、請求項１１から２５のいずれか一項に記載の装置。
27. 前記クレジット・データが、ＩＰｖ６ヘッダ内の拡張ヘッダ内で符号化される、請求項１１から２６のいずれか一項に記載の装置。
28. 前記クレジット・データが、ＩＰｖ６ヘッダ内の拡張ヘッダ内で符号化される、請求項２７に記載の装置。
29. 前記ＥＮＣＡＰコンポーネントが、ＩＥＥＥ８０２．３ａｅ ｃｌａｕｓｅ４９によって規定されている６６／６４ｂコーディング・スキームに適合する形で、インフィニバンド・パケットをフレーム化し、
    前記ＥＮＣＡＰコンポーネントが、前記ｃｌａｕｓｅ４９に適合するフレーミングを除去し、前記元のインフィニバンド・パケットを回復することができる、請求項１１から２８のいずれか一項に記載の装置。
30. 前記クレジット・データが、６６／６４ｂコードにおいて、順序付けられたセットで符号化される、請求項２９に記載の装置。
31. 前記インフィニバンド・パケットが、ＩＰｖ６パケットまたはＩＰｖ４パケット内で担持されるＵＤＰまたはＤＣＣＰデータグラムの前記ペイロード構造内に配置される、請求項１１から３０のいずれか一項に記載の装置。
32. 前記インフィニバンド・パケットが、ＡＴＭアダプテーション・レイヤ５（ＡＡＬ５）に従って、ＡＴＭセルにセグメント化される、請求項１１から３０のいずれか一項に記載の装置。
33. 前記インフィニバンド・パケットが、ジェネリック・フレーミング・プロトコル・パケットの前記ペイロード構造内に配置され、ＳＯＮＥＴ／ＳＤＨフレーム内に配置される、請求項１１から３０のいずれか一項に記載の装置。
34. 前記クレジット・データが、前記カプセル化の前記ペイロード構造内で符号化される、請求項１１から３３のいずれか一項に記載の装置。
35. 第１のデバイスに結合された第１のインフィニバンド・ファブリックと、
    第２のデバイスに結合された第１のデバイスと、
    第２のインフィニバンド・ファブリックに結合された第２のデバイスとを備え、
    前記第１および第２のデバイスが、さらに、
    インフィニバンド・パケットを別のネットワーク・プロトコル内にカプセル化およびカプセル化解除するための論理回路と、
    前記インフィニバンド・パケットをバッファするための論理回路と、
    前記カプセル化されたインフィニバンド・パケットを搬送するネットワーク・インターフェースとで構成されるシステム。
36. 前記第１のデバイスと第２のデバイスが、延長されたＷＡＮネットワークを介してさらに間接的に結合され、前記延長されたＷＡＮネットワークが、ＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチのうちの１つまたは複数を備える、請求項３５に記載のシステム。
37. 前記ＥＮＣＡＰコンポーネントへのパケットの流速が、前記デバイスによって、ネットワーク内の条件および管理構成に基づいて、可能な最大速度以下に制限されてもよい、請求項３５または３６に記載のシステム。
38. 前記２つのデバイス間の、パケットまたはセルによってスイッチまたは経路指定されるネットワーク出口をさらに備え、
    ２つより多いデバイスをこのネットワークに接続することができ、
    各エンド・デバイスが、パケットをカプセル化し、複数の宛先デバイスにアドレッシングすることができる、請求項３５、３６、または３７に記載のシステム。
39. 請求項２１に記載の装置をさらに備える、請求項３５から３８のいずれか一項に記載のシステム。
40. 請求項２５に記載の装置をさらに備える、請求項３５から３８のいずれか一項に記載のシステム。
41. 引き離されたＬＩＤアドレス空間および異なるサブネット・プリフィックスを有する２つのインフィニバンド・ファブリックと、
    前記デバイスに一体化されたパケット経路指定コンポーネントとをさらに備え、
    論理回路が、前記ＧＲＨ内の前記宛先ＧＩＤを調べることによって、所与のインフィニバンド・パケットの前記ＬＩＤアドレスを決定し、
    論理回路が、前記ＧＲＨからの情報を使用して、前記インフィニバンド・パケットの前記ＬＩＤ、ＳＬ、ＶＬ、または他のコンポーネントを置き換えることができる、請求項３５から３８のいずれか一項に記載のシステム。