JP2009303034A - Frequency converter - Google Patents
Frequency converter Download PDFInfo
- Publication number
- JP2009303034A JP2009303034A JP2008156832A JP2008156832A JP2009303034A JP 2009303034 A JP2009303034 A JP 2009303034A JP 2008156832 A JP2008156832 A JP 2008156832A JP 2008156832 A JP2008156832 A JP 2008156832A JP 2009303034 A JP2009303034 A JP 2009303034A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- multiplied
- period
- output
- input pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 21
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
本発明は、センサからの出力信号を計測し、その結果に応じて対象物の制御を行なうような計測や制御の分野において、パルス列信号の周波数を一定の関係を保った別の周波数に変換する周波数変換器に関するものである。 The present invention measures the output signal from the sensor and converts the frequency of the pulse train signal to another frequency maintaining a certain relationship in the field of measurement and control in which the object is controlled according to the result. The present invention relates to a frequency converter.
機器の入出力信号形式がパルス列の信号であり、その信号のパルス数や周期が重要な意味を持っている場合がある。このようなパルス列信号を他の機器で利用するには、パルス列信号の周波数を一定の関係を保った別の周波数に変換する必要が生じる。 In some cases, the input / output signal format of the device is a pulse train signal, and the number of pulses and the period of the signal are important. In order to use such a pulse train signal in another device, it is necessary to convert the frequency of the pulse train signal to another frequency maintaining a certain relationship.
従来から、上記の用途には、パルスを一定の数だけカウントする毎に出力を反転させる分周器が提案されている(例えば、特許文献1参照)。また、個々のパルスの立上りエッジと立下りエッジを検出し、その各々のタイミング毎にパルスを発生して2逓倍のパルス列信号を得る2逓倍器が提案されている(例えば、特許文献2参照)。
特許文献1に記載されたような分周器では、入力パルス列信号を整数倍に分周することは可能であるが、入力パルス列と出力パルス列との関係が小数を含むような変換関係にすることはできない。
In the frequency divider described in
特許文献2に記載されたような2逓倍器は、複数組み合わせることで入力パルス数の偶数倍のパルス数を得ることができるが、入力パルス列と出力パルス列との関係が小数を含むような変換関係にすることはできない。
The double multiplier described in
また、特許文献2に記載されたような2逓倍器を複数組み合わせると、出力パルスの周期や波形が不連続なものとなるため、例えば、Duty比が50%となるような出力パルス列信号を得ることは困難である。
Further, when a plurality of doublers as described in
また、DDS(ダイレクトデジタルシンセサイザー)やPLL(フェーズロックループ)等の特殊な技術を用いた周波数逓倍器も実用化されている。ところが、このような周波数逓倍器は、高価で高精度の基準クロック発振素子や複雑な回路構成が必要となり、高速な入力変化に対する応答には適さない。 In addition, frequency multipliers using special techniques such as DDS (Direct Digital Synthesizer) and PLL (Phase Locked Loop) have been put into practical use. However, such a frequency multiplier requires an expensive and highly accurate reference clock oscillation element and a complicated circuit configuration, and is not suitable for a response to a high-speed input change.
本発明の目的は、小数点を含んだ自由な変換関係を選択することができる周波数変換器を提供することにある。 An object of the present invention is to provide a frequency converter capable of selecting a free conversion relation including a decimal point.
上記の課題を解決するため、本発明の周波数変換器は、入力パルス列信号を任意の逓倍数で逓倍して逓倍パルス列信号に変換する逓倍器と、逓倍器により変換された逓倍パルス列信号を任意の分周数で分周して出力パルス列信号に変換する分周器と、を備える。 In order to solve the above problems, a frequency converter according to the present invention includes a multiplier that multiplies an input pulse train signal by an arbitrary multiplication number to convert it to a multiplied pulse train signal, and a multiplied pulse train signal converted by the multiplier. And a frequency divider that divides the frequency by the frequency dividing number and converts it to an output pulse train signal.
本発明の周波数変換器では、まず、逓倍器を用いて入力パルス列信号を予め設定した逓倍数で逓倍して逓倍パルス列信号に変換する。そして、逓倍パルス列信号を分周器に通すことにより、入力パルス列信号の周波数を一定の関係を保った別の周波数に変換して出力パルス列信号を得る。 In the frequency converter according to the present invention, first, an input pulse train signal is multiplied by a preset multiplication number using a multiplier to be converted into a multiplied pulse train signal. Then, by passing the multiplied pulse train signal through a frequency divider, the frequency of the input pulse train signal is converted to another frequency maintaining a certain relationship, and an output pulse train signal is obtained.
本発明の周波数変換器によれば、逓倍数と分周数を個別に選択することで、入力パルス列信号の周波数と出力パルス列信号の周波数との関係を示す周波数変換係数を、小数点を含んだ値にすることができる。 According to the frequency converter of the present invention, the frequency conversion coefficient indicating the relationship between the frequency of the input pulse train signal and the frequency of the output pulse train signal is selected by separately selecting the multiplication number and the frequency division number. Can be.
以下、本発明の周波数変換器を実施するための最良の形態について、図面を参照して説明するが、本発明は以下の形態に限定されるものではない。 Hereinafter, the best mode for carrying out the frequency converter of the present invention will be described with reference to the drawings, but the present invention is not limited to the following mode.
[変換器の構成例]
図1は、本発明の周波数変換器の第1の実施の形態の構成を示すブロック図である。
この周波数変換器1は、入力パルス列信号を任意の逓倍数で逓倍して逓倍パルス列信号に変換する逓倍器2と、この逓倍器2から出力された逓倍パルス列信号を任意の分周数で分周して出力パルス列信号に変換する分周器3と、逓倍数及び分周数の設定を行うための設定部4とを備えている。
[Converter configuration example]
FIG. 1 is a block diagram showing the configuration of the first embodiment of the frequency converter of the present invention.
The
逓倍器2は、基準クロック発振器11と、入力周期測定用カウンタ12と、逓倍パルス出力用カウンタ13と、カウンタ制御部14と、を備えている。
The
基準クロック発振器11は、入力周期測定用カウンタ12と逓倍パルス出力用カウンタ13に、入力周波数f0の基準クロックを発信する。入力周期測定用カウンタ12には、入力パルス列信号が入力される。この入力周期測定用カウンタ12は、基準クロック発振器11から発信された基準クロックをカウントすることにより、入力パルス列信号の入力パルス周期を測定する。
The
カウンタ制御部14は、CPU(Central Processing Unit)で構成されている。このカウンタ制御部14は、入力周期測定用カウンタ12によって測定した入力パルス周期を任意の逓倍数で除算して逓倍パルス周期を算出し、逓倍パルス出力用カウンタ13の出力周期として設定する。逓倍パルス出力用カウンタ13は、基準クロックを逓倍パルス周期に対応する値だけカウントする毎に逓倍パルスを発生させて逓倍パルス列信号を生成する。そして、逓倍パルス出力用カウンタ13は、生成した逓倍パルス列信号を分周器3に出力する。
The
分周器3は、逓倍パルス出力用カウンタ13から出力された逓倍パルス列信号を任意の分周数で分周し、出力パルス信号として出力する。設定部4は、カウンタ制御部14及び分周器3に接続されている。この設定部4を操作することにより、逓倍器2の逓倍数及び分周器3の分周数を任意の値に設定することができる。
The frequency divider 3 divides the multiplied pulse train signal output from the multiplied
周波数変換器1では、逓倍器2を用いて入力パルス列信号を逓倍パルス列信号に変換する。逓倍パルス列信号は、入力パルス列信号の周波数よりも大きな周波数を有する。そして、分周器3によって逓倍パルス列信号を分周することにより、入力パルス列信号の周波数に対して小数を含んだ自由な変換関係を持った周波数となる出力パルス列信号に変換する。
In the
逓倍器2の逓倍数をNとし、分周器3の分周数をmとすると、入力パルス列信号の周波数から出力パルス列信号の周波数への変換関係を示す周波数変換係数Rは、
R=N/m
により算出される。
そして、入力パルス列信号の周波数をFiとし、出力パルス列信号の周波数をFoとすると、Fi及びFoは次の関係を満たす。
Fo=R×Fi
Assuming that the multiplication number of the
R = N / m
Is calculated by
If the frequency of the input pulse train signal is Fi and the frequency of the output pulse train signal is Fo, Fi and Fo satisfy the following relationship.
Fo = R × Fi
周波数変換係数Rを決定する逓倍数Nと分周数mの値は、設定部4によって自由に選択することが可能である。そのため、周波数変換器1では、周波数変換係数Rを、小数を含む値にすることができる。例えば、逓倍数Nとして5を選択し、分周数mとして2を選択すると、周波数変換係数Rが2.5になる。
Values of the multiplication number N and the frequency division number m that determine the frequency conversion coefficient R can be freely selected by the setting unit 4. Therefore, in the
[周波数変換の説明]
図2は、周波数変換器1により行われる入力パルス列信号から出力パルス列信号への変換を説明する説明図である。
[Description of frequency conversion]
FIG. 2 is an explanatory diagram for explaining the conversion from the input pulse train signal to the output pulse train signal performed by the
上述したように、周波数変換係数Rは、逓倍器2に設定する逓倍数Nと、分周器3に設定する分周数mの組合せで決定される。入力パルス列信号は、逓倍器2によってN逓倍され、逓倍パルス列信号に変換される。そして、逓倍パルス列信号は、分周器3でm分周されることにより、出力パルス列信号に変換される。
As described above, the frequency conversion coefficient R is determined by a combination of the multiplication number N set in the
逓倍器2の入力周期測定用カウンタ12は、入力パルス列信号が入力されると、基準クロック発振器11から発信された基準クロックをカウントして入力パルス列信号の周期(以下、「入力パルス周期」という)を測定する。このとき、基準クロックの周波数をf0とし、入力パルス周期をTkとすると、入力周期測定用カウンタ12のカウント数Ckは、
Ck=f0×Tk
となる。
When the input pulse train signal is input, the
C k = f0 × T k
It becomes.
カウンタ制御部14は、入力周期測定用カウンタ12のカウント数Ckを逓倍数Nで除算して、逓倍パルス周期に対応する基準クロック数を算出し、逓倍パルス出力用カウンタ13の出力周期として設定する。つまり、逓倍パルス周期に対応する基準クロック数を逓倍用カウント数CBとすると、逓倍用カウント数CB及び入力周期測定用カウンタ12のカウント数Ckは、次の関係を満たす。
CB=Ck/N
The
C B = C k / N
逓倍パルス出力用カウンタ13は、基準クロックを逓倍用カウント数CBだけカウントする毎に、逓倍パルスを出力させて逓倍パルス列信号を生成する。このようにして逓倍パルス列信号を得る場合、逓倍パルス周期TNは、次のような関係を満たす。
TN=CB/f0
=(Ck/N)/f0
=(f0×Tk/N)/f0
=Tk/N
Multiplied
T N = C B / f0
= (C k / N) / f0
= (F0 × T k / N) / f0
= T k / N
このように、カウント数Ck及び逓倍用カウント数CBは、同一の基準クロックを用いてカウントされるため、逓倍パルス周期TNは、基準クロックの周波数f0の値に関係なく算出することができる。その結果、周波数変換器1では、高精度の高価な基準クロック発振器を用いなくても、逓倍パルス周期TNを測定することができる。
Thus, since the count number C k and the multiplication count number C B are counted using the same reference clock, the multiplication pulse period T N can be calculated regardless of the value of the frequency f0 of the reference clock. it can. As a result, the
分周器3は、逓倍パルス列信号を分周数mで分周して出力パルス列信号に変換する。このとき、分周器3は、逓倍パルス列信号の逓倍パルスをm/2個カウントする毎に出力を反転させる(出力パルス列信号の1周期は、逓倍パルスmカウントに相当する)これにより、入力パルス周期が一定であれば、出力パルス列の波形をDuty比50%にすることができる。 The frequency divider 3 divides the multiplied pulse train signal by the frequency division number m and converts it to an output pulse train signal. At this time, the frequency divider 3 inverts the output every time the multiplied pulse of the multiplied pulse train signal is counted m / 2 (one period of the output pulse train signal corresponds to the multiplied pulse m count). If the period is constant, the waveform of the output pulse train can be 50% Duty ratio.
ここで、逓倍数Nと分周数mについて説明する。
本発明に係る逓倍数Nは、正の整数だけでなく少数を含む値としてもよい。つまり、逓倍数Nは有理数とする。なぜなら、逓倍数Nは、入力パルス列信号と一定の関係を持った逓倍パルス列信号の周期(以下、「逓倍パルス周期」という)を決めるために使用されるものであり、入力パルス周期から逓倍パルス周期が演算できればよいからである。
また、本発明に係る分周数mは、正の整数とする。なぜなら、分周数mは、逓倍パルスの数をカウントするために使用されるものであり、カウンタでは1個より小さい個数をカウントすることはできないからである。
Here, the multiplication number N and the frequency division number m will be described.
The multiplication number N according to the present invention may be a value including not only a positive integer but also a small number. That is, the multiplication number N is a rational number. This is because the multiplication number N is used to determine the cycle of the multiplied pulse train signal (hereinafter referred to as “multiplied pulse cycle”) having a fixed relationship with the input pulse train signal. This is because it is only necessary to be able to calculate.
The frequency division number m according to the present invention is a positive integer. This is because the frequency division number m is used to count the number of multiplied pulses, and the counter cannot count less than one.
周波数変換器1において、逓倍パルスが出力される期間は入力パルス周期に対応する。つまり、今回の入力パルスに基づいた逓倍パルスは、次回の入力パルス周期に対応する出力期間に出力される。したがって、入力パルス周期が一定で安定していれば逓倍パルスが出力される期間も一定で安定し、問題が生じることはない。
In the
しかしながら、入力パルス列信号の周期が変化する場合には、以下の問題が発生する。 However, when the period of the input pulse train signal changes, the following problem occurs.
(1)今回の入力パルス周期が前回の入力パルス周期より短くなった場合
今回の入力パルス周期が前回の入力パルス周期より短くなると、前回の入力パルスに基づいた逓倍パルスの出力が完了するまでに新たな入力パルスが検出される。このとき、前回の入力パルスに基づいた逓倍パルスの出力が完了するまで、今回の入力パルスに基づいた逓倍パルスの出力を待つと、今回の入力パルスに基づいた逓倍パルスの出力が完了する時刻がずれてしまう。その結果、逓倍パルスの出力を開始する時刻をそれぞれ記憶する必要が生じるため、出力制御の負荷が増大すると共に出力パルス列信号の応答性が悪くなってしまう。
(1) When the current input pulse period is shorter than the previous input pulse period When the current input pulse period is shorter than the previous input pulse period, the output of the multiplied pulse based on the previous input pulse is completed. A new input pulse is detected. At this time, waiting for the output of the multiplied pulse based on the current input pulse until the output of the multiplied pulse based on the current input pulse is completed until the output of the multiplied pulse based on the previous input pulse is completed. It will shift. As a result, it is necessary to store the times at which the output of the multiplied pulse is started, which increases the load of output control and deteriorates the responsiveness of the output pulse train signal.
(2)今回の入力パルス周期が前回の入力パルス周期より長くなった場合
今回の入力パルス周期が前回の入力パルス周期より長くなると、前回の入力パルスに基づいた逓倍パルスの出力が完了しても、今回の入力パルスに基づいた逓倍パルスの出力の出力期間が決まらない。そのため、逓倍パルス及び出力パルスが連続して出力されなくなり、応答性が悪くなってしまう。
(2) If the current input pulse period is longer than the previous input pulse period If the current input pulse period is longer than the previous input pulse period, the output of the multiplied pulse based on the previous input pulse is completed. The output period of the multiplied pulse output based on the current input pulse is not determined. Therefore, the multiplication pulse and the output pulse are not continuously output, and the responsiveness is deteriorated.
そこで、周波数変換器1では、入力パルスを検出する毎に、今回の入力パルスに基づいた逓倍パルスのパルス数とその逓倍パルス周期を見直し、入力パルス周期の変動による影響が長期に残らないような逓倍パルス列信号を得る。
Therefore, every time an input pulse is detected, the
図3は、入力パルス列信号の入力パルス周期が一定の場合の入力パルスと逓倍パルスとの出力関係を示した説明図である。 FIG. 3 is an explanatory diagram showing an output relationship between the input pulse and the multiplied pulse when the input pulse period of the input pulse train signal is constant.
周波数変換器1の逓倍器2では、今回の入力パルスを検出した時刻tkと、次回の入力パルスを検出した時刻tk+1から今回の入力パルス周期Tkを算出する。そして、今回の入力パルス周期Tkと前回の入力パルス周期Tk−1とを比較した結果に応じて逓倍パルス周期TNを決定し、迅速な応答特性を実現している。
The
逓倍器2のカウンタ制御部14は、まず、前回の入力パルスに基づいて出力される逓倍パルスの逓倍パルス周期TN−1を算出する。逓倍パルス周期TN−1は、
TN−1=(Tk−1)/N
により算出される。
The
T N-1 = (T k-1 ) / N
Is calculated by
次に、カウンタ制御部14は、次回の入力パルスを検出し、今回の入力パルス周期Tkを算出する。このとき、前回の入力パルス周期Tk−1と今回の入力パルス周期Tkが等しければ、今回の入力パルス周期Tkに対応する出力期間に、前回の入力パルスに基づいた逓倍パルスが、逓倍パルス周期TN−1で逓倍数N(本例では4つ)だけ出力される。
Then,
図4は、入力パルス列信号の入力パルス周期が短くなるように変化した場合の入力パルスと逓倍パルスとの出力関係を示した説明図である。 FIG. 4 is an explanatory diagram showing an output relationship between the input pulse and the multiplied pulse when the input pulse period of the input pulse train signal is changed so as to be shortened.
図4に示すように、前回の入力パルスに基づいた逓倍パルスの出力を完了する前に、次回の入力パルスが検出されると、今回の入力パルス周期Tkが前回の入力パルス周期Tk−1よりも短くなる。その場合、カウンタ制御部14は、まず、今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに、前回の入力パルスに基づいて出力された逓倍パルス数を検出する。つまり、カウンタ制御部14は、次回の入力パルスを検出するまでに、前回の入力パルスに基づいて出力された逓倍パルス数を検出する。
As shown in FIG. 4, when the next input pulse is detected before the output of the multiplied pulse based on the previous input pulse is completed, the current input pulse period T k becomes the previous input pulse period T k−. Shorter than 1 . In that case, the
次に、カウンタ制御部14は、検出した逓倍パルス数を逓倍数Nから差し引き、その値を逓倍数Nに加算して逓倍パルス変更数を算出する。つまり、入力パルス周期が短くなるように変化した場合の逓倍パルス変更数は、前回の入力パルスに基づいて出力すべきパルス数から既に出力したパルス数を差し引いて、その値を今回の入力パルスに基づいて出力すべきパルス数に加算したものである。
Next, the
次に、カウンタ制御部14は、今回の入力パルスに基づいた逓倍パルスの出力期間に、逓倍パルス変更数の逓倍パルスが出力されるように逓倍パルス周期TNを変更する。今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに出力された前回の入力パルスに基づく逓倍パルスのパルス数をbとすると、変更する逓倍パルス周期TNは、
TN=Tk/(2N−b)
により算出される。
Next, the
T N = T k / (2N−b)
Is calculated by
図4に示すように、逓倍数Nが4であり、既に出力したパルス数bが3である場合、逓倍パルス変更数が5となり、今回の入力パルスに基づいた逓倍パルスの出力期間に、5つの逓倍パルスが出力される。そして、このときの逓倍パルス周期TNがTk/5となる。 As shown in FIG. 4, when the multiplication number N is 4 and the already output pulse number b is 3, the multiplication pulse change number is 5, and during the output period of the multiplication pulse based on the current input pulse, 5 Two multiplied pulses are output. The multiplied pulse period T N at this time is T k / 5.
このように、周波数変換器1では、今回の入力パルス周期Tkが前回の入力パルス周期Tk−1よりも短くなった場合、今回の入力パルスに基づいた逓倍パルスの出力期間における逓倍パル数及び逓倍パルス周期TNを変更する。これにより、入力パルス列信号の入力パルスに対して逓倍パルス列信号の逓倍パルスが遅れてしまうことを防止ことができる。その結果、逓倍パルス列信号から変換される出力パルス列信号を、入力パルス周期の変動による影響が長期に残らないものにすることができる。
As described above, in the
図5は、入力パルス列信号の入力パルス周期が長くなるように変化した場合の入力パルスと逓倍パルスとの出力関係を示した説明図である。 FIG. 5 is an explanatory diagram showing an output relationship between the input pulse and the multiplied pulse when the input pulse period of the input pulse train signal changes so as to become longer.
図5に示すように、今回の入力パルス周期Tkが前回の入力パルス周期Tk−1よりも長くなると、前回の入力パルスに基づいた逓倍パルスの出力を完了しても、次回の入力パルスが検出されない。そのため、逓倍パルスが連続して出力されなくなり、入力パルス列信号に対する出力パルス列信号の応答性が悪くなってしまう。 As shown in FIG. 5, when the current input pulse period T k becomes longer than the previous input pulse period T k−1 , the next input pulse is output even if the output of the multiplied pulse based on the previous input pulse is completed. Is not detected. For this reason, the multiplied pulses are not continuously output, and the response of the output pulse train signal to the input pulse train signal is deteriorated.
そこで、カウンタ制御部14は、前回の入力パルスに基づいた逓倍パルスの出力が完了してから今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまで、前回の入力パルスに基づいた逓倍パルス周期TN−1で逓倍パルスを出力させる。つまり、カウンタ制御部14は、逓倍パルス出力用カウンタ13を制御し、次回の入力パルスが検出されるまで、逓倍パルス周期TN−1で逓倍パルスを出力させる。
Therefore, the
その後、次回の入力パルスが検出されると、今回の入力パルスに基づいた逓倍パルスの出力期間が開始される。このとき、カウンタ制御部14は、前回の入力パルスに基づいた逓倍パルスの出力が完了してから今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに出力された逓倍パルス数を検出する。
Thereafter, when the next input pulse is detected, the output period of the multiplied pulse based on the current input pulse is started. At this time, the
次に、カウンタ制御部14は、検出した逓倍パルス数を逓倍数Nから差し引いて逓倍パルス変更数を算出する。つまり、入力パルス周期が長くなるように変化した場合の逓倍パルス変更数は、今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに出力された余分な逓倍パルス数を今回の入力パルスに基づいて出力すべき逓倍パルス数から差し引いたものである。
Next, the
次に、カウンタ制御部14は、今回の入力パルスに基づいた逓倍パルスの出力期間に、逓倍パルス変更数の逓倍パルスが出力されるように逓倍パルス周期TNを変更する。前回の入力パルスに基づいた逓倍パルスの出力が完了してから今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに出力された逓倍パルス数をcとすると、変更する逓倍パルス周期TNは、
TN=Tk/(N−c)
により算出される。
Next, the
T N = T k / (N−c)
Is calculated by
図5に示すように、逓倍数Nが4であり、今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに出力された逓倍パルス数cが1である場合、逓倍パルス変更数が3となり、今回の入力パルスに基づいた逓倍パルスの出力期間に、3つの逓倍パルスが出力される。そして、このときの逓倍パルス周期TNがTk/3となる。 As shown in FIG. 5, when the multiplication number N is 4, and the multiplication pulse number c output until the output period of the multiplication pulse based on the current input pulse is 1, the multiplication pulse change number Becomes 3, and three multiplied pulses are output during the output period of the multiplied pulse based on the current input pulse. The multiplied pulse period T N at this time is T k / 3.
このように、周波数変換器1では、今回の入力パルス周期Tkが前回の入力パルス周期Tk−1よりも長くなった場合、今回の入力パルスに基づいた逓倍パルスの出力期間における逓倍パル数及び逓倍パルス周期TNを変更する。これにより、逓倍パルス列信号の逓倍パルスを連続して出力させることができ、入力パルス列信号に対して出力パルス列信号を迅速に応答させることができる。
Thus, in the
例えば、前回の入力パルスに基づいた逓倍パルスの出力が完了してから逓倍パルス周期TN−1で逓倍数Nの逓倍パルスを出力しても、次回の入力パルスが検出されない、つまり、今回の入力パルスに基づいた逓倍パルスの出力期間が開始されないこともある。その場合、カウンタ制御部14は、入力パルス列信号の入力パルスが停止状態であると判定し、逓倍パルス出力用カウンタ13を制御して逓倍パルス列信号の逓倍パルスの発生を停止させる。その後、入力パルスが検出されると、カウンタ制御部14は、逓倍パルス出力用カウンタ13を制御して、逓倍パルス列信号の逓倍パルスの発生を再び開始させる。
For example, even if the multiplication pulse of the multiplication number N is output in the multiplication pulse period T N−1 after the output of the multiplication pulse based on the previous input pulse is completed, the next input pulse is not detected. The output period of the multiplied pulse based on the input pulse may not be started. In that case, the
また、前回の入力パルスに基づく最後の逓倍パルスの出力が完了してから今回の入力パルスに基づく逓倍パルスの出力期間が開始されるまでの時間Ta(図4及び図5を参照)が、逓倍パルス周期TN−1よりも短くなる場合がある。その場合、カウンタ制御部14は、逓倍パルス出力用カウンタ13を介して、今回の入力パルスに基づいた逓倍パルスの出力期間の開始時刻を制御する。つまり、カウンタ制御部14は、逓倍パルス出力の間隔が短過ぎることがないように、今回の入力パルスに基づいて出力される逓倍パルスの出力期間の開始を遅らせる。
Also, the time Ta (see FIGS. 4 and 5) from the completion of the output of the last multiplied pulse based on the previous input pulse to the start of the output period of the multiplied pulse based on the current input pulse is multiplied. It may be shorter than the pulse period TN-1 . In that case, the
この出力期間の開始を遅らせる時間Tdは、
Td=TN−1−Ta
により算出する。
そして、出力期間の開始が時間Tdだけ遅れることにより、今回の入力パルスに基づいて出力される逓倍パルスの出力期間(入力パルス周期Tkに相当する)は、出力期間Teに変更される。この出力期間Teは、次式により算出される。
Te=Tk−Td
=Tk+Ta−TN−1
The time Td for delaying the start of the output period is
Td = TN-1− Ta
Calculated by
By the start of the output period is delayed by the time Td, the output period of the multiplied pulse is output based on the present input pulse (corresponding to the input pulse period T k) is changed to the output period Te. This output period Te is calculated by the following equation.
Te = T k −Td
= Tk + Ta- TN-1
今回の入力パルスに基づいて出力される逓倍パルスの出力期間が出力期間Teに変更されると、カウンタ制御部14は、出力期間Teに基づいて今回の入力パルスに基づいて出力される逓倍パルスの逓倍パルス周期TNを決定する。
When the output period of the multiplied pulse output based on the current input pulse is changed to the output period Te, the
[実施の形態の効果]
上述した実施の形態の周波数変換器1によれば、まず、逓倍器2を用いて入力パルス列信号を逓倍して逓倍パルス列信号に変換する。そして、逓倍パルス列信号を分周器3で分周することにより、入力パルス列信号の周波数と所定の関係を保ちながら異なった周波数を持つ出力パルス列信号を得る。そのため、特別な切替え操作等を必要とせずに、逓倍数N及び分周数mを変更するだけで小数点を含んだ周波数変換計数Rを設定することができる。
[Effect of the embodiment]
According to the
上述した実施の形態の周波数変換器1によれば、入力周期測定用カウンタ12による入力パルス周期の測定及び逓倍パルス出力用カウンタ13による逓倍パルス周期の測定を、同一の基準クロックを用いてカウントする。そのため、逓倍パルス周期TNは、基準クロックの周波数f0の値に関係なく算出することができ、高価で高精度の基準クロック発振器や複雑な回路を用いずに高精度な周波数変換を行うことができる。
According to the
上述した実施の形態の周波数変換器1によれば、前回の入力パルス周期Tk−1に対して今回の入力パルス周期Tkが変化すると、前回の入力パルスに基づいて出力する逓倍パルス数及び今回の入力パルスに基づいて出力する逓倍パルス数を変更する。そして、今回の入力パルスに基づいて出力する逓倍パルスの逓倍パルス周期TNを変更する。そのため、入力パルス列信号の入力パルス周期が変化しても、その変化に対して出力パルス列信号を迅速且つ滑らかに応答させることができる。
According to the
上述した実施の形態の周波数変換器1によれば、分周器3によって逓倍パルス列信号を分周数mで分周するとき、逓倍パルスをm/2個カウントする毎に出力を反転させる。その結果、入力パルス周期が一定であれば、出力パルス列の波形をDuty比50%にすることができる。
According to the
[実施の形態の変形例]
本発明は、前述しかつ図面に示した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々の変形実施が可能である。前記実施の形態では、逓倍数Nと分周数mの設定を設定部4によって個別に設定する構成としたが、設定部4によって周波数変換計数Rを設定する構成としてもよい。その場合、CPU(カウンタ制御部14)が、周波数変換計数Rから逓倍数Nと分周数mを決定し、それらの値を逓倍パルス出力用カウンタ13と分周器3に設定する。
[Modification of Embodiment]
The present invention is not limited to the embodiment described above and shown in the drawings, and various modifications can be made without departing from the scope of the invention. In the above-described embodiment, the setting of the multiplication number N and the frequency division number m is individually set by the setting unit 4. However, the frequency conversion count R may be set by the setting unit 4. In that case, the CPU (counter control unit 14) determines the multiplication number N and the frequency division number m from the frequency conversion count R, and sets these values in the multiplication
また、本実施の形態では、ハードウェアとしての設定部を設ける構成としたが、CPU(カウンタ制御部14)の通信機能を利用し、内蔵する不揮発性メモリの値を書き換える構成としてもよい。 In the present embodiment, the setting unit is provided as hardware. However, the value of the built-in nonvolatile memory may be rewritten using the communication function of the CPU (counter control unit 14).
また、本実施の形態では、分周器を独立したハードウェアとして構成したが、CPU(カウンタ制御部14)に内蔵されたカウンタやソフトウェアによって逓倍パルス列信号の逓倍パルス数をカウントして出力パルス列信号を生成してもよい。 In this embodiment, the frequency divider is configured as independent hardware. However, the output pulse train signal is obtained by counting the number of multiplied pulses of the multiplied pulse train signal with a counter or software built in the CPU (counter control unit 14). May be generated.
1…周波数変換装置、 2…逓倍器、 3…分周器、 4…設定部、 11…基準クロック発振器、 12…入力周期測定用カウンタ、 13…逓倍パルス出力用カウンタ、 14…カウンタ制御部
DESCRIPTION OF
Claims (8)
前記逓倍器により変換された逓倍パルス列信号を任意の分周数で分周して出力パルス列信号に変換する分周器と、を備える
ことを特徴とする周波数変換器。 A multiplier that multiplies the input pulse train signal by an arbitrary multiplication number and converts it to a multiplied pulse train signal;
A frequency converter comprising: a frequency divider that divides the multiplied pulse train signal converted by the multiplier by an arbitrary frequency division number and converts the divided signal to an output pulse train signal.
前記入力パルス列信号の入力パルス周期を測定する入力周期測定用カウンタと、
前記入力周期測定用カウンタによって測定した入力パルス周期を前記逓倍数で除算して逓倍パルス周期を算出するカウンタ制御部と、
前記カウンタ制御部によって算出された前記逓倍パルス周期毎に逓倍パルスを発生させて逓倍パルス列信号を出力する逓倍パルス出力用カウンタと、を有する
ことを特徴とする請求項1記載の周波数変換器。 The multiplier is
An input period measuring counter for measuring an input pulse period of the input pulse train signal;
A counter control unit that calculates the multiplied pulse period by dividing the input pulse period measured by the input period measuring counter by the multiplication number;
The frequency converter according to claim 1, further comprising: a multiplied pulse output counter that generates a multiplied pulse for each multiplied pulse period calculated by the counter control unit and outputs a multiplied pulse train signal.
前記入力周期測定用カウンタ及び前記逓倍パルス出力用カウンタは、それぞれ前記基準クロックをカウントすることにより、前記入力パルス周期及び前記逓倍パルス周期を測定する
ことを特徴とする請求項2記載の周波数変換器。 The multiplier has a reference clock oscillator that outputs a reference clock having a predetermined frequency,
3. The frequency converter according to claim 2, wherein the input period measuring counter and the multiplied pulse output counter measure the input pulse period and the multiplied pulse period by counting the reference clock, respectively. .
前回の入力パルス周期より今回の入力パルス周期が短くなった場合、前記カウンタ制御部は、今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに前回の入力パルスに基づいて出力した逓倍パルス数を前記逓倍数から差し引き、その値を前記逓倍数に加算して逓倍パルス変更数を算出し、今回の入力パルスに基づいた逓倍パルスの出力期間に前記逓倍パルス変更数だけ逓倍パルスが発生するように逓倍パルス周期を変更する
ことを特徴とする請求項2記載の周波数変換器。 The output period in which the multiplied pulse based on the input pulse is output corresponds to the next input pulse cycle,
When the current input pulse period is shorter than the previous input pulse period, the counter control unit outputs based on the previous input pulse until the output period of the multiplied pulse based on the current input pulse is started. The number of multiplied pulses is subtracted from the multiplied number, and the value is added to the multiplied number to calculate a multiplied pulse change number. The frequency converter according to claim 2, wherein the multiplied pulse period is changed so as to be generated.
前回の入力パルス周期より今回の入力パルス周期が長くなった場合、前記カウンタ制御部は、前回の入力パルスに基づいた逓倍パルスの出力が完了してから今回の入力パルスに基づいた逓倍パルスの出力期間が開始されるまでに、前回の入力パルスに基づいた逓倍パルス周期で逓倍パルスを出力し、この出力した逓倍パルス数を前記逓倍数から差し引いて逓倍パルス変更数を算出し、今回の入力パルスに基づいた逓倍パルスの出力期間に前記逓倍パルス変更数だけ逓倍パルスが発生するように逓倍パルス周期を変更する
ことを特徴とする請求項2記載の周波数変換器。 The output period in which the multiplied pulse based on the input pulse is output corresponds to the next input pulse cycle,
When the current input pulse period is longer than the previous input pulse period, the counter control unit outputs the multiplied pulse based on the current input pulse after the output of the multiplied pulse based on the previous input pulse is completed. Before the period starts, a multiplied pulse is output with a multiplied pulse period based on the previous input pulse, and the number of multiplied pulses is calculated by subtracting the output number of multiplied pulses from the number of multiplied pulses. 3. The frequency converter according to claim 2, wherein the multiplication pulse period is changed so that the number of multiplication pulses is generated by the number of times of the multiplication pulse change during the output period of the multiplication pulse based on the frequency.
ことを特徴とする請求項5記載の周波数変換器。 Even if the output of the multiplication pulse based on the previous input pulse is completed, the output of the multiplication pulse based on the current input pulse is output even if the multiplication pulse of the multiplication number is output in the multiplication pulse cycle based on the previous input pulse. If the period is not started, the counter control unit determines that the input pulse is in a stopped state, and controls the multiplied pulse output counter to stop generation of the multiplied pulse of the multiplied pulse train signal. Item 6. The frequency converter according to Item 5.
ことを特徴とする請求項4又は請求項5記載の周波数変換器。 When the current input pulse period changes with respect to the previous input pulse period, the counter control unit performs the multiplication pulse based on the current input pulse after the output of the last multiplied pulse based on the previous input pulse is completed. The start time of the output period of the multiplied pulse based on the current input pulse is controlled so that the time until the start of the output period is equal to or greater than the multiplied pulse period calculated based on the previous input pulse. 6. The frequency converter according to claim 4 or 5, wherein:
ことを特徴とする請求項1記載の周波数変換器。 2. The frequency converter according to claim 1, wherein the dividing period inverts the output every time the number of multiplied pulses of the multiplied pulse train signal reaches a value obtained by dividing the divided number by two.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008156832A JP5294718B2 (en) | 2008-06-16 | 2008-06-16 | Frequency converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008156832A JP5294718B2 (en) | 2008-06-16 | 2008-06-16 | Frequency converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009303034A true JP2009303034A (en) | 2009-12-24 |
JP5294718B2 JP5294718B2 (en) | 2013-09-18 |
Family
ID=41549444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008156832A Active JP5294718B2 (en) | 2008-06-16 | 2008-06-16 | Frequency converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5294718B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012100410A (en) * | 2010-11-01 | 2012-05-24 | Denso Corp | Inverter control device and inverter control system |
CN109714030A (en) * | 2018-12-26 | 2019-05-03 | 天津长荣数码科技有限公司 | A kind of pulse processing generation method and device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165721A (en) * | 1988-12-19 | 1990-06-26 | Nec Corp | Pulse output device |
JPH04324315A (en) * | 1991-04-24 | 1992-11-13 | Yamaha Corp | Encoder |
JPH06334491A (en) * | 1993-05-21 | 1994-12-02 | Toshiba Corp | Clock generating circuit |
JPH0936664A (en) * | 1995-07-19 | 1997-02-07 | Victor Co Of Japan Ltd | Frequency conversion circuit |
JPH1146137A (en) * | 1997-07-25 | 1999-02-16 | Toshiba Corp | Pll circuit |
JP2002229667A (en) * | 2001-02-01 | 2002-08-16 | Sony Corp | Clock generating circuit and data processing system |
-
2008
- 2008-06-16 JP JP2008156832A patent/JP5294718B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165721A (en) * | 1988-12-19 | 1990-06-26 | Nec Corp | Pulse output device |
JPH04324315A (en) * | 1991-04-24 | 1992-11-13 | Yamaha Corp | Encoder |
JPH06334491A (en) * | 1993-05-21 | 1994-12-02 | Toshiba Corp | Clock generating circuit |
JPH0936664A (en) * | 1995-07-19 | 1997-02-07 | Victor Co Of Japan Ltd | Frequency conversion circuit |
JPH1146137A (en) * | 1997-07-25 | 1999-02-16 | Toshiba Corp | Pll circuit |
JP2002229667A (en) * | 2001-02-01 | 2002-08-16 | Sony Corp | Clock generating circuit and data processing system |
Non-Patent Citations (1)
Title |
---|
JPN6011017389; 「トランジスタ技術 2005年5月号」 , 200505, 164頁, CQ出版社 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012100410A (en) * | 2010-11-01 | 2012-05-24 | Denso Corp | Inverter control device and inverter control system |
CN109714030A (en) * | 2018-12-26 | 2019-05-03 | 天津长荣数码科技有限公司 | A kind of pulse processing generation method and device |
CN109714030B (en) * | 2018-12-26 | 2023-03-17 | 天津长荣科技集团股份有限公司 | Pulse processing generation method and device |
Also Published As
Publication number | Publication date |
---|---|
JP5294718B2 (en) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10754370B2 (en) | Fine-grained clock resolution using low and high frequency clock sources in a low-power system | |
US8384451B2 (en) | PLL circuit, method for operating PLL circuit and system | |
US6674277B1 (en) | Frequency measurement circuit | |
US20080298455A1 (en) | Clock generator including a ring oscillator with precise frequency control | |
JP6481533B2 (en) | Digitally controlled oscillator circuit | |
KR20080008313A (en) | Analog/digital converter | |
US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
JP5472243B2 (en) | AD converter | |
IT201900019914A1 (en) | TIME MEASURING CIRCUIT, AND RELATED SYSTEM INCLUDING A PWM SIGNAL GENERATION CIRCUIT AND A TIME MEASURING CIRCUIT, AND CORRESPONDING INTEGRATED CIRCUIT | |
JP5294718B2 (en) | Frequency converter | |
TWI620419B (en) | Time to digital converter with high resolution | |
US20060067454A1 (en) | Circuit arrangement and method for determining a frequency drift in a phase locked loop | |
CZ287914B6 (en) | Digital phase detector | |
US8498373B2 (en) | Generating a regularly synchronised count value | |
US20140218009A1 (en) | Device for measuring a duration of a level of an electrical signal | |
JP5787096B2 (en) | Physical quantity measuring device, physical quantity measuring method | |
JP2017112458A (en) | Spread spectrum clock generating circuit and method for generating spread spectrum clock | |
JP2006041653A (en) | Pll clock output stabilizing circuit | |
US10261117B2 (en) | Method and device for measuring the frequency of a signal | |
KR101107722B1 (en) | Wide-range digital frequency synthesizer | |
KR102420037B1 (en) | Time-to-digital converter supporting run-time calibration | |
JP6500550B2 (en) | Timer correction device, timer correction method and timer correction program | |
US7924966B2 (en) | Symmetry corrected high frequency digital divider | |
JP5638376B2 (en) | PLL circuit | |
JP6274638B2 (en) | Frequency adjustment circuit and frequency adjustment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5294718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |