JP2009302448A - Manufacturing method of solid-state imaging element - Google Patents
Manufacturing method of solid-state imaging element Download PDFInfo
- Publication number
- JP2009302448A JP2009302448A JP2008157751A JP2008157751A JP2009302448A JP 2009302448 A JP2009302448 A JP 2009302448A JP 2008157751 A JP2008157751 A JP 2008157751A JP 2008157751 A JP2008157751 A JP 2008157751A JP 2009302448 A JP2009302448 A JP 2009302448A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion region
- type
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、光電変換効率の高い受光部を有し、外部からの光に対して高い感度で動作する固体撮像素子の製造方法に関する。 The present invention relates to a method for manufacturing a solid-state imaging device having a light receiving portion with high photoelectric conversion efficiency and operating with high sensitivity to light from the outside.
近年、デジタルカメラは普及し、かつ携帯電話にも標準的に搭載されており、さらなる高精細な画質の向上が望まれている。この画質の向上などを目的としてデジタルカメラの心臓部として搭載されている固体撮像素子の多画素化が進められている。 In recent years, digital cameras have become widespread and are also standardly installed in mobile phones, and further improvements in high-definition image quality are desired. For the purpose of improving the image quality, the number of pixels of a solid-state image sensor mounted as a heart of a digital camera is being increased.
この多画素化は、例えば固体撮像素子の単位画素の縮小を行なうことで実現することができるが、単位画素が縮小すると相対的に外部から受光する入力光の光量が減少するために単位画素での感度低下の問題が発生している。 This increase in the number of pixels can be realized, for example, by reducing the unit pixel of the solid-state imaging device. However, when the unit pixel is reduced, the amount of input light received from the outside is relatively reduced. There is a problem of reduced sensitivity.
そこで、単位画素での感度低下を防止するために、高エネルギーのイオン注入装置を用いて、オーバーフローバリアを半導体基板の表面から深い位置に形成する技術が提案されている。このようにオーバーフローバリアを形成することにより生成したキャリアを効率よく閉じ込めることにより、外部からの入力光を構成する可視光領域から近赤外光領域に至るまで、受光感度を向上させることができるので単位画素での感度低下が防止できるとしている。 In order to prevent a decrease in sensitivity in the unit pixel, a technique has been proposed in which an overflow barrier is formed at a deep position from the surface of the semiconductor substrate using a high energy ion implantation apparatus. By efficiently confining the carriers generated by forming the overflow barrier in this way, it is possible to improve the light receiving sensitivity from the visible light region to the near infrared light region constituting the input light from the outside. It is said that it is possible to prevent a decrease in sensitivity at the unit pixel.
このような高エネルギーのイオン注入装置を用いた受光部の感度向上に関する製造方法の一例として、例えばイオン注入における注入イオンのチャネリングの現象を利用した光電変換領域を形成する製造方法が挙げられる（例えば、特許文献１参照）。イオン注入エネルギーを数百から４ＭｅＶの高エネルギーにして、例えば半導体基板をイオン注入の方向に所定の角度だけ傾けるなどの半導体基板内で注入イオンが故意にチャネリングが生じる条件下でイオン注入を行なっている。このような方法とすることにより、従来の光電変換領域よりも深い位置、例えば表面から４μｍから６μｍの位置にオーバーフローバリアを形成し、光電変換領域を拡大することにより単位画素での感度向上ができるとしている。
しかしながら、上記で説明した従来技術においては、半導体基板の表面側から高エネルギーのイオン注入装置を用いて、深さ６μｍ以上の近赤外光領域にも高感度な固体撮像素子を製造する場合、高エネルギー耐性のある厚膜レジストが必要となるが、レジストを厚くするとアスペクト比の限界から微細化が困難となる。 However, in the conventional technology described above, when a high-sensitivity solid-state imaging device is manufactured even in a near-infrared light region having a depth of 6 μm or more using a high-energy ion implantation device from the surface side of the semiconductor substrate, A thick film resist having high energy resistance is required, but if the resist is thickened, miniaturization becomes difficult due to the limit of the aspect ratio.
本発明は、上記課題を解決するもので、このような厚膜レジストを用いることなく、半導体基板の表面から深い位置にオーバーフローバリアを形成することができる微細化に適した固体撮像素子の製造方法を提供するものである。 SUMMARY OF THE INVENTION The present invention solves the above-described problems, and a method for manufacturing a solid-state imaging device suitable for miniaturization that can form an overflow barrier at a deep position from the surface of a semiconductor substrate without using such a thick film resist. Is to provide.
また、本発明の固体撮像素子の製造方法により、隣接する光電変換領域を電気的に分離するための素子分離領域をオーバーフローバリア近傍の深さまで形成することができるので、光電変換領域を拡大して単位画素での感度向上を実現することができ多画素化されても感度低下がなく良好な固体撮像素子を製造することができる。 In addition, since the element isolation region for electrically separating adjacent photoelectric conversion regions can be formed to a depth near the overflow barrier by the method for manufacturing a solid-state imaging device of the present invention, the photoelectric conversion region can be enlarged. Sensitivity can be improved in unit pixels, and even if the number of pixels is increased, a good solid-state image sensor can be manufactured without a decrease in sensitivity.
上記目的を達成するために本発明の固体撮像素子の製造方法は、第１導電型の半導体基板と、上記半導体基板に隣接したｐ型半導体ウェル層の上に垂直転送レジスタ部、読み出しゲート部および受光部とを備えた固体撮像素子の製造方法であって、上記受光部に含まれる光電変換領域の少なくとも一部が、上記半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、上記垂直転送レジスタ部に含まれる素子分離領域が、上記半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、上記第１の注入工程および上記第２の注入工程ののちにオーバーフローバリアとして機能する上記ｐ型半導体ウェル層が形成される工程とを備えた方法からなる。 In order to achieve the above object, a method of manufacturing a solid-state imaging device according to the present invention includes a first conductivity type semiconductor substrate, a vertical transfer register portion, a read gate portion, and a p-type semiconductor well layer adjacent to the semiconductor substrate. A solid-state imaging device manufacturing method including a light receiving unit, wherein at least a part of a photoelectric conversion region included in the light receiving unit is formed by ion implantation from the back side of the semiconductor substrate. A second implantation step in which an element isolation region included in the vertical transfer register portion is formed by ion implantation from the back side of the semiconductor substrate, and the first implantation step and the second implantation step. And a step of forming the p-type semiconductor well layer that functions as an overflow barrier later.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面（おもて面）から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。 By adopting such a method, it is possible to form a photoelectric conversion region and an overflow barrier at a deep position from the surface (front surface) of the semiconductor substrate without using a thick film resist. Can do. As a result, it is possible to efficiently absorb the input light from the outside visible light region to the near infrared light region, so that the light receiving sensitivity of the solid-state imaging device can be improved, and the sensitivity in the unit pixel is lowered. The number of pixels of the solid-state imaging device can be increased without any problem.
また、第１の注入工程および第２の注入工程を行なう前に半導体基板を裏面側から薄膜化する方法としてもよい。 Alternatively, the semiconductor substrate may be thinned from the back side before the first implantation step and the second implantation step.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面（おもて面）から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。 By adopting such a method, it is possible to form a photoelectric conversion region and an overflow barrier at a deep position from the surface (front surface) of the semiconductor substrate without using a thick film resist. Can do.
また、受光部は、正電荷蓄積領域、電荷蓄積領域および光電変換領域を含んで形成され、光電変換領域は、電荷蓄積領域に隣接した第１のｎ型光電変換領域とこれに隣接した第２のｎ型光電変換領域とを含んで形成され、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも高く形成される方法としてもよい。 The light receiving portion is formed to include a positive charge accumulation region, a charge accumulation region, and a photoelectric conversion region. The photoelectric conversion region includes a first n-type photoelectric conversion region adjacent to the charge storage region and a second adjacent to the first n-type photoelectric conversion region. In which the n-type impurity concentration of the first n-type photoelectric conversion region is higher than the n-type impurity concentration of the second n-type photoelectric conversion region. .
このような方法とすることにより、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも高く形成されるので、光電変換領域に蓄積されたキャリアを半導体基板側に吸い出すときのシャッター電圧の低電圧化を実現することができる。 By adopting such a method, the n-type impurity concentration of the first n-type photoelectric conversion region is formed higher than the n-type impurity concentration of the second n-type photoelectric conversion region, so that it is accumulated in the photoelectric conversion region. It is possible to reduce the shutter voltage when sucking out the carriers to the semiconductor substrate side.
また、受光部は、正電荷蓄積領域、電荷蓄積領域および光電変換領域を含んで形成され、光電変換領域は、電荷蓄積領域に隣接した第１のｎ型光電変換領域とこれに隣接した第２のｎ型光電変換領域とを含んで形成され、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも低く形成される方法としてもよい。 The light receiving portion is formed to include a positive charge accumulation region, a charge accumulation region, and a photoelectric conversion region. The photoelectric conversion region includes a first n-type photoelectric conversion region adjacent to the charge storage region and a second adjacent to the first n-type photoelectric conversion region. In which the n-type impurity concentration of the first n-type photoelectric conversion region is lower than the n-type impurity concentration of the second n-type photoelectric conversion region. .
このような方法とすることにより、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも低く形成されるので、半導体基板の不純物濃度のばらつきによりオーバーフローバリアの深さ方向の位置が定まらないことを防止することができ、所定の位置に定めることができる。このことにより、感度のばらつきを抑制して感度の向上を実現することができる。 By adopting such a method, the n-type impurity concentration of the first n-type photoelectric conversion region is formed lower than the n-type impurity concentration of the second n-type photoelectric conversion region. It is possible to prevent the position of the overflow barrier in the depth direction from being determined due to the variation, and the position can be determined at a predetermined position. As a result, it is possible to improve sensitivity by suppressing variations in sensitivity.
また、光電変換領域は、半導体基板の表面に近い側から順に第１のｎ型光電変換領域、第２のｎ型光電変換領域および第３のｎ型光電変換領域を含んで形成され、第２のｎ型光電変換領域のｎ型不純物濃度が第１のｎ型光電変換領域および第３のｎ型光電変換領域のｎ型不純物濃度よりも低く形成される方法としてもよい。 The photoelectric conversion region is formed including a first n-type photoelectric conversion region, a second n-type photoelectric conversion region, and a third n-type photoelectric conversion region in order from the side closer to the surface of the semiconductor substrate. Alternatively, the n-type impurity concentration in the n-type photoelectric conversion region may be lower than the n-type impurity concentration in the first n-type photoelectric conversion region and the third n-type photoelectric conversion region.
このような方法とすることにより、光電変換領域に蓄積されたキャリアを半導体基板側に吸い出すときのシャッター電圧の低電圧化を実現することができ、かつオーバーフローバリアの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができる。 By adopting such a method, it is possible to reduce the shutter voltage when sucking out the carriers accumulated in the photoelectric conversion region to the semiconductor substrate side, and set the position of the overflow barrier in the depth direction to a predetermined value. By determining the position, it is possible to improve sensitivity by suppressing variation in sensitivity.
また、第２のｎ型光電変換領域の幅が第１のｎ型光電変換領域の幅よりも広く形成される方法としてもよい。このような方法とすることにより、第２のｎ型光電変換領域の幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。 Alternatively, the second n-type photoelectric conversion region may be formed wider than the first n-type photoelectric conversion region. By adopting such a method, the width of the second n-type photoelectric conversion region can be expanded, so that the shutter voltage can be lowered and the sensitivity can be improved.
また、第３のｎ型光電変換領域の幅が第２のｎ型光電変換領域の幅よりも広く形成される方法としてもよい。このような方法とすることにより、第３のｎ型光電変換領域の幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。 Alternatively, the third n-type photoelectric conversion region may be formed wider than the second n-type photoelectric conversion region. By adopting such a method, the width of the third n-type photoelectric conversion region can be increased, so that the shutter voltage can be lowered and the sensitivity can be improved.
また、半導体基板の裏面側からイオン注入法により、ｎ型不純物注入層がｐ型半導体ウェル層に隣接して半導体基板側に形成される方法としてもよい。 Alternatively, the n-type impurity implantation layer may be formed on the semiconductor substrate side adjacent to the p-type semiconductor well layer by ion implantation from the back side of the semiconductor substrate.
このような方法とすることにより、オーバーフローバリアとして機能するｐ型半導体ウェル層に隣接して高濃度のｎ型不純物注入層を形成するので、オーバーフローバリアの位置を所定の位置に精度よく配置することができる。このことにより、半導体基板のシャッター電圧をさらに低電圧化することができる。 By adopting such a method, a high-concentration n-type impurity implantation layer is formed adjacent to the p-type semiconductor well layer functioning as an overflow barrier, so that the overflow barrier position can be accurately placed at a predetermined position. Can do. As a result, the shutter voltage of the semiconductor substrate can be further reduced.
また、本発明の固体撮像素子の製造方法は、第１導電型の半導体基板と、この半導体基板に隣接したｐ型半導体ウェル層の上に形成されたＣＭＯＳトランジスタおよび受光部とを備えたＣＭＯＳイメージセンサからなる固体撮像素子の製造方法であって、受光部に含まれる光電変換領域の少なくとも一部が半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、受光部に深さ方向と垂直な方向に隣接した素子分離領域が半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、第１の注入工程および第２の注入工程ののちにオーバーフローバリアとして機能するｐ型半導体ウェル層が形成される工程とを備えた方法からなる。 According to another aspect of the present invention, there is provided a method for manufacturing a solid-state imaging device, comprising: a first conductivity type semiconductor substrate; a CMOS image comprising a CMOS transistor and a light receiving portion formed on a p-type semiconductor well layer adjacent to the semiconductor substrate. A method for manufacturing a solid-state imaging device including a sensor, wherein a first implantation step in which at least a part of a photoelectric conversion region included in a light receiving portion is formed by ion implantation from the back side of a semiconductor substrate, and a depth in the light receiving portion As an overflow barrier after the second implantation step in which the element isolation region adjacent to the vertical direction is formed by ion implantation from the back surface side of the semiconductor substrate, the first implantation step, and the second implantation step And a step of forming a functioning p-type semiconductor well layer.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。 By adopting such a method, the photoelectric conversion region and the overflow barrier can be formed at a deep position from the surface of the semiconductor substrate without using a thick film resist, and it is possible to cope with further miniaturization. As a result, it is possible to efficiently absorb the input light from the outside visible light region to the near infrared light region, so that the light receiving sensitivity of the solid-state imaging device can be improved, and the sensitivity in the unit pixel is lowered. The number of pixels of the solid-state imaging device can be increased without any problem.
また、第１の注入工程および第２の注入工程を行なう前に半導体基板を裏面側から薄膜化する方法としてもよい。 Alternatively, the semiconductor substrate may be thinned from the back side before the first implantation step and the second implantation step.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。 By adopting such a method, the photoelectric conversion region and the overflow barrier can be formed at a deep position from the surface of the semiconductor substrate without using a thick film resist, and it is possible to cope with further miniaturization.
本発明の固体撮像素子の製造方法によると、厚膜レジストを使用することなく半導体基板の表面（おもて面）から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。 According to the method for manufacturing a solid-state imaging device of the present invention, a photoelectric conversion region and an overflow barrier can be formed at a deep position from the surface (front surface) of a semiconductor substrate without using a thick film resist. Can respond. As a result, it is possible to efficiently absorb the input light from the outside visible light region to the near infrared light region, so that the light receiving sensitivity of the solid-state imaging device can be improved, and the sensitivity in the unit pixel is lowered. The number of pixels of the solid-state imaging device can be increased without any problem.
以下、本発明の実施の形態にかかる固体撮像素子の製造方法について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。 Hereinafter, a method for manufacturing a solid-state imaging device according to an embodiment of the present invention will be described with reference to the drawings. In addition, what attached | subjected the same code | symbol in drawing may abbreviate | omit description.
（実施の形態１）
図１（ａ）は本発明の実施の形態１にかかる固体撮像素子の製造方法により作製した固体撮像素子１０の断面図、図１（ｂ）は本製造方法の主要部のフローチャートを示す。ここでは、固体撮像素子１０は、オーバーフロードレイン方式の固体撮像素子を示している。
(Embodiment 1)
FIG. 1A is a cross-sectional view of a solid-
図１（ａ）に示すように固体撮像素子１０は、半導体基板１１上に隣接したｐ型半導体ウェル層１２上に受光部１３、読み出しゲート部１４および垂直転送レジスタ部１５が配置されている。
As shown in FIG. 1A, in the solid-
これらの受光部１３、読み出しゲート部１４および垂直転送レジスタ部１５は、ゲート絶縁膜１６に覆われており、読み出しゲート部１４および垂直転送レジスタ部１５におけるゲート絶縁膜１６上に転送電極１７が形成されている。
The
そして、おもて面（以下、「表面」とする）１６ａおよび転送電極１７を保護する透明な層間絶縁膜１８とこの上に形成された遮光膜１９の開口から受光部１３に外部から入力光２０を取り込み、この入力光２０を基に生成された電気信号が、転送電極１７により転送されている。
Then, the input light from the outside to the
ここで、受光部１３は、表面１６ａに近い側からｐ＋型の正電荷蓄積領域１３ａ、ｎ型の電荷蓄積領域１３ｂ、ｎ−型の第１のｎ型光電変換領域１３ｃおよびｎ−型の第２のｎ型光電変換領域１３ｄを含んで形成されている。
Here, the
また、垂直転送レジスタ部１５は、表面１６ａに近い側からｎ型の転送チャネル領域１５ａ、ｐ型半導体ウェル領域１５ｂ、第１のｐ型素子分離領域１５ｃおよび第２のｐ型素子分離領域１５ｄを含んで形成されている。なお、受光部１３および垂直転送レジスタ部１５などの間は半導体基板１１上に最初に形成されたエピタキシャル層１１ａにより分離されている。
The vertical
また、隣接する画素への電荷の流出を防ぐために受光部１３の隣接する画素の側であって、ゲート絶縁膜１６の下にｐ＋型のチャネルストップ領域１１ｂが形成されている。
Further, a p + -type
このように構成された固体撮像素子１０は、図１（ｂ）に示されるフローチャートを用いて製造される。
The solid-
すなわち、本実施の形態１に示す製造方法は、第１導電型の半導体基板１１と、この半導体基板１１に隣接したｐ型半導体ウェル層１２の上に垂直転送レジスタ部１５、読み出しゲート部１４および受光部１３とを備えた固体撮像素子の製造方法である。
That is, in the manufacturing method shown in the first embodiment, the vertical
本製造方法は、受光部１３に含まれる光電変換領域１３ｃ、１３ｄの少なくとも一部が、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される第１の注入工程Ｓ１０３と、垂直転送レジスタ部１５に含まれる素子分離領域１５ｃ、１５ｄが、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される第２の注入工程Ｓ１０４とを備えている。
This manufacturing method includes a first implantation step S103 in which at least a part of the
そして、さらに第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４ののちにオーバーフローバリアとして機能するｐ型半導体ウェル層１２が形成される工程Ｓ１０５とを備えた方法から構成される。
The method further includes a step S105 in which the p-type
このような方法とすることにより、厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
By adopting such a method, it is possible to form the
このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光２０を効率よく吸収できるので、固体撮像素子１０の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像素子１０の多画素化を行なうことができる。
As a result, the input light 20 from the outside visible light region to the near infrared light region can be efficiently absorbed, so that the light receiving sensitivity of the solid-
これらの工程を行なう前に本製造方法は、図１（ｂ）に示すように表面１６ａ側に拡散領域を形成し、光学部材を配置する工程Ｓ１０１と裏面１６ｂ側から薄膜化する工程Ｓ１０２とを備えている。
Before performing these steps, this manufacturing method includes a step S101 for forming a diffusion region on the
すなわち、第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４を行なう前に半導体基板１１を裏面１６ｂ側から薄膜化する方法としてもよい。
That is, the
このような方法とすることにより、裏面１６ｂ側から通常のエネルギーのイオン注入装置によりイオン注入を行ない、半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができる。
By adopting such a method, ion implantation is performed from the
したがって、厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができる。
Therefore, the
次に図２から図４を用いて、本実施の形態１の固体撮像素子の製造方法について詳細に説明する。図２（ａ）から図２（ｃ）、図３（ａ）と図３（ｂ）および図４（ａ）と図４（ｂ）は、本製造方法のフローチャートを示す。 Next, the manufacturing method of the solid-state imaging device according to the first embodiment will be described in detail with reference to FIGS. 2 (a) to 2 (c), FIG. 3 (a) and FIG. 3 (b), and FIG. 4 (a) and FIG. 4 (b) show a flowchart of this manufacturing method.
図２（ａ）に示すように第１導電型の半導体基板１１上に第２導電型半導体領域を有するエピタキシャル層１１ａを積層した構造を用意する。ここで、半導体基板１１は、例えば厚さ８００μｍ、８インチ径のＳｉ基板を使用し、エピタキシャル層１１ａは４μｍから６μｍの厚さにＳｉ単結晶をエピタキシャルに積層している。
As shown in FIG. 2A, a structure is prepared in which an
次に、図２（ｂ）に示すように垂直転送レジスタ部１５を構成する転送チャネル領域１５ａおよびｐ型半導体ウェル領域１５ｂを表面１６ａ側から通常のイオン注入により形成する。
Next, as shown in FIG. 2B, the
また、受光部１３を構成する正電荷蓄積領域１３ａおよび電荷蓄積領域１３ｂならびにチャネルストップ領域１１ｂをそれぞれ通常のイオン注入により形成する。そして、これらを覆うようにゲート絶縁膜１６を形成している。
Further, the positive
そして、図２（ｃ）に示すように表面１６ａ側から受光部１３を構成する第１のｎ型光電変換領域１３ｃを通常のエネルギーのイオンビーム１１ｃを注入することにより形成している。このときに受光部１３以外の領域はレジスト１６ｃで覆われて保護されている。
Then, as shown in FIG. 2C, the first n-type
続いて、図３（ａ）に示すように表面１６ａ側から垂直転送レジスタ部１５を構成する第１のｐ型素子分離領域１５ｃを通常のエネルギーのイオンビーム１１ｃを注入することにより形成している。このときに垂直転送レジスタ部１５以外の領域はレジスト１６ｄで覆われて保護されている。
Subsequently, as shown in FIG. 3A, the first p-type
次に図３（ｂ）に示すように表面１６ａ側のゲート絶縁膜１６の上に、例えばポリシリコン膜よりなる転送電極１７が形成されている。
Next, as shown in FIG. 3B, a
そして、ゲート絶縁膜１６および転送電極１７を覆って形成された層間絶縁膜１８の上に、例えばタングステンなどの遮光膜１９、オンチップカラーフィルタ２１およびオンチップレンズ２２を形成したのち、樹脂などの平坦化膜２３により平坦化したのち、ガラス基板２４を配置している。なお、オンチップカラーフィルタ２１の下部は、例えばＢＰＳＧ膜２１ａにより平坦化されている。
A
以上、図２および図３に示すように、表面１６ａ側に正電荷蓄積領域１３ａなどの拡散領域を形成し、遮光膜１９、オンチップカラーフィルタ２１およびオンチップレンズ２２などの光学部材を配置する工程Ｓ１０１が実施される。
2 and 3, the diffusion region such as the positive
次に、図４（ａ）に示すように裏面１６ｂから薄膜化する工程Ｓ１０２において、半導体基板１１の裏面１６ｂ側を、例えばＣＭＰ技術により削除して半導体基板１１の膜厚を１μｍから３μｍ程度にまで薄膜化する。
Next, as shown in FIG. 4A, in the step S102 of thinning from the
そののち、第１の注入工程Ｓ１０３において半導体基板１１の裏面１６ｂより、加速エネルギーを２ＭｅＶ〜５ＭｅＶ程度でイオン注入が行なわれて次の領域を形成する。
After that, in the first implantation step S103, ion implantation is performed from the
すなわち、図４（ａ）に示すようにイオンビーム１１ｄをイオン注入することにより、第２のｎ型光電変換領域１３ｄを形成する。このときに、受光部１３以外の領域はレジスト１６ｄで覆われて保護されている。
That is, as shown in FIG. 4A, the
そして、続いて第２の注入工程Ｓ１０４において、図４（ｂ）に示すように垂直転送レジスタ部１５を構成する第２のｐ型素子分離領域１５ｄを形成したのちに裏面１６ｂ側からｐ型半導体ウェル層１２が形成される工程Ｓ１０５が実施される。このようにして、光学領域２５を含む固体撮像素子３０を製造することができる。
Then, in the second implantation step S104, after forming the second p-type
なお、半導体基板１１を１μｍ以下に薄膜化しても、表面１６ａ側に形成されたオンチップレンズ２２などの光学部材を含む光学領域２５が６００μｍから１０００μｍ程度の厚さがあり、半導体基板１１と一体化しているので一連のフローチャートにおいてこれらを含む８インチ基板を製造工程で扱うことに関して通常の半導体素子の８インチ基板の製造工程と何ら変わることなく扱うことができる。
Even if the thickness of the
また、上述したように厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
Further, as described above, the
上述した本実施の形態１の固体撮像素子の製造方法を基本的に用いて製造された固体撮像素子を以下の実施の形態２から６において説明する。 The solid-state imaging device manufactured basically using the manufacturing method of the solid-state imaging device of the first embodiment described above will be described in the following second to sixth embodiments.
（実施の形態２）
図５は本発明の実施の形態２にかかる固体撮像素子３５の概略構成を示す図で、図５（ａ）は断面図、図５（ｂ）は表面１６ａからの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図である。
(Embodiment 2)
FIG. 5 is a diagram showing a schematic configuration of a solid-
図５（ａ）に示すように受光部１３は、正電荷蓄積領域１３ａ、電荷蓄積領域１３ｂおよび光電変換領域１３ｃ、１３ｄを含んで形成されている。
As shown in FIG. 5A, the
そして、電荷蓄積領域１３ｂに隣接した第１のｎ型光電変換領域１３ｃとこれに隣接した第２のｎ型光電変換領域１３ｄとが形成され、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも高く形成される方法により形成されている。このｎ型不純物濃度の大小関係を付加して製造しているところが実施の形態１で示した固体撮像素子１０と異なるところである。
Then, a first n-type
図５（ａ）および図５（ｂ）に示すように本実施の形態２は、従来例の素子構造での光電変換領域が一様な構造に比べて第１のｎ型光電変換領域１３ｃと第２のｎ型光電変換領域１３ｄとに分離して、それぞれのｎ型不純物濃度を異なったものとしている。また、第２のｎ型光電変換領域１３ｄの半導体基板１１側に隣接してｐ型半導体ウェル層１２を設けている。
As shown in FIGS. 5A and 5B, the second embodiment is different from the conventional n-type
このような不純物プロファイル３１の設計により製造している結果、従来例のポテンシャルプロファイル３２ａと比較して、第１のｎ型光電変換領域１３ｃでのポテンシャルプロファイル３２ｂが深く形成されている。
As a result of manufacturing by designing the
このことにより半導体基板１１に電圧を印加した場合、例えば１５Ｖ程度の電圧を基板に印加すると従来例のポテンシャルプロファイル３３ａよりも本実施の形態２のポテンシャルプロファイル３３ｂの方が電荷蓄積領域１３ｂから半導体基板１１に電荷を逃がすときの電荷蓄積領域１３ｂに隣接した障壁を低く形成することができる。
Thus, when a voltage is applied to the
したがって、本実施の形態２の構成で製造された固体撮像素子３５は、従来例の構成よりも半導体基板１１に電荷を逃がしやすくなり電子シャッター電圧が低減されることになる。
Therefore, the solid-
すなわち、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも高く形成されるので、光電変換領域１３ｃ、１３ｄなどに蓄積されたキャリアを半導体基板１１側に吸い出すときのシャッター電圧の低電圧化を実現することができる。
That is, since the n-type impurity concentration of the first n-type
（実施の形態３）
図６は本発明の実施の形態３にかかる固体撮像素子４０の概略構成を示す図で、図６（ａ）は断面図、図６（ｂ）は表面１６ａからの深さ方向の不純物プロファイル４１と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 3)
6A and 6B are diagrams showing a schematic configuration of the solid-
図６（ａ）に示すように受光部１３は、正電荷蓄積領域１３ａ、電荷蓄積領域１３ｂおよび光電変換領域１３ｃ、１３ｄを含んで形成されている。
As shown in FIG. 6A, the
そして、電荷蓄積領域１３ｂに隣接した第１のｎ型光電変換領域１３ｃとこれに隣接した第２のｎ型光電変換領域１３ｄとが形成され、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも低く形成される方法により形成されている。このｎ型不純物濃度の大小関係を付加して製造しているところが実施の形態１で示した固体撮像素子１０と異なるところである。
Then, a first n-type
図６（ａ）および図６（ｂ）に示すように本実施の形態３は、従来例の素子構造での光電変換領域が一様な構造に比べて第１のｎ型光電変換領域１３ｃと第２のｎ型光電変換領域１３ｄとに分離して、それぞれのｎ型不純物濃度を異なったものとしている。
As shown in FIGS. 6A and 6B, the third embodiment is different from the first n-type
また、第２のｎ型光電変換領域１３ｄの半導体基板１１側に隣接してｐ型半導体ウェル層１２を設けている。このような不純物プロファイル４１の設計により製造している結果、従来例のポテンシャルプロファイル４１ａと比較して、第１のｎ型光電変換領域１３ｃでのポテンシャルプロファイル４１ｂが深く形成されている。
A p-type
このような構成とすることにより、第２のｎ型光電変換領域１３ｄとｐ型半導体ウェル層１２との間のｐｎ接合容量が増加することで、半導体基板１１のドーパント濃度むらによるオーバーフローバリア４１ｃのポテンシャル変動を制御し、感度のばらつきを抑制することができる。
With such a configuration, the pn junction capacitance between the second n-type
すなわち、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が、第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも低く形成されるので、半導体基板１１の不純物濃度のばらつきによりオーバーフローバリア４１ｃの深さ方向の位置が定まらないことを防止することができ、所定の位置に定めることができる。このことにより、感度のばらつきを抑制して感度の向上を実現することができる。
That is, since the n-type impurity concentration of the first n-type
（実施の形態４）
図７は本発明の実施の形態４にかかる固体撮像素子４５の概略構成を示す図で、図７（ａ）は断面図、図７（ｂ）は表面１６ａからの深さ方向の不純物プロファイル４６と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 4)
7A and 7B are diagrams showing a schematic configuration of a solid-
図７（ａ）に示すように本実施の形態４に示す固体撮像素子４５の受光部１３において、実施の形態２および３の固体撮像素子３５、４０とは、第２のｎ型光電変換領域１３ｄの幅Ｗ２が、第１のｎ型光電変換領域１３ｃの幅Ｗ１よりも広く形成される方法として構成されている。
As shown in FIG. 7A, in the
このような方法とすることにより、第２のｎ型光電変換領域１３ｄの注入断面積が拡大されることで、近赤外光領域の実質的な光電変換領域がさらに拡大され、感度の向上が可能である。
By adopting such a method, the injection cross-sectional area of the second n-type
また、実施の形態３と同様に、図７（ｂ）に示す第２のｎ型光電変換領域１３ｄでのポテンシャルプロファイル４６ｂが従来例のポテンシャルプロファイル４６ａに比べて深く形成されるため、第２のｎ型光電変換領域１３ｄとｐ型半導体ウェル層１２との間のｐｎ接合容量が増加する。
Similarly to the third embodiment, the
このことにより、半導体基板１１のドーパント濃度むらによるオーバーフローバリア４６ｃのポテンシャル変動を制御することができるので、感度のばらつきを低減することが可能である。したがって、第２のｎ型光電変換領域１３ｄの幅Ｗ２を拡大することにより、シャッター電圧の低電圧化と感度の向上を実現することができる。
As a result, the potential fluctuation of the
（実施の形態５）
図８は本発明の実施の形態５にかかる固体撮像素子５０の概略構成を示す図で、図８（ａ）は断面図、図８（ｂ）は表面１６ａからの深さ方向の不純物プロファイル５１と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 5)
FIG. 8 is a diagram showing a schematic configuration of a solid-
図８（ａ）に示すように固体撮像素子５０の受光部１３において、光電変換領域１３ｃ、１３ｄ、１３ｅは、半導体基板１１の表面１６ａに近い側から順に第１のｎ型光電変換領域１３ｃ、第２のｎ型光電変換領域１３ｄおよび第３のｎ型光電変換領域１３ｅを含んで形成されている。そして、第２のｎ型光電変換領域１３ｄのｎ型不純物濃度が、第１のｎ型光電変換領域１３ｃおよび第３のｎ型光電変換領域１３ｅのｎ型不純物濃度よりも低く形成される方法として実施されている。
As shown in FIG. 8A, in the
図８（ｂ）に示すようにポテンシャルプロファイル５１ｂは、従来例のポテンシャルプロファイル５１ａに比べて深く形成され、オーバーフローバリア５１ｃのポテンシャル変動を制御できることが示されている。このことにより、実施の形態２および３において示した両方の効果を合わせもつことがわかる。
As shown in FIG. 8B, the
したがって、このような方法とすることにより、光電変換領域１３ｃ、１３ｄ、１３ｅに蓄積されたキャリアを半導体基板１１側に吸い出すときのシャッター電圧の低電圧化を実現することができる。そして、同時にオーバーフローバリア５１ｃの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができる。
Therefore, by adopting such a method, it is possible to realize a reduction in shutter voltage when the carriers accumulated in the
なお、本実施の形態５においても実施の形態４と同様に、第３のｎ型光電変換領域１３ｅの幅が、第２のｎ型光電変換領域１３ｄの幅よりも広く形成される方法としてもよい。このような方法とすることにより、第３のｎ型光電変換領域１３ｅの幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。
In the fifth embodiment, as in the fourth embodiment, the third n-type
（実施の形態６）
図９は本発明の実施の形態６にかかる固体撮像素子５５の概略構成を示す図で、図９（ａ）は断面図、図９（ｂ）は表面１６ａからの深さ方向の不純物プロファイル５６と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 6)
FIG. 9 is a diagram showing a schematic configuration of a solid-state imaging element 55 according to the sixth embodiment of the present invention. FIG. 9A is a cross-sectional view, and FIG. 9B is an
図９（ａ）の固体撮像素子５５は、実施の形態２において示した図５（ａ）の固体撮像素子３５とほぼ同様の構成としているが、ｐ型半導体ウェル層１２と半導体基板１１との間にｎ型不純物注入層１３ｆが形成されているところが異なっている。
The solid-state imaging device 55 in FIG. 9A has substantially the same configuration as the solid-
すなわち、本実施の形態６の製造方法は、半導体基板１１の裏面１６ｂ側からイオン注入法によりｎ型不純物注入層１３ｆが、ｐ型半導体ウェル層１２に隣接して半導体基板１１側に形成される方法としている。ここでｎ型不純物注入層１３ｆは高濃度に不純物を注入したｎ＋型不純物領域として形成している。
That is, in the manufacturing method of the sixth embodiment, the n-type
図９（ｂ）は電圧を印加した場合と印加しない場合の本実施の形態６のポテンシャルプロファイル５６ｂ、５７ｂおよび従来例のポテンシャルプロファイル５６ａ、５７ａを示している。
FIG. 9B shows the
図９（ａ）および図９（ｂ）に示すようにｐ型半導体ウェル層１２と高濃度のｎ＋型不純物領域として形成しているｎ型不純物注入層１３ｆとの間のｐｎ接合容量が増加している。このことにより、シャッター電圧の調整が可能となり、シャッター電圧の低減化ができる。また、基板の濃度むらによるオーバーフローバリア５６ｃのポテンシャル変動が抑制され、感度のばらつきを低減することもできる。
As shown in FIGS. 9A and 9B, the pn junction capacitance between the p-type
（実施の形態７）
図１０は本発明の実施の形態７にかかる固体撮像素子の製造方法により作製した固体撮像素子６０の断面図を示す。ここでは、固体撮像素子６０は、ＣＭＯＳイメージセンサを示している。
(Embodiment 7)
FIG. 10 is a cross-sectional view of a solid-
図１０に示すように本実施の形態７の製造方法は、第１導電型の半導体基板１１と、この半導体基板１１に隣接したｐ型半導体ウェル層１２の上に形成されたＣＭＯＳトランジスタ６１および受光部６２とを備えたＣＭＯＳイメージセンサからなる固体撮像素子の製造方法である。
As shown in FIG. 10, the manufacturing method of the seventh embodiment includes a first conductivity
そして、受光部６２に含まれる第１のｎ型光電変換領域６２ａおよび第２のｎ型光電変換領域６２ｂの少なくとも一部が、図１（ｂ）に示す第１の注入工程Ｓ１０３、第２の注入工程Ｓ１０４およびｐ型半導体ウェル層１２が形成される工程Ｓ１０５を含んだ製造方法により製作される。なお、図１０に示すように受光部６２には正電荷蓄積領域６２ｃも含まれている。
In addition, at least a part of the first n-type
ここで、第１の注入工程Ｓ１０３は図１０に示されるように半導体基板１１の裏面１６ｂ側からイオンビーム６３を注入するイオン注入法により形成される工程である。
Here, the first implantation step S103 is a step formed by an ion implantation method in which an
そして、第２の注入工程Ｓ１０４は受光部６２に深さ方向と垂直な方向に隣接した素子分離領域６４が、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される工程である。第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４ののちに、ｐ型半導体ウェル層１２が形成される工程Ｓ１０５が実施され、オーバーフローバリアとして機能するｐ型半導体ウェル層が形成される。
The second implantation step S104 is a step in which the
このような方法とすることにより、実施の形態１から６と同様に厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域６２ａ、６２ｂおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
By adopting such a method,
このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像素子６０の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像素子６０の多画素化を行なうことができる。
As a result, the input light from the outside visible light region to the near infrared light region can be efficiently absorbed, so that the light receiving sensitivity of the solid-
また、第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４を行なう前に半導体基板１１を裏面１６ｂ側から薄膜化する方法としてもよい。
Alternatively, the
このような方法とすることにより、厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域６２ａ、６２ｂおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
By adopting such a method, the
さらに、第２のｎ型光電変換領域６２ｂを半導体基板１１の裏面１６ｂからのイオン注入により形成することにより、ゲート電極６１ａの下の領域も光電変換領域として利用することができ、感度の向上を図ることができる。
Furthermore, by forming the second n-type
なお、実施の形態２から６までに記載した受光部を構成する光電変換領域の構造を形成する製造方法については、本実施の形態７に示すＣＭＯＳイメージセンサからなる固体撮像素子についても十分に適用することができる。 It should be noted that the manufacturing method for forming the structure of the photoelectric conversion region constituting the light receiving portion described in the second to sixth embodiments is sufficiently applicable to the solid-state imaging device including the CMOS image sensor shown in the seventh embodiment. can do.
本発明の固体撮像素子の製造方法は、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。 The solid-state imaging device manufacturing method of the present invention can form a photoelectric conversion region and an overflow barrier at a deep position from the surface of a semiconductor substrate without using a thick film resist, and can cope with further miniaturization. it can.
このことにより、固体撮像装置の受光感度を向上させることができ、かつ単位画素での感度が低下することなく多画素化を行なうことができ有用である。 As a result, the light receiving sensitivity of the solid-state imaging device can be improved, and the number of pixels can be increased without lowering the sensitivity of the unit pixels, which is useful.
さらに、イオン注入法による注入プロファイルに特徴をもたせることで、シャッター電圧の低電圧化やオーバーフローバリアの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができ有用である。 Furthermore, by providing a characteristic to the implantation profile by the ion implantation method, by reducing the shutter voltage and setting the position in the depth direction of the overflow barrier to a predetermined position, it is possible to suppress sensitivity variations and improve sensitivity. Can be realized and useful.
１０，３０，３５，４０，４５，５０，５５，６０ 固体撮像素子
１１ 半導体基板
１１ａ エピタキシャル層
１１ｂ チャネルストップ領域
１１ｃ，１１ｄ，６３ イオンビーム
１２ ｐ型半導体ウェル層
１３，６２ 受光部
１３ａ，６２ｃ 正電荷蓄積領域
１３ｂ 電荷蓄積領域
１３ｃ，６２ａ 第１のｎ型光電変換領域
１３ｄ，６２ｂ 第２のｎ型光電変換領域
１３ｅ 第３のｎ型光電変換領域
１３ｆ ｎ型不純物注入層
１４ 読み出しゲート部
１５ 垂直転送レジスタ部
１５ａ 転送チャネル領域
１５ｂ ｐ型半導体ウェル領域
１５ｃ 第１のｐ型素子分離領域
１５ｄ 第２のｐ型素子分離領域
１６ ゲート絶縁膜
１６ａ おもて面（表面）
１６ｂ 裏面
１６ｃ，１６ｄ レジスト
１７ 転送電極
１８ 層間絶縁膜
１９ 遮光膜
２０ 入力光
２１ オンチップカラーフィルタ
２１ａ ＢＰＳＧ膜
２２ オンチップレンズ
２３ 平坦化膜
２４ ガラス基板
２５ 光学領域
３１，４１，４６，５１，５６ 不純物プロファイル
３２ａ，３２ｂ，３３ａ，３３ｂ，４１ａ，４１ｂ，４６ａ，４６ｂ，５１ａ，５１ｂ，５６ａ，５６ｂ，５７ａ，５７ｂ ポテンシャルプロファイル
４１ｃ，４６ｃ，５１ｃ，５６ｃ オーバーフローバリア
６１ ＣＭＯＳトランジスタ
６１ａ ゲート電極
６４ 素子分離領域
10, 30, 35, 40, 45, 50, 55, 60 Solid-
Claims (10)
前記受光部に含まれる光電変換領域の少なくとも一部が、前記半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、
前記垂直転送レジスタ部に含まれる素子分離領域が、前記半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、
前記第１の注入工程および前記第２の注入工程ののちにオーバーフローバリアとして機能する前記ｐ型半導体ウェル層が形成される工程とを備えた固体撮像素子の製造方法。 A method for manufacturing a solid-state imaging device, comprising: a first conductivity type semiconductor substrate; and a vertical transfer register portion, a read gate portion, and a light receiving portion on a p-type semiconductor well layer adjacent to the semiconductor substrate,
A first implantation step in which at least a part of the photoelectric conversion region included in the light receiving unit is formed by ion implantation from the back side of the semiconductor substrate;
A second implantation step in which an element isolation region included in the vertical transfer register portion is formed by ion implantation from the back side of the semiconductor substrate;
And a step of forming the p-type semiconductor well layer functioning as an overflow barrier after the first injection step and the second injection step.
前記受光部に含まれる光電変換領域の少なくとも一部が前記半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、
前記受光部に深さ方向と垂直な方向に隣接した素子分離領域が前記半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、
前記第１の注入工程および前記第２の注入工程ののちにオーバーフローバリアとして機能する前記ｐ型半導体ウェル層が形成される工程とを備えた固体撮像素子の製造方法。 A method for producing a solid-state imaging device comprising a CMOS image sensor comprising a semiconductor substrate of a first conductivity type and a CMOS transistor and a light receiving portion formed on a p-type semiconductor well layer adjacent to the semiconductor substrate,
A first implantation step in which at least a part of the photoelectric conversion region included in the light receiving portion is formed by ion implantation from the back surface side of the semiconductor substrate;
A second implantation step in which an element isolation region adjacent to the light receiving portion in a direction perpendicular to the depth direction is formed from the back side of the semiconductor substrate by an ion implantation method;
And a step of forming the p-type semiconductor well layer functioning as an overflow barrier after the first injection step and the second injection step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008157751A JP2009302448A (en) | 2008-06-17 | 2008-06-17 | Manufacturing method of solid-state imaging element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008157751A JP2009302448A (en) | 2008-06-17 | 2008-06-17 | Manufacturing method of solid-state imaging element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009302448A true JP2009302448A (en) | 2009-12-24 |
Family
ID=41549012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008157751A Pending JP2009302448A (en) | 2008-06-17 | 2008-06-17 | Manufacturing method of solid-state imaging element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009302448A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108321164A (en) * | 2018-02-28 | 2018-07-24 | 德淮半导体有限公司 | Imaging sensor and forming method thereof |
| CN110137191A (en) * | 2019-04-19 | 2019-08-16 | 德淮半导体有限公司 | Imaging sensor and forming method thereof |
| CN112786626A (en) * | 2019-11-04 | 2021-05-11 | 爱思开海力士有限公司 | Image sensing device and forming method thereof |
-
2008
- 2008-06-17 JP JP2008157751A patent/JP2009302448A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108321164A (en) * | 2018-02-28 | 2018-07-24 | 德淮半导体有限公司 | Imaging sensor and forming method thereof |
| CN110137191A (en) * | 2019-04-19 | 2019-08-16 | 德淮半导体有限公司 | Imaging sensor and forming method thereof |
| CN112786626A (en) * | 2019-11-04 | 2021-05-11 | 爱思开海力士有限公司 | Image sensing device and forming method thereof |
| US11749704B2 (en) | 2019-11-04 | 2023-09-05 | SK Hynix Inc. | Method for forming photoelectric conversion element of image sensing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102214822B1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| CN113437105B (en) | Solid-state image sensing device and electronic device | |
| TWI225304B (en) | Solid-state image sensing device and camera system using the same | |
| KR100846005B1 (en) | Angled pinned photodiode for high quantum efficiency and method of formation | |
| US7217961B2 (en) | Solid-state image pickup device and method for producing the same | |
| JP6355311B2 (en) | Solid-state imaging device, manufacturing method thereof, and imaging system | |
| KR20170008733A (en) | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device | |
| US20150008482A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW201110336A (en) | CMOS pixel with dual-element transfer gate | |
| KR20110132517A (en) | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus | |
| KR20190086660A (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging device | |
| US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
| US9853072B2 (en) | Solid-state imaging element and manufacturing method for solid-state imaging element | |
| JP2009065155A (en) | Image sensor | |
| TWI464867B (en) | Solid-state image pickup device and method for manufacturing same, and image pickup apparatus | |
| JP2009302448A (en) | Manufacturing method of solid-state imaging element | |
| JP2009065156A (en) | Method of manufacturing image sensor | |
| JP2017220603A (en) | Solid state imaging device and manufacturing method of solid state imaging device | |
| JP4910275B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| EP2519973B1 (en) | Image sensor with doped transfer gate | |
| US9520436B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR100853793B1 (en) | CMOS Image Sensor and Method of Manufaturing Thereof | |
| JP2011205037A (en) | Solid-state imaging apparatus, and method of manufacturing the same | |
| JP2003318383A (en) | Solid-state image sensor and method for manufacturing the same | |
| JP2016207791A (en) | Manufacturing method for imaging apparatus |