JP2016207791A - Manufacturing method for imaging apparatus - Google Patents
Manufacturing method for imaging apparatus Download PDFInfo
- Publication number
- JP2016207791A JP2016207791A JP2015086263A JP2015086263A JP2016207791A JP 2016207791 A JP2016207791 A JP 2016207791A JP 2015086263 A JP2015086263 A JP 2015086263A JP 2015086263 A JP2015086263 A JP 2015086263A JP 2016207791 A JP2016207791 A JP 2016207791A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- gate electrode
- type semiconductor
- photoelectric conversion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は撮像装置の製造方法に関するものであり、具体的には画素内に電荷保持部を有する撮像装置の製造方法に関するものである。 The present invention relates to a method for manufacturing an imaging device, and more particularly to a method for manufacturing an imaging device having a charge holding portion in a pixel.
近年、撮像装置のさらなる高性能化のために画素内に光電変換部およびフローティングディフュージョン（以下、ＦＤ）とは別に電荷保持部を有する構成が検討されている。画素内の電荷保持部は、全画素の露光の開始と終了を同時に制御するグローバル電子シャッタを実現するために設けられている。 In recent years, in order to further improve the performance of an imaging apparatus, a configuration in which a charge holding unit is provided separately from a photoelectric conversion unit and a floating diffusion (hereinafter referred to as FD) in a pixel has been studied. The charge holding unit in the pixel is provided to realize a global electronic shutter that simultaneously controls the start and end of exposure of all pixels.
電荷保持部は、電荷を保持する半導体領域を有しており、この半導体領域の大部分が光電変換部から電荷保持部への電荷の転送を制御するゲート電極によって覆われていない構成（特許文献１）と、覆われている構成（特許文献２）が知られている。 The charge holding portion has a semiconductor region for holding charge, and most of the semiconductor region is not covered with a gate electrode that controls transfer of charge from the photoelectric conversion portion to the charge holding portion (Patent Document) 1) and a covered structure (Patent Document 2) are known.
特許文献１には、画素内に光電変換部およびＦＤとは別に電荷保持部を有する撮像装置の製造方法が開示されている。特許文献１では、ゲート電極を形成した後に転送トランジスタのゲート電極に対してセルフアラインとなるようにイオン注入をすることで光電変換部のＰＮ接合を形成するＮ型半導体領域と電荷保持部のＰＮ接合を形成するＮ型半導体領域を形成する方法が開示されている。
特許文献１に開示された製造方法では、光電変換部および電荷保持部のＮ型半導体領域の両者を形成する際のイオン注入にゲート電極をマスクとして用いている。ゲート電極は画素の微細化の要望などから薄膜化することが求められており、このようなゲート電極をマスクとして用いると、イオン注入時のイオン注入エネルギーに制約が生じる。
In the manufacturing method disclosed in
本発明は上記課題に鑑み、微細化が進み、ゲート電極が薄膜化された際においても、ゲート電極の薄膜化の影響を受けることなく、光電変換部もしくは電荷保持部を形成することが可能な撮像装置の製造方法を提供することを目的とする。 In view of the above problems, the present invention can form a photoelectric conversion portion or a charge holding portion without being affected by thinning of the gate electrode even when miniaturization proceeds and the gate electrode is thinned. An object of the present invention is to provide a method for manufacturing an imaging device.
本発明の撮像装置の製造方法は、ＰＮ接合の一方の半導体領域からなる第１導電型の第１半導体領域を有する光電変換部と、ＰＮ接合の一方の半導体領域からなり、光電変換部で生じた電荷を保持する第１導電型の第２半導体領域を有する電荷保持部と、光電変換部で生じた電荷の電荷保持部への転送を制御する第１ゲート電極と、を有する、画素を複数有し、第２半導体領域の第１ゲート電極と重ならない部分の面積は、第１ゲート電極と重なる部分の面積より大きい撮像装置の製造方法であって、第１ゲート電極を形成する前に、第１半導体領域および第２半導体領域の少なくとも一方の領域を形成することを特徴とする。 The manufacturing method of the imaging device of the present invention includes a photoelectric conversion unit having a first semiconductor region of a first conductivity type composed of one semiconductor region of a PN junction and one semiconductor region of a PN junction, and is generated in the photoelectric conversion unit. A plurality of pixels each having a charge holding portion having a second semiconductor region of a first conductivity type that holds the charged charge, and a first gate electrode that controls transfer of the charge generated in the photoelectric conversion portion to the charge holding portion. And an area of the second semiconductor region that does not overlap the first gate electrode is larger than the area of the portion that overlaps the first gate electrode. At least one of a first semiconductor region and a second semiconductor region is formed.
本発明によれば、光電変換部の一部となるＮ型半導体領域と電荷保持部の一部となるＮ型半導体領域の少なくとも一方は、ゲート電極の厚みによるイオン注入の制約を受けない。 According to the present invention, at least one of the N-type semiconductor region that is part of the photoelectric conversion portion and the N-type semiconductor region that is part of the charge holding portion is not restricted by ion implantation due to the thickness of the gate electrode.
実施例を挙げて本発明を詳細に説明する。各図面は１画素のみを示すが、実際の装置においては画素を複数備えた構成となっている。同一の部材については各図で同様の符号を付している。また、以下に説明する実施例は、発明の１つの実施形態であって、これに限定されるものではない。 The present invention will be described in detail with reference to examples. Although each drawing shows only one pixel, an actual apparatus has a configuration including a plurality of pixels. The same members are denoted by the same reference numerals in the respective drawings. Moreover, the Example described below is one embodiment of the invention, and the present invention is not limited to this.
（実施例１）
図１に本実施例の撮像装置の１画素の等価回路の一例を示す。ここでは信号電荷として電子を用いる場合について説明するがホールを用いる構成にすることもできる。
Example 1
FIG. 1 shows an example of an equivalent circuit of one pixel of the image pickup apparatus of the present embodiment. Here, a case where electrons are used as signal charges will be described, but a structure using holes may be used.
光電変換部２０１は、入射光量に応じた電荷対を光電変換により生じさせ電子を保持する。光電変換部２０１には、例えばフォトダイオードが用いられる。
The
電荷保持部２０３は、光電変換部２０１で生じた電子を保持する。
The
第１転送トランジスタ２０２のゲート電極である第１ゲート電極は、光電変換部２０１で生じた電子の電荷保持部２０３への転送を制御する。
A first gate electrode which is a gate electrode of the
ＦＤ２０５は、電荷保持部２０３で保持された後の電子を保持する。ＦＤ２０５は、増幅トランジスタ２０６のゲートに接続されている。
The FD 205 holds electrons after being held by the
そして第２転送トランジスタ２０４のゲート電極である第２ゲート電極は、電荷保持部２０３で保持された電子のＦＤ２０５への転送を制御する。
The second gate electrode that is the gate electrode of the
増幅トランジスタ２０６は、第２転送トランジスタ２０４によってＦＤ２０５に転送された電子に基づく信号を増幅して出力する。より具体的には、ＦＤ２０５に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ２０６を介して信号線２１１へ出力される。増幅トランジスタ２０６は、不図示の電流源とともにソースフォロア回路を構成している。
The
リセットトランジスタ２０７は、ＦＤ２０５の電位をリセットする。また、光電変換部２０１と電荷保持部２０３の電位をリセットすることもできる。
The
電荷排出部２１０の第３ゲート電極は、光電変換部２０１で生じた過剰な電子の電荷排出部２１０への転送を制御する。電荷排出部２１０により、光電変換部２０１で生じた過剰な電荷を排出する。もしくは、電荷排出部２１０によって露光の開始を設定するように光電変換部２０１をリセットしてもよい。なお、電荷排出部２１０は配さなくてもよい。
The third gate electrode of the
なお、増幅トランジスタ２０６と信号線２１１の間に選択トランジスタを設けて、選択トランジスタのソースと信号線２１１を接続し、選択トランジスタのゲート電極の電位を切り替えることにより、選択状態、非選択状態を切り替えてもよい。
A selection transistor is provided between the
なお、等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。そして本発明は表面側から光が入射する表面照射型撮像装置、裏面側から光が入射する裏面照射型撮像装置のいずれにも適用することができる。これらは、以下の各実施例においても同様である。 Note that the equivalent circuit is not limited to this, and a part of the configuration may be shared by a plurality of pixels. The present invention can be applied to both a front side illumination type imaging device in which light enters from the front side and a back side illumination type imaging device in which light enters from the back side. These are the same in the following embodiments.
図２に本実施例の撮像装置の平面模式図を示す。ここでは、図１に示した光電変換部２０１、第１ゲート電極３０２、ＦＤ２０５、電荷排出部２１０、第２ゲート電極３０４、第３ゲート電極３０９のみを示す。増幅トランジスタ２０６、リセットトランジスタ２０７、選択トランジスタは不図示である。
FIG. 2 is a schematic plan view of the image pickup apparatus of the present embodiment. Here, only the
Ｎ型半導体領域３０１は、光電変換部２０１の一部を構成する領域である。具体的には、光電変換部２０１はＰＮ接合を有しており、Ｎ型半導体領域３０１は、このＰＮ接合を構成するＮ型半導体領域の一部からなる。Ｎ型半導体領域３０３は、電荷保持部２０３の一部を構成する領域である。具体的には、電荷保持部２０３はＰＮ接合を有しており、Ｎ型半導体領域３０３は、このＰＮ接合のＮ型の半導体領域となる。Ｎ型半導体領域３０５はＦＤ２０５を構成する領域であり、Ｎ型半導体領域３１０は電荷排出部２１０を構成する領域である。
The N-
第１転送トランジスタ２０２のゲート電極である第１ゲート電極３０２は、平面視において、Ｎ型半導体領域３０１とＮ型半導体領域３０３の間に配される。
The
第２転送トランジスタ２０４のゲート電極である第２ゲート電極３０４は、平面視において、Ｎ型半導体領域３０３とＮ型半導体領域３０５との間に配される。電荷排出部２１０のゲート電極である第３ゲート電極３０９は平面視において、Ｎ型半導体領域３０１とＮ型半導体領域３１０との間に配される。第１ゲート電極３０２、第２ゲート電極３０４および第３ゲート電極３０９は、それぞれ平面視において隣り合うＮ型半導体領域と一部重なっていてもよい。
The
Ｎ型半導体領域３０３の、第１ゲート電極３０２と重ならない部分の面積は、第１ゲート電極３０２と重なる部分の面積よりも大きい。なお、Ｎ型半導体領域３０３の、第１ゲート電極３０２と重なる部分がなくてもよい。このような構成によれば、Ｎ型半導体領域３０３の表面側にＰ型半導体領域を設けることで容易に電荷保持部２０３における暗電流を抑制することが可能となる。
The area of the N-
図３は、図２の線分Ａ−Ｂに沿った断面模式図である。各半導体領域は半導体基板３００に配される。以下の説明で各半導体領域の位置関係を説明する場合には、半導体基板３００の、多層配線構造が配された１主面と絶縁膜３０７との境界を基準に、半導体基板３００の深部へ向かう方向を下方向とする。
FIG. 3 is a schematic cross-sectional view taken along line AB in FIG. Each semiconductor region is disposed on the
光電変換部２０１のＰＮ接合のＮ型半導体領域はＮ型半導体領域３０１およびＮ型半導体領域３１３である。このＰＮ接合の一方の半導体領域となる領域を第１半導体領域とよぶ。そして光電変換部２０１のＰＮ接合のＰ型半導体領域がＰ型半導体領域３１４、３１５である。Ｎ型半導体領域３０１および３１３は光電変換部のＰＮ接合を構成するＮ型半導体領域からなる。つまり光電変換部のＰＮ接合を構成するＮ型半導体領域は、Ｎ型半導体領域３０１、３１３以外には存在せず、これら領域のみによって構成されている。
The N-type semiconductor regions of the PN junction of the
Ｎ型半導体領域３１３はＮ型半導体領域３０１よりも不純物濃度が低く、Ｎ型半導体領域３０１よりも、半導体基板３００の１主面に対して深い位置に配されている。このような構成により、半導体基板３００の深い位置の電子の収集効率を高めることができる。
The N-
電荷保持部２０３のＰＮ接合のＮ型半導体領域は、Ｎ型半導体領域３０３である。このＰＮ接合の一方の半導体領域を第２半導体領域と呼ぶ。Ｎ型半導体領域３０３は電荷保持部のＰＮ接合を構成するＮ型半導体領域からなる。つまり電荷保持部２０３のＰＮ接合を構成するＮ型半導体領域は、Ｎ型半導体領域３０３以外には存在せず、この領域のみによって構成されている。
The N-type semiconductor region of the PN junction of the
なお、Ｎ型半導体領域３０３の不純物濃度は、Ｎ型半導体領域３０１、３１３の不純物濃度以上にした方がよい。これは、電荷保持部２０３が、光電変換部２０１で生じた電荷をすべて保持するためである。
Note that the impurity concentration of the N-
そして、Ｎ型半導体領域３０３は、第１ゲート電極３０２によって光電変換部２０１から転送された電荷を保持する。
The N-
Ｎ型半導体領域３０１の上部には、Ｐ型半導体領域３１１が配される。Ｐ型半導体領域３１１とＮ型半導体領域３０１とはＰＮ接合を構成する。
A P-
Ｎ型半導体領域３０３の上部には、Ｐ型半導体領域３１２が配される。Ｐ型半導体領域３１２とＮ型半導体領域３０３とは、ＰＮ接合を構成する。
A P-
光電変換部２０１はＰ型半導体領域３１１により、界面のノイズを抑制する埋め込みフォトダイオードの構成となっている。また、電荷保持部２０３は、Ｐ型半導体領域３１２により、界面のノイズを抑制する構成となっている。
The
Ｎ型半導体領域３０３の下部には、Ｐ型半導体領域３０６（第５半導体領域）が配されている。前述したようにＮ型半導体領域３０３とＰ型半導体領域３０６はＰＮ接合を構成する。Ｐ型半導体領域３０６によって、Ｐ型半導体領域３０６よりも深くにある不要電荷がＮ型半導体領域３０３に混入しないようにすることができる。
A P-type semiconductor region 306 (fifth semiconductor region) is disposed below the N-
さらに、Ｐ型半導体領域３０６の下部には、Ｐ型半導体領域３１４が配される。Ｐ型半導体領域３１４は複数のイオン注入工程により形成されている。Ｐ型半導体領域３０６の不純物濃度をＰ型半導体領域３１４のうちＮ型半導体領域３０３の最も近くに配される領域よりも高くすることで、低電圧でＮ型半導体領域３０３の電子を空乏転送することができる。
Further, a P-
電荷保持部２０３に保持された電荷は、第２ゲート電極３０４によってＦＤ２０５に転送される。
The charges held in the
ＦＤ２０５は、Ｎ型半導体領域３０５（第６半導体領域）を有する。ＦＤ２０５は、コンタクトプラグ３１８を介して、不図示の増幅トランジスタ２０６のゲート電極に接続されている。
The
電荷排出部２１０は、Ｎ型半導体領域３１０（第７半導体領域）を有する。第３ゲート電極３０９によって、光電変換部２０１で生じた過剰な電子をＮ型半導体領域３１０に転送し、コンタクトプラグ３１９を介して排出する。電荷排出部２１０を配さない場合には、Ｎ型半導体領域３１０と第３ゲート電極の下部の領域は素子分離部となる。
The
また、半導体基板３００の深い位置に配されたＰ型半導体領域３１５はＮ型半導体領域３１６からの不要電荷の混入を抑制する。
In addition, the P-
さらに、電荷保持部２０３を形成するＮ型半導体領域３０３の上部には、遮光層３２０が形成される。これにより、光電変換部２０１で光電変換される光以外の光を遮ることで、不要電荷の発生を防止する。遮光層は一般的にタングステン、アルミニウムなど可視光に対して遮光効果のある金属膜を使用するが、上記の材料に限定するものではない。
Further, a
図４〜図７を用いて、図２のＡ−Ｂ線における撮像装置の製造方法を説明する。 A method for manufacturing the imaging device taken along line AB in FIG. 2 will be described with reference to FIGS.
まず図４（ａ）では、Ｎ型半導体基板にＰ型半導体領域３１５とＮ型半導体領域３１６が形成された半導体基板３００を準備する。Ｎ型半導体領域３３２はＮ型半導体基板の一部であってもよいし、Ｎ型半導体基板にエピタキシャル層を形成し、その少なくとも一部であってもよい。
First, in FIG. 4A, a
この半導体基板３００に、Ｎ型半導体領域３０１となる領域と第１ゲート電極３０２の下部となる領域を覆ったマスク３２１を用いてＰ型のイオン注入を行うことでＰ型半導体領域３１４を形成する。一度のイオン注入で行ってもよいし、イオン注入エネルギー及び／またはドーズ量を異ならせて形成してもよい。またＰ型半導体領域３１４は、深さ方向に複数の不純物濃度のピークを持っていてもよい。図では、イオン注入の条件を４回異ならせて形成した例を示している。そしてマスク３２１によって、Ｐ型のイオンが注入されなかった領域がＮ型半導体領域３３２となる。
A P-
ここでは、マスク３２１を形成したが、マスク３２１を形成せずにＰ型のイオン注入をしてもよい。この場合には、マスク３２１を形成したことでＰ型半導体領域３１４が形成されなかった領域にも、Ｐ型半導体領域３１４が形成される。また、Ｎ型の半導体基板３００を用いたが、Ｐ型の半導体基板を用いてもよい。
Although the
次に、図４（ｂ）に示すように、マスク３２２を用いてＮ型半導体領域３３２にＮ型のイオン注入をすることでＮ型半導体領域３０１を形成する。この時、Ｎ型のイオン注入がされなかった領域がＮ型半導体領域３１３となる。これにより第１半導体領域が形成される。
Next, as illustrated in FIG. 4B, an N-
なお、図４（ａ）の工程でマスク３２１を形成しなかった場合には、図４（ｂ）の工程においてＮ型のイオン注入をすることでＮ型半導体領域３０１が形成されるが、Ｎ型半導体領域３１３は形成されない。そのため第１半導体領域は、Ｎ型半導体領域３０１で形成される。
If the
その後、マスク３２２を除去する。そして、図４（ｃ）に示すようにＮ型半導体領域３０３となる領域に開口を有し、Ｎ型半導体領域３０１を覆ったマスク３２８（第２マスク）を形成し、Ｎ型のイオン注入をすることでＮ型半導体領域３０３を形成する。
Thereafter, the
さらに、同じマスク３２８を用いて、Ｎ型半導体領域３０３よりも深い位置にＰ型のイオン注入をする。これによりＮ型半導体領域３０３よりも深い位置にＰ型半導体領域３０６（第５半導体領域）を形成する。このＰ型半導体領域３０６の不純物濃度は、Ｐ型半導体領域３１４の不純物濃度よりも高い。その後、マスク３２８を除去する。
Further, using the
次に図４（ｄ）に示すように、イオン注入された領域を活性化させるためにアニール処理を施した後に、半導体基板３００の表面を熱酸化し、酸化膜（ＳｉＯ２膜）を有するゲート絶縁膜３１７を形成する。さらにゲート絶縁膜３１７の全面にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりポリシリコン膜３２３を形成する。
Next, as shown in FIG. 4D, after the annealing process is performed to activate the ion-implanted region, the surface of the
次に図４（ｅ）に示すように、ゲート電極を形成するために、ポリシリコン膜３２３の上部にマスク３２４（第３マスク）を形成する。
Next, as shown in FIG. 4E, a mask 324 (third mask) is formed on the
次に図４（ｆ）に示すように、マスク３２４を用いて、ポリシリコン膜３２３をエッチングする。そして、第１ゲート電極３０２、第２ゲート電極３０４および第３ゲート電極３０９を形成する。
Next, as shown in FIG. 4F, the
図５（ｇ）に示すように、マスク３２４を除去した後、図５（ｈ）に示すように、Ｎ型半導体領域３１０となる領域およびＮ型半導体領域３０５となる領域と、第２ゲート電極３０４および第３ゲート電極３０９の一部に開口を有するマスク３２６を形成する。そして第２ゲート電極３０４および第３ゲート電極３０９に対してセルフアラインとなるようにＮ型のイオン注入を行うことでＮ型半導体領域３０５（第６半導体領域）およびＮ型半導体領域３１０（第７半導体領域）を形成する。なお、ここでは、マスク３２４を除去したが、除去しなくてもよい。
As shown in FIG. 5G, after removing the
次にマスク３２６を除去した後、図５（ｉ）に示すように、Ｎ型半導体領域３０１およびＮ型半導体領域３０３と、第２ゲート電極３０４および第３ゲート電極３０９の一部に開口を有するマスク３２７（第１マスク）を形成する。
Next, after removing the
そして、第２ゲート電極３０４および第３ゲート電極３０９に対してセルフアラインとなるようにＰ型のイオン注入を行うことで、Ｎ型半導体領域３０１の上部に、Ｎ型半導体領域３０１とＰＮ接合を形成するＰ型半導体領域３１１（第３半導体領域）を形成する。さらにＮ型半導体領域３０３の上部に、Ｎ型半導体領域３０３とＰＮ接合を構成するようにＰ型半導体領域３１２（第４半導体領域）を形成する。
Then, by performing P-type ion implantation so that the
なお、ここではＰ型半導体領域３１１とＰ型半導体領域３１２とを同一マスクを用いて形成しているが、別マスクで形成してもよい。
Although the P-
そして図５（ｊ）に示すようにマスク３２７を除去する。
Then, the
次に図６（ｋ）に示すように、後の工程で形成する遮光層３２０と、第１ゲート電極３０２および第２ゲート電極３０４を絶縁する絶縁膜３０８を形成する。
Next, as illustrated in FIG. 6K, a
次に図６（ｌ）に示すように、遮光層３２０となる金属膜をＣＶＤ法またはスパッタリング法等により形成する。そしてその上に不図示のマスクを形成し、不要な金属膜をエッチングすることで、Ｎ型半導体領域３０３の上部に遮光層３２０を形成する。金属膜としてはタングステンやチタンなどを含む材料を用いることができる。
Next, as shown in FIG. 6L, a metal film to be the
そして図６（ｍ）に示すように、各ゲート電極および遮光層３２０と、後の工程で形成する配線を絶縁するための絶縁膜３０７を形成する。
Then, as shown in FIG. 6 (m), an insulating
次に図６（ｎ）では、絶縁膜３０７の上部に不図示のマスクを形成し、マスクを用いて絶縁膜３０７をエッチングすることで、コンタクトホールを形成する。そして、ＣＶＤ法またはスパッタリング法により、Ｎ型半導体領域３０５に接続されるコンタクトプラグ３１８、Ｎ型半導体領域３１０に接続されるコンタクトプラグ３１９を形成する。
Next, in FIG. 6N, a mask (not shown) is formed on the insulating
なお、図４（ｂ）および図４（ｃ）においてはＮ型半導体領域３０１となる領域、Ｎ型半導体領域３０３となる領域およびＰ型半導体領域３０６となる領域以外にイオン注入を行わない。
In FIG. 4B and FIG. 4C, ion implantation is not performed except for the region to be the N-
そのため、マスク３２２およびマスク３２８のマスク膜厚Ｔ１は、イオン投影飛程（Ｒｐ）および投影分散（σｐ）を考慮し、たとえば式１のように設定すればよい。
式１
Ｔ１＞Ｒｐ＋６×σｐ
Therefore, the mask film thickness T1 of the
T1> Rp + 6 × σp
また、図５（ｈ）と図５（ｉ）においては、Ｎ型半導体領域３０５、Ｎ型半導体領域３１０、Ｐ型半導体領域３１１、Ｐ型半導体領域３１２を形成する際に、ゲート電極に対してセルフアラインでイオン注入を行う。そのため、式１のマスク膜厚Ｔ１はゲート電極膜厚Ｔ２で決まる。
5H and FIG. 5I, the N-
ゲート電極膜厚Ｔ２は、マスク膜厚Ｔ１よりも薄いため、式１を満たすイオン注入を行った際には、一部のイオンがゲート電極を突き抜ける恐れがある。そのため、ゲート電極に対してセルフアラインで半導体領域を形成する場合には、たとえば式２のように設定すればよい。
式２
Ｔ２＞Ｒｐ＋６×σｐ
Since the gate electrode film thickness T2 is thinner than the mask film thickness T1, some ions may penetrate through the gate electrode when ion implantation that satisfies
Formula 2
T2> Rp + 6 × σp
本実施例では、第１ゲート電極３０２の形成前に第１半導体領域およびＮ型半導体領域３０３を形成する。また、図４（ｄ）以降の工程で第１ゲート電極３０２を形成した後に、光電変換部２０１のＮ型半導体領域と電荷保持部２０３のＮ型半導体領域には、第１ゲート電極３０２に対しセルフアラインとなるようにＮ型のイオン注入を行わない。
In this embodiment, the first semiconductor region and the N-
これにより、光電変換部２０１のＮ型半導体領域および電荷保持部２０３のＮ型半導体領域は、第１ゲート電極３０２の厚みによるイオン注入の制約を受けずにＮ型のイオン注入することが可能となる。
As a result, the N-type semiconductor region of the
（変形例）
図７に変形例の撮像装置の製造方法を説明する。図４〜図６と同様の機能を有する部分に関しては説明を割愛する。
(Modification)
FIG. 7 illustrates a manufacturing method of an imaging apparatus according to a modification. Descriptions of portions having functions similar to those in FIGS. 4 to 6 are omitted.
次に図７（ａ）および図７（ｂ）を用いて、図４（ｂ）および図４（ｃ）の一つ目の変形例を説明する。 Next, a first modification of FIGS. 4B and 4C will be described with reference to FIGS. 7A and 7B.
図４（ａ）および図４（ｂ）では、Ｎ型半導体領域３０１を形成してから、Ｎ型半導体領域３０３およびＰ型半導体領域３０６を形成した。しかし、図７（ａ）および図７（ｂ）では、Ｎ型半導体領域３０３およびＰ型半導体領域３０６を先に形成し、Ｎ型半導体領域３０１を後に形成している。
4A and 4B, after the N-
具体的には、まず、図７（ａ）に示すように、Ｎ型半導体領域３０３となる領域に開口を有するマスク３２８を形成し、Ｎ型のイオン注入をすることでＮ型半導体領域３０３を形成している。この時、図４（ｃ）と同じようにＰ型半導体領域３０６を形成する。その後、マスク３２８を除去する。そして、図７（ｂ）に示すように、Ｎ型半導体領域３０１となる領域に開口を有し、Ｎ型半導体領域３０３を覆ったマスク３２２を形成し、Ｎ型のイオン注入をすることでＮ型半導体領域３０１を形成する。これにより第１半導体領域を形成する。その後マスク３２２を除去する。
Specifically, first, as shown in FIG. 7A, a
次に、図８（ａ）および図８（ｂ）を用いて図４（ｂ）および図４（ｃ）の二つ目の変形例を説明する。図８（ａ）および図８（ｂ）では、Ｎ型半導体領域３０１と、Ｎ型半導体領域３０３の一部（以下、Ｎ型半導体領域３３４）を同時に形成する。
Next, a second modification of FIGS. 4B and 4C will be described with reference to FIGS. 8A and 8B. 8A and 8B, the N-
具体的には、まず、図８（ａ）に示すように、Ｎ型半導体領域３０１となる領域とＮ型半導体領域３０３となる領域に開口を有するマスク３３０を形成し、Ｎ型のイオン注入をすることでＮ型半導体領域３０１、Ｎ型半導体領域３３４を形成する。これにより第１半導体領域を形成する。その後、マスク３３０を除去する。さらに、図８（ｂ）に示すように、Ｎ型半導体領域３３４に開口を有するマスク３２８を形成し、Ｎ型のイオン注入をすることでＮ型半導体領域３０３の他一部を形成している。これによりＮ型半導体領域３０３が形成される。この時、図４（ｃ）と同じようにＰ型半導体領域３０６を形成する。その後、マスク３２８を除去する。
Specifically, first, as shown in FIG. 8A, a
図８（ｂ）の工程により、光電変換部２０１のＰＮ接合のＮ型半導体領域３０１およびＮ型半導体領域３１３と、電荷保持部２０３のＮ型半導体領域３０３とを異なる不純物濃度とすることができる。
8B, the N-
以上の変形例は、実施例１に適宜組み合わせることができる。 The above modifications can be appropriately combined with the first embodiment.
（実施例２）
まず実施例２と実施例１の違いについて説明する。実施例１では、第１半導体領域およびＮ型半導体領域３０３は第１ゲート電極３０２の形成前に形成する。それに対して、実施例２は、第１ゲート電極３０２を形成する前に第１半導体領域を形成した後、第１ゲート電極３０２を形成した後にＮ型半導体領域３０３を形成している。
(Example 2)
First, the difference between the second embodiment and the first embodiment will be described. In the first embodiment, the first semiconductor region and the N-
図９を用いて実施例２の撮像装置の製造方法を説明する。 A method for manufacturing the image pickup apparatus according to the second embodiment will be described with reference to FIGS.
実施例２では、まず図４（ａ）および図４（ｂ）の工程を行う。次に図９（ａ）〜図９（ｃ）において、Ｎ型半導体領域３０３を形成する前に、図４（ｄ）〜図４（ｆ）と同じ工程を行う。
In Example 2, first, the process of FIG. 4A and FIG. 4B is performed. Next, in FIGS. 9A to 9C, the same steps as those in FIGS. 4D to 4F are performed before the N-
図９（ｄ）では、Ｎ型半導体領域３０３となる領域と、第１ゲート電極３０２および第２ゲート電極３０４の一部と、に開口を有するマスク３２５を形成する。そして、第１ゲート電極３０２および第２ゲート電極３０４に対してセルフアラインとなるようにＮ型のイオン注入をすることでＮ型半導体領域３０３を形成する。
In FIG. 9D, a
さらに、第１ゲート電極３０２および第２ゲート電極３０４に対してセルフアラインとなるようにＰ型のイオン注入を行う。これにより、Ｎ型半導体領域３０３よりも深い位置にＰ型半導体領域３０６を形成する。
Further, P-type ion implantation is performed so that the
第１ゲート電極３０２および第２ゲート電極３０４に対してセルフアラインとなるようにＮ型およびＰ型のイオン注入を行う時には、式２を満たす。
Formula 2 is satisfied when N-type and P-type ion implantation is performed so as to be self-aligned with respect to the
また、図９（ｄ）において、Ｎ型半導体領域３０３を形成するためのイオン注入と、Ｐ型半導体領域３０６を形成するためのイオン注入とは、どちらが先に行われてもよい。
In FIG. 9D, either ion implantation for forming the N-
なお、図９（ｄ）では、マスク３２４を除去したが、除去しなくてもよい。この場合には、第１ゲート電極３０２および第２ゲート電極３０４の上に、第１ゲート電極３０２を形成する際に用いたマスク３２４が形成されたまま、Ｎ型半導体領域３０３を形成する。これにより、イオン注入時にゲート電極膜厚Ｔ２が厚くなる。ゲート電極膜厚Ｔ２が厚くなることで、ゲート電極に対してセルフアラインで半導体領域を形成する場合において、深い位置までイオン注入することが可能となる。
Note that although the
図９（ｄ）の工程以降は、図５（ｇ）以降の工程と同じであるため割愛する。 The steps after FIG. 9D are the same as the steps after FIG.
このように実施例２によれば、第１ゲート電極３０２の形成前に第１半導体領域を形成する。また、図９（ａ）以降の工程で第１ゲート電極３０２を形成した後に、光電変換部２０１のＮ型半導体領域には、第１ゲート電極３０２に対しセルフアラインとなるようにＮ型のイオン注入を行わない。
Thus, according to the second embodiment, the first semiconductor region is formed before the
このような構成によれば、第１ゲート電極３０２の厚みによるイオン注入の制約を受けずに、光電変換部２０１のＮ型半導体領域を形成することが可能となる。
According to such a configuration, the N-type semiconductor region of the
（実施例３）
まず実施例３と実施例１の違いについて説明する。実施例１では、第１半導体領域およびＮ型半導体領域３０３は第１ゲート電極３０２の形成前に形成する。それに対して、実施例３は、第１ゲート電極３０２を形成する前にＮ型半導体領域３０３を形成する。そして、第１ゲート電極３０２を形成した後に第１半導体領域を形成している。
Example 3
First, the difference between the third embodiment and the first embodiment will be described. In the first embodiment, the first semiconductor region and the N-
図１０を用いて実施例３の撮像装置の製造方法を説明する。 A method for manufacturing the image pickup apparatus according to the third embodiment will be described with reference to FIGS.
実施例３では、まず図４（ａ）および図７（ａ）の工程を行う。次に図１０（ａ）〜図１０（ｃ）において、Ｎ型半導体領域３０１を形成する前に、図４（ｄ）〜図４（ｆ）と同じ工程を行う。
In Example 3, first, the process of FIG. 4A and FIG. 7A is performed. Next, in FIGS. 10A to 10C, the same steps as those in FIGS. 4D to 4F are performed before the N-
図１０（ｄ）では、Ｎ型半導体領域３０１となる領域と、第１ゲート電極３０２および第３ゲート電極３０９の一部と、に開口を有するマスク３２９を形成する。そして、第１ゲート電極３０２および第３ゲート電極３０９に対してセルフアラインとなるようにＮ型のイオン注入をすることでＮ型半導体領域３０１を形成する。これにより、第１半導体領域が形成される。
In FIG. 10D, a
なお、ここでは第１ゲート電極３０２および第３ゲート電極３０９に対してセルフアラインとなるようにＮ型イオン注入を行う時に式２を満たす。
Here, Expression 2 is satisfied when N-type ion implantation is performed so that the
なお、図１０（ｄ）では、マスク３２４を除去したが、除去しなくてもよい。この場合には、第１ゲート電極３０２および第３ゲート電極３０９の上に、第１ゲート電極３０２を形成する際に用いたマスク３２４が形成されたまま、Ｎ型半導体領域３０１を形成し、第１半導体領域を形成する。これにより、イオン注入時にゲート電極膜厚Ｔ２が厚くなる。ゲート電極膜厚Ｔ２が厚くなることで、ゲート電極に対してセルフアラインで半導体領域を形成する場合において、深い位置までイオン注入することが可能となる。
In FIG. 10D, the
図１０（ｄ）の工程以降は、実施例１の図５（ｇ）以降の工程と同じであるため割愛する。 The steps after FIG. 10D are the same as the steps after FIG.
このように実施例３によれば、第１ゲート電極３０２の形成前にＮ型半導体領域３０３を形成する。また、図１０（ａ）以降の工程で第１ゲート電極３０２を形成した後に、電荷保持部２０３のＮ型半導体領域には、第１ゲート電極３０２に対しセルフアラインとなるようにＮ型のイオン注入を行わない。
Thus, according to the third embodiment, the N-
このような構成によれば、第１ゲート電極３０２の厚みによるイオン注入の制約を受けずに電荷保持部２０３のＮ型半導体領域を形成することが可能となる。
According to such a configuration, the N-type semiconductor region of the
２０１ 光電変換部
２０３ 電荷保持部
３０２ 第１ゲート電極
３０３ 第２半導体領域
３０４ 第２ゲート電極
201
Claims (14)
ＰＮ接合の一方の半導体領域からなり、前記光電変換部で生じた電荷を保持する前記第１導電型の第２半導体領域を有する電荷保持部と、
前記光電変換部で生じた電荷の前記電荷保持部への転送を制御する第１ゲート電極と、を有する、画素を複数有し、
前記第２半導体領域の前記第１ゲート電極と重ならない部分の面積は、前記第１ゲート電極と重なる部分の面積より大きい撮像装置の製造方法であって、
前記第１ゲート電極を形成する前に、前記第１半導体領域および前記第２半導体領域の少なくとも一方の領域を形成することを特徴とする撮像装置の製造方法。 A photoelectric conversion unit having a first semiconductor region of a first conductivity type composed of one semiconductor region of a PN junction;
A charge holding part comprising one semiconductor region of a PN junction and having a second semiconductor region of the first conductivity type for holding charges generated in the photoelectric conversion unit;
A plurality of pixels having a first gate electrode that controls transfer of charges generated in the photoelectric conversion unit to the charge holding unit;
The area of the second semiconductor region that does not overlap the first gate electrode is larger than the area of the portion that overlaps the first gate electrode.
A method for manufacturing an imaging device, wherein at least one of the first semiconductor region and the second semiconductor region is formed before forming the first gate electrode.
且つ前記第２半導体領域の上部に、前記第２導電型のイオン注入をすることで前記第２半導体領域とＰＮ接合を形成するように第４半導体領域を形成することを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置の製造方法。 A third semiconductor region is formed on the first semiconductor region so as to form a PN junction with the first semiconductor region by ion implantation of a second conductivity type opposite to the first conductivity type. And
The fourth semiconductor region is formed on the second semiconductor region by ion implantation of the second conductivity type so as to form a PN junction with the second semiconductor region. The manufacturing method of the imaging device of any one of thru | or 8.
前記第１半導体領域および前記第２半導体領域に開口を有する第１マスクを形成し、
前記第１マスクを用いて、前記第２導電型のイオン注入を行うことで前記第３半導体領域および前記第４半導体領域を形成することを特徴にする請求項９に記載の撮像装置の製造方法。 After forming the first semiconductor region, the second semiconductor region, and the first gate electrode,
Forming a first mask having openings in the first semiconductor region and the second semiconductor region;
10. The method of manufacturing an imaging device according to claim 9, wherein the third semiconductor region and the fourth semiconductor region are formed by performing ion implantation of the second conductivity type using the first mask. 11. .
前記光電変換部で生じた電荷を排出する前記第１導電型の第７半導体領域を有する電荷排出部と、
前記電荷保持部に保持した電荷の前記フローティングディフュージョンへの転送を制御する第２ゲート電極と、
前記光電変換部で生じた電荷の前記電荷排出部への転送を制御する第３ゲート電極と、
を形成し、
前記第２ゲート電極および前記第３ゲート電極に対してセルフアラインとなるように前記第１導電型のイオン注入を行うことで前記第６半導体領域および前記第７半導体領域を形成することを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置の製造方法。 A sixth semiconductor region of the first conductivity type that forms a floating diffusion for holding charge;
A charge discharging unit having a seventh semiconductor region of the first conductivity type for discharging charges generated in the photoelectric conversion unit;
A second gate electrode for controlling transfer of the charge held in the charge holding unit to the floating diffusion;
A third gate electrode for controlling transfer of charges generated in the photoelectric conversion unit to the charge discharging unit;
Form the
The sixth semiconductor region and the seventh semiconductor region are formed by performing ion implantation of the first conductivity type so as to be self-aligned with respect to the second gate electrode and the third gate electrode. The manufacturing method of the imaging device of any one of Claim 1 thru | or 11.
前記光電変換部で生じた電荷を保持する前記第１導電型の半導体領域を有する電荷保持部と、
前記光電変換部で生じた電荷の前記電荷保持部への転送を制御する第１ゲート電極と、を有する、画素を複数有し、
前記電荷保持部の前記半導体領域の前記第１ゲート電極と重ならない部分の面積は、前記第１ゲート電極と重なる部分の面積よりも大きい撮像装置の製造方法であって、
前記光電変換部の前記半導体領域および前記電荷保持部の前記半導体領域の少なくとも一方を、前記第１ゲート電極を形成する前に形成し、
前記第１ゲート電極を形成する前に形成した前記光電変換部の前記半導体領域および前記電荷保持部の前記半導体領域には、前記第１ゲート電極を形成した後に、前記第１ゲート電極に対しセルフアラインで前記第１導電型のイオン注入を行わないことを特徴とする撮像装置の製造方法。 A photoelectric conversion unit having a semiconductor region of a first conductivity type;
A charge holding unit having a semiconductor region of the first conductivity type that holds charges generated in the photoelectric conversion unit;
A plurality of pixels having a first gate electrode that controls transfer of charges generated in the photoelectric conversion unit to the charge holding unit;
The area of the portion of the semiconductor region of the charge holding portion that does not overlap the first gate electrode is larger than the area of the portion that overlaps the first gate electrode.
Forming at least one of the semiconductor region of the photoelectric conversion unit and the semiconductor region of the charge holding unit before forming the first gate electrode;
In the semiconductor region of the photoelectric conversion unit and the semiconductor region of the charge holding unit formed before the first gate electrode is formed, the first gate electrode is formed, and then the self region with respect to the first gate electrode is formed. A method of manufacturing an imaging device, wherein the first conductivity type ion implantation is not performed in alignment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015086263A JP2016207791A (en) | 2015-04-20 | 2015-04-20 | Manufacturing method for imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015086263A JP2016207791A (en) | 2015-04-20 | 2015-04-20 | Manufacturing method for imaging apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016207791A true JP2016207791A (en) | 2016-12-08 |
Family
ID=57490304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015086263A Pending JP2016207791A (en) | 2015-04-20 | 2015-04-20 | Manufacturing method for imaging apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016207791A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018157127A (en) * | 2017-03-21 | 2018-10-04 | キヤノン株式会社 | Solid-state imaging apparatus and imaging system |
-
2015
- 2015-04-20 JP JP2015086263A patent/JP2016207791A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018157127A (en) * | 2017-03-21 | 2018-10-04 | キヤノン株式会社 | Solid-state imaging apparatus and imaging system |
| US10453879B2 (en) | 2017-03-21 | 2019-10-22 | Canon Kabushiki Kaisha | Solid-state imaging device, imaging system, and movable object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102214822B1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7939867B2 (en) | Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof | |
| TWI459549B (en) | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus | |
| JP5558859B2 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device | |
| US9466641B2 (en) | Solid-state imaging device | |
| KR101420710B1 (en) | Solid-state image pickup device and method for manufacturing same | |
| JP2016063216A (en) | Imaging device | |
| JP2005072236A (en) | Semiconductor device and method for manufacturing same | |
| KR100853792B1 (en) | CMOS Image Sensor and Method of Manufaturing Thereof | |
| US20130194473A1 (en) | Solid-state image pickup apparatus and method of producing the same | |
| US9887231B2 (en) | Solid-state imaging device and method of manufacturing the device | |
| JP4424120B2 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device | |
| JP2016018898A (en) | Photoelectric conversion device | |
| JP5950507B2 (en) | Manufacturing method of semiconductor device and manufacturing method of CMOS image sensor | |
| JP2011082427A (en) | Solid-state imaging device and method of manufacturing the same | |
| US9728566B2 (en) | Solid state imaging device and manufacturing method thereof | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP2016207791A (en) | Manufacturing method for imaging apparatus | |
| KR100853793B1 (en) | CMOS Image Sensor and Method of Manufaturing Thereof | |
| JP2006093175A (en) | Solid-state image pickup device and manufacturing method therefor | |
| US9520436B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US9818790B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US8823853B2 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| KR100748317B1 (en) | Method for fabricating image sensor |