JP2009295807A - 配線基板の製造方法およびチップトレイ - Google Patents

配線基板の製造方法およびチップトレイ Download PDF

Info

Publication number
JP2009295807A
JP2009295807A JP2008148222A JP2008148222A JP2009295807A JP 2009295807 A JP2009295807 A JP 2009295807A JP 2008148222 A JP2008148222 A JP 2008148222A JP 2008148222 A JP2008148222 A JP 2008148222A JP 2009295807 A JP2009295807 A JP 2009295807A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
positioning plate
wiring board
elastic member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008148222A
Other languages
English (en)
Inventor
Mitsutoshi Higashi
光敏 東
Hiroshi Murayama
啓 村山
Masahiro Haruhara
昌宏 春原
Hideaki Sakaguchi
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008148222A priority Critical patent/JP2009295807A/ja
Priority to US12/478,215 priority patent/US20090300911A1/en
Publication of JP2009295807A publication Critical patent/JP2009295807A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】実装すべき半導体チップの位置決めを高精度かつ容易に実現する配線基板の製造方法、およびこれに用いられるチップトレイを実現する。
【解決手段】配線基板の製造方法は、半導体チップ１００を、シリコンで形成されたチップトレイ１上のチップ位置決めプレート１１に装着するステップと、チップ位置決めプレート１１に装着された半導体チップ１００を基点に配線形成処理を実行するステップと、配線形成済の配線基板をチップ位置決めプレート１１から取り外すステップと、を備えるものであり、このチップ位置決めプレート１１は、半導体チップを収容する収容部２１と、収容部２１の内側面を構成する４面のうち隣接する２面にそれぞれ設けられる弾性部材２２とを備え、これら各弾性部材２２が対向面の方向に向けて押圧力を発し、各弾性部材２２と対応する各対向面との間に半導体チップ１００が挟時される。
【選択図】図１

Description

本発明は、半導体チップが実装される配線基板の製造方法、および、配線基板の製造時において実装すべき半導体チップの位置を画定するためのチップトレイに関する。
半導体チップ（ＩＣチップ）が実装されるビルドアップ基板などの配線基板の製造プロセスにおいては、実装すべき半導体チップを基点に配線を形成するのが一般的である。この場合、固定治具を用いて半導体チップを固定した上で、配線形成処理や個片化処理など種々の処理が実行される。
例えば、実装すべき半導体チップを接着性のあるテープ上に貼付し、このテープを搬送装置を用いて製造ライン上を移動させながら、半導体チップを基点とした配線形成処理を実行する方法がある（例えば、特許文献１参照）。
図５は、従来技術による、半導体チップが実装される配線基板の製造プロセスを説明する図である。まず、図５（ａ）に示すように、片面に接着層１５０を貼付したガラスなどの支持体２００上に、半導体チップ１００を位置決め貼着する。次いで、図５（ｂ）に示すように、絶縁樹脂２５０を積層し、レーザなどでビアを形成し、フォトリソグラフィー技術を用いて各種配線３００を形成する。最上層にはレジスト膜３５０をパターニングする。次いで、図５（ｃ）に示すように、配線基板４００を、支持体２００および接着層１５０を剥離して個片化する。
またあるいは、チップトレイ上に設けられたキャビティに半導体チップを装着し、このチップトレイごと製造ライン上を移動させながら、半導体チップを基点とした配線形成処理を実行する方法がある（例えば、特許文献２参照）。
特開平１０−２０３０６４号公報 特開２００６−１２８５８５号公報
従来の方法による配線基板の製造プロセスにおいては、配線形成処理段階、配線基板の個片化の段階、あるいは配線形成後に半導体チップ実装済の配線基板を固定治具から取り外す段階において、固定治具に起因する配線基板製品の不良が発生しやすい。特に、多数の半導体チップを一括して処理するような場合は、半導体チップの位置決めに誤差が生じやすく、精度が悪くなる。
特に、半導体チップをキャビティに装着するチップトレイによる方法では、半導体チップの装着および装着を可能とするために、キャビティを半導体チップのサイズより若干大きく余裕をもって形成しなければならず、この余裕が位置精度を悪化させる要因の１つとなっていた。また、半導体チップや配線基板の主要な部材とチップトレイとでは材質が異なり、したがって膨張率も異なり、この点も位置精度を悪化させる要因の１つとなっていた。
従って本発明の目的は、上記問題に鑑み、製造プロセスにおいて実装すべき半導体チップの位置決めを高精度かつ容易に実現することができる配線基板の製造方法、および、配線基板の製造時において実装すべき半導体チップの位置を高精度かつ容易に画定するためのチップトレイを提供することにある。
上記目的を実現するために、本発明においては、半導体チップが実装される配線基板の製造方法は、配線基板に実装すべき半導体チップを、シリコンで全体が形成されたチップトレイ上のチップ位置決めプレートに装着するステップと、チップ位置決めプレートに装着された半導体チップを基点にして所定の配線形成処理を実行するステップと、配線形成済の配線基板を、チップ位置決めプレートから取り外すステップと、を備える。このチップ位置決めプレートは、半導体チップを収容する収容部と、収容部の内側面を構成する４面のうち隣接する２面にそれぞれ設けられる、シリコンで形成された弾性部材であって、これら各弾性部材は、当該弾性部材が設けられた面の対向面の方向に向けて押圧力を発する弾性部材と、を備え、各弾性部材と対応する各対向面との間に半導体チップが挟時される。
また、本発明によれば、配線基板の製造時において、配線基板に実装すべき半導体チップの位置を画定するためのチップトレイであって、半導体チップを収容する収容部と、収容部の内側面を構成する４面のうち隣接する２面にそれぞれ設けられる、シリコンで形成された弾性部材であって、これら各弾性部材は当該弾性部材が設けられた面の対向面の方向に向けて押圧力を発する弾性部材と、を有するチップ位置決めプレートを備え、各弾性部材と対応する各対向面との間に半導体チップが挟時される。
本発明によれば、製造プロセスにおいて実装すべき半導体チップの位置決めを高精度かつ容易に実現することができる配線基板の製造方法、および、配線基板の製造時において実装すべき半導体チップの位置を高精度かつ容易に画定するためのチップトレイを実現することができる。
本発明によれば、半導体チップを実装する配線基板の製造方法において用いられるチップ位置決めプレートおよびチップトレイの全体が、半導体チップや配線基板の主要な部材と同じであるシリコンによって一体形成されるので親和性が高く膨張率も同じとなり、したがって、半導体チップの位置決めを高精度に実現することができる。特に、多数の半導体チップを一括して処理する製造プロセスであっても高精度に位置決めすることができる。また、シリコンはその取り扱いが容易であり加工しやすいため、チップ位置決めプレートおよびチップトレイの全体を１枚のシリコン板から容易に形成することができ、従って生産性も向上する。
また本発明においては、弾性部材を用いて半導体チップを固定するので、配線形成処理時に位置ズレが発生しにくい。また、本発明によれば、半導体チップの固定に接着剤を使用しないので、ゴミなどの発生もない。また、本発明によるチップトレイは、半導体チップの装着および取り外しが容易であるので、再利用も容易であり、経済的である。このように、本発明による配線基板の製造方法およびチップトレイは、環境に与える負荷が小さい。
図１は本発明の実施例によるチップトレイの上面図であり、図２は、本発明の実施例によるチップトレイの断面図である。以降、異なる図面において同じ参照符号が付されたものは同じ構成要素であることを意味するものとする。
本発明の実施例によるチップトレイ１は、図１（ａ）ならびに図２（ａ）および（ｂ）に示すカバープレート１０と、図１（ｂ）ならびに図２（ａ）および（ｂ）に示すチップ位置決めプレート１１と、図１（ｃ）ならびに図２（ａ）および（ｂ）に示すベースプレート１２と、を備える。
チップ位置決めプレート１１は、例えば１枚のシリコン板から形成される。チップ位置決めプレート１１は、半導体チップを収容する収容部２１と、収容部２１の内側面を構成する４面のうち隣接する２面にそれぞれ設けられる弾性部材２２と、を備える。各弾性部材２２は、当該弾性部材２２が設けられた面の対向面の方向に向けて押圧力を発する。図３は、本発明の実施例によるチップトレイ内のチップ位置決めプレートによる半導体チップの固定について説明する上面図である。チップ位置決めプレート１１においては、各弾性部材２２が、当該弾性部材２２が設けられた面の対向面の方向に向けて発する押圧力により、各弾性部材２２と対応する各対向面との間に半導体チップ１００が挟時される。なお、上述のような収容部２１は、チップトレイ１上のチップ位置決めプレート１１に複数設けられる。これにより、複数の半導体チップに係る配線形成を一括して処理可能となる。
チップ位置決めプレート１１内の弾性部材２２は、上述のように半導体チップ１００の主要な構成部材と同じシリコンによって一体形成され、したがって、弾性部材２２と半導体チップ１００との間では親和性が高く膨張率も同じなので、半導体チップの位置決めを高精度に実現することができる。特に、多数の半導体チップを一括して処理する製造プロセスに有利な効果を奏する。また、弾性部材２２を用いて半導体チップ１００を固定するので、配線形成処理時においても位置ズレが発生しにくく、また半導体チップ１００の装着および取り外しも容易である。また、シリコンは加工がしやすい部材であるので、チップ位置決めプレート１１の収容部２１のサイズおよび形状も高精度に加工することが容易である。
カバープレート１０は、チップ位置決めプレート１１の上方に設けられる。カバープレート１０もシリコンで形成されるので、同じくシリコンで形成されるチップ位置決めプレート１１との貼着も容易である。カバープレート１０は、図１（ａ）および図２（ａ）に示すように、収容部２１に収容された半導体チップ１００を露出させるよう開口部２０が設けられるが、この開口部２０は、弾性部材２２については上面から見たときに弾性部材２２を露出させること無く覆い被さるような大きさを有するものである。
ベースプレート１２もシリコンで形成される。ベースプレート１２は、チップ位置決めプレート１１の下方に設けられて収容部２１に収容された半導体チップ１００を支持する。ベースプレート１２およびチップ位置決めプレート１１は、ともにシリコンで形成されるのでこれらの貼着も容易である。
ベースプレート１２は、収容部２１に収容された半導体チップ１００の固定および収容部２１内のガス抜きに用いられる貫通孔２３を有する。例えば、貫通孔２３を介してエアー吸引することで半導体チップ１００をベースプレート１２に吸着固定し、貫通孔２３を介してエアー加圧することで半導体チップ１００をベースプレート１００から取り外す（押し出す）ことができる。なお、半導体チップ１００のベースプレート１００からの取り外しを、貫通孔２３からピンなどを直接挿し入れて押し出すことにより実現してもよい。このように、本発明の実施例によるチップトレイ１は、半導体１００チップの装着および取り外しが容易であるので、再利用も容易であり、経済的である。また、本発明の実施例によれば、半導体チップの固定に接着剤を使用しないので、ゴミなどの発生もない。
以上説明したように、本発明の実施例によるチップトレイ１は、カバープレート１０、チップ位置決めプレート１１、およびベースプレート１２の３層構成からなる。チップトレイはシリコンウェハをエッチング加工して製作する。シリコンはその取り扱いが容易であり加工しやすいので、生産性も向上する。
図４は、本発明の実施例による配線基板の製造方法を説明する、チップトレイおよび半導体チップの断面図である。
まず、図４（ａ）に示すように、半導体チップ１００を、上述の本発明の実施例によるチップトレイ１に装着する。このとき、半導体チップ１００のデバイス面を上向きに、すなわち半導体チップ１００の端子１０１が上向きとなるように、チップトレイ１内の収容部２１に装着する。また、半導体チップ１００のベースプレート１２への固定は、例えば、貫通孔２３を介したエアー吸引による吸着で実現する。貫通孔２３は、この装着の際の収容部２１内のガス抜きの役割も有する。以上処理はウェハレベルで行う。
次に、図４（ｂ）に示すように、半導体チップ１００を基点にして配線形成処理を実行する。すなわち、ＳｉＯ2膜などの無機膜や有機材料を用いて絶縁樹脂２５０を積層形成し、レーザなどでビアを形成し、フォトリソグラフィー技術を用いて導電層３００を積層形成する。導電層３００は、Ｔｉ、Ｃｒ、Ｃｕ、Ａｌ、Ｎｉ、Ｐｂ、あるいはＡｕなどでよい。
次に、図４（ｃ）に示すように、チップトレイ１の裏側から、貫通孔２３を介してエアー加圧することで半導体チップ１００をチップトレイ１のベースプレート１２およびチップ位置決めプレート１１から取り外す（押し出す）。貫通孔２３は、この取り出しの際の収容部２１内のガス抜きの役割も有する。
そして、図４（ｄ）に示すように、取り外した配線形成済の配線基板を、各個片ごとに切り出す。
このように、本発明の実施例によるチップトレイ１は、半導体１００チップの装着および取り外しが容易であるので、再利用も容易であり、経済的である。
半導体チップ（ＩＣチップ）が実装されるビルドアップ基板などの配線基板の製造プロセスにおける、半導体チップの位置決めおよび固定に適用することができる。本発明による配線基板の製造方法およびチップトレイは、環境に与える負荷が非常に小さい。
本発明の実施例によるチップトレイの上面図である。 本発明の実施例によるチップトレイの断面図である。 本発明の実施例によるチップトレイ内のチップ位置決めプレートによる半導体チップの固定について説明する上面図である。 本発明の実施例による配線基板の製造方法を説明する、チップトレイおよび半導体チップの断面図である。 従来技術による、半導体チップが実装される配線基板の製造プロセスを説明する図である。
符号の説明
１ チップトレイ
１０ カバープレート
１１ チップ位置決めプレート
１２ ベースプレート
２１ 収容部
２２ 弾性部材
２３ 貫通孔

Claims (8)

  1. 半導体チップが実装される配線基板の製造方法であって、
    配線基板に実装すべき半導体チップを、シリコンで全体が形成されたチップトレイ上のチップ位置決めプレートに装着するステップと、
    前記チップ位置決めプレートに装着された半導体チップを基点にして所定の配線形成処理を実行するステップと、
    配線形成済の前記配線基板を、前記チップ位置決めプレートから取り外すステップと、
    を備えることを特徴とする配線基板の製造方法。
  2. 前記チップ位置決めプレートは、
    前記半導体チップを収容する収容部と、
    前記収容部の内側面を構成する４面のうち隣接する２面にそれぞれ設けられる、シリコンで形成された弾性部材であって、各前記弾性部材は、当該弾性部材が設けられた面の対向面の方向に向けて押圧力を発する弾性部材と、
    を備え、
    各前記弾性部材と対応する各前記対向面との間に前記半導体チップが挟時される請求項１に記載の製造方法。
  3. 前記チップトレイは、
    前記収容部に収容された半導体チップを露出させかつ前記弾性部材を覆うよう、前記チップ位置決めプレートの上方に設けられる、シリコンで形成されたカバープレートと、
    前記チップ位置決めプレートの下方に設けられて前記収容部に収容された半導体チップを支持する、シリコンで形成されたベースプレートであって、前記収容部に収容された半導体チップの固定および前記収容部内のガス抜きに用いられる貫通孔を有するベースプレートと、
    をさらに備える請求項２に記載の製造方法。
  4. 前記貫通孔を介してエアー吸引することで前記半導体チップを前記ベースプレートに吸着固定し、前記貫通孔を介してエアー加圧することで前記半導体チップを前記ベースプレートから取り外す請求項３に記載の製造方法。
  5. 前記収容部は、前記チップトレイ上の前記チップ位置決めプレートに複数設けられる請求項１に記載の製造方法。
  6. 前記チップ位置決めプレートから取り外した前記配線形成済の配線基板を、各個片ごとに切り出すステップをさらに備える請求項５に記載の製造方法。
  7. 配線基板の製造時において、前記配線基板に実装すべき半導体チップの位置を画定するためのチップトレイであって、
    前記半導体チップを収容する収容部と、
    前記収容部の内側面を構成する４面のうち隣接する２面にそれぞれ設けられる、シリコンで形成された弾性部材であって、各前記弾性部材は、当該弾性部材が設けられた面の対向面の方向に向けて押圧力を発する弾性部材と、
    を有するチップ位置決めプレートを備え、
    各前記弾性部材と対応する各前記対向面との間に前記半導体チップが挟時されることを特徴とするチップトレイ。
  8. 前記チップトレイは、
    前記収容部に収容された半導体チップを露出させかつ前記弾性部材を覆うよう、前記チップ位置決めプレートの上方に設けられる、シリコンで形成されたカバープレートと、
    前記チップ位置決めプレートの下方に設けられて前記収容部に収容された半導体チップを支持する、シリコンで形成されたベースプレートであって、前記収容部に収容された半導体チップを固定および前記収容部内のガスのガス抜きに用いられる貫通孔を有するベースプレートと、
    をさらに備える請求項７に記載のチップトレイ。
JP2008148222A 2008-06-05 2008-06-05 配線基板の製造方法およびチップトレイ Pending JP2009295807A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008148222A JP2009295807A (ja) 2008-06-05 2008-06-05 配線基板の製造方法およびチップトレイ
US12/478,215 US20090300911A1 (en) 2008-06-05 2009-06-04 Method of manufacturing wiring substrate and chip tray

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008148222A JP2009295807A (ja) 2008-06-05 2008-06-05 配線基板の製造方法およびチップトレイ

Publications (1)

Publication Number Publication Date
JP2009295807A true JP2009295807A (ja) 2009-12-17

Family

ID=41398989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008148222A Pending JP2009295807A (ja) 2008-06-05 2008-06-05 配線基板の製造方法およびチップトレイ

Country Status (2)

Country Link
US (1) US20090300911A1 (ja)
JP (1) JP2009295807A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012213778A (ja) * 2011-03-31 2012-11-08 Kyocera Crystal Device Corp ウエハの接合方法
JP2016197654A (ja) * 2015-04-03 2016-11-24 東洋精密工業株式会社 マルチスライド式ワーククランプトレイ
KR101743667B1 (ko) * 2015-12-23 2017-06-05 (주)탑솔루션 반도체 디바이스 장착 가이더

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3645281A (en) * 1970-04-03 1972-02-29 David Seidler Parts holder
US4657137A (en) * 1981-05-22 1987-04-14 North American Philips Corporation Multi-chip packaging system
US5234104A (en) * 1991-02-04 1993-08-10 Illinois Tool Works Inc. Carrier tape system
US5648136A (en) * 1995-07-11 1997-07-15 Minnesota Mining And Manufacturing Co. Component carrier tape
US5682731A (en) * 1996-03-15 1997-11-04 Vichem Corporation Tape carrier for electronic and electrical parts
JP4424524B2 (ja) * 2000-04-12 2010-03-03 Ｏｋｉセミコンダクタ株式会社 チップトレイ
KR100676736B1 (ko) * 2006-06-30 2007-02-01 주식회사 월드프라텍 칩스케일 패키지용 트레이
US7891486B2 (en) * 2006-12-26 2011-02-22 Nihon Dempa Kogyo Co., Ltd. Shipping tray for optical elements, and optical element shipped therein

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012213778A (ja) * 2011-03-31 2012-11-08 Kyocera Crystal Device Corp ウエハの接合方法
JP2016197654A (ja) * 2015-04-03 2016-11-24 東洋精密工業株式会社 マルチスライド式ワーククランプトレイ
KR101743667B1 (ko) * 2015-12-23 2017-06-05 (주)탑솔루션 반도체 디바이스 장착 가이더

Also Published As

Publication number Publication date
US20090300911A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
KR102128154B1 (ko) 흡착 기구 및 흡착 방법, 그리고 제조 장치 및 제조 방법
US8058562B2 (en) Wiring substrate and method of manufacturing the same
US10950479B2 (en) Method for manufacturing light emitting device
JP2013106033A (ja) 半導体パッケージ及びその製造方法
US9024437B2 (en) Chip package and method for forming the same
JP5666947B2 (ja) ワーク吸引治具及びワーク把持方法
JP2008166566A (ja) 孔あきサポートプレート
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP2009295807A (ja) 配線基板の製造方法およびチップトレイ
US20140113412A1 (en) Chip package and fabrication method thereof
JP4618066B2 (ja) 成膜マスク装置
JP2006229129A (ja) 真空吸着装置
JP2015231005A (ja) 配線基板およびその製造方法
US20120052612A1 (en) Method of manufacturing optical sensor
JP2007103595A5 (ja)
JP2010258062A (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP4361325B2 (ja) 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
JP2011258909A (ja) 回路基板の製造方法
KR20100039692A (ko) 적층 반도체 패키지 및 이의 제조 방법
KR100661295B1 (ko) 패키지용 인쇄회로기판 및 그 제조 방법
KR102035145B1 (ko) 패키지 커팅 방법
JP2009099834A (ja) 可撓性基板
JP2006063361A (ja) 成膜マスク装置
JP2009139631A (ja) 電子部品の製造方法及び当該方法に供せられる治具
KR20110132874A (ko) 반도체패키지 및 그 제조방법