JP2009294306A - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP2009294306A
JP2009294306A JP2008145657A JP2008145657A JP2009294306A JP 2009294306 A JP2009294306 A JP 2009294306A JP 2008145657 A JP2008145657 A JP 2008145657A JP 2008145657 A JP2008145657 A JP 2008145657A JP 2009294306 A JP2009294306 A JP 2009294306A
Authority
JP
Japan
Prior art keywords
voltage
gate
period
level
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008145657A
Other languages
English (en)
Inventor
Kei Ikuta
慶 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008145657A priority Critical patent/JP2009294306A/ja
Publication of JP2009294306A publication Critical patent/JP2009294306A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】最前段の画素容量の充電不足に起因する表示品位の低下に対して、温度補償を容易に行うことのできる、交流駆動方式の表示装置を実現する。
【解決手段】各単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号(G(j))は、ゲートロー電圧(Vgl)以上のレベルから開始してゲートハイ電圧(Vgh)のレベルまで徐々に上昇する電圧レベル傾斜期間(t1)と、上記電圧レベル傾斜期間(t1)に続く、ゲートハイ電圧(Vgh)のレベルで一定となる電圧レベル一定期間(t2)とからなる第1の電圧と、上記第1の電圧の全期間以外のゲートロー電圧(Vgl)からなる第2の電圧(Vgl)とを、つなぎ合わせた波形として、上記ゲート信号線に出力可能である。
【選択図】図1

Description

本発明は、表示装置の交流駆動に関するものである。
液晶モジュールの駆動方法においては、液晶の劣化を抑える目的でフレーム毎に液晶印加電圧の極性を反転する交流駆動が主流である。そして、さらに表示品位を向上させるためにフレーム内にてドット反転を行った場合には、図9に示すように、ゲート信号線とソース信号線とのそれぞれの1ライン毎に、また、ゲートスタートパルスGSPがゲートドライバのシフトレジスタ内を転送されるのに伴って出力されるゲート信号G(1)、G(2)、…、G(m)の各期間毎に、ソース信号線に出力されるソース信号Sの極性を反転させる。また、同一画素に対しては1フレーム毎でもソース信号Sの極性を反転させる。図9では、2つの隣接ソース信号線に対するソース信号をS(1)およびS(2)で表している。その結果、ソース信号線を交互に異なる極性の電圧に充電することに伴ってソースドライバの消費電力が増大するという問題が生じるので、この問題を解消するために、極性反転を2ライン毎に行ういわゆる2Hドット反転駆動が主流となっている。
2Hドット反転駆動では、図10に示すように、ゲート信号G(1)とG(2)、ゲート信号G(3)とG(4)というように、連続する2つのゲート信号線に接続された同一ソース信号線上の画素には同一の極性のソース信号Sを供給するとともに当該ソース信号線上の次の2つのゲート信号線に対してはソース信号Sの極性を反転し、隣接ソース信号線どうしであるソース信号S(1)とソース信号S(2)との間でも極性を反転させる。また、同一画素に対しては1フレーム毎でもソース信号Sの極性を反転させる。
図11に示すように、通常、ソース信号Sの立ち上がりおよび立ち下がりにおいては波形がなまっている。従って、2Hドット反転駆動を行った場合には、同一ソース信号線上でソース信号Sが同極性となる2つの連続する画素のうち、前段側のゲート信号線に接続されているほうの画素については、ソース信号線に供給されるソース信号Sがより前段側の画素に対するソース信号Sから極性を反転されるものであるため、ソース信号Sに大きな立ち上がり領域あるいは立ち下がり領域を伴うこととなって、ソース信号Sの画素容量への書き込み期間T1のうち、波形なまり期間Tdだけ液晶印加時間が短くなる。つまり画素容量に蓄えられる電荷が減少することとなる。一方、同一ソース信号線上でソース信号Sが同極性となる2つの連続する画素のうち、後段側のゲート信号線に接続されているほうの画素については、ソース信号Sが前段側の画素に対して極性反転を伴わないし、隣接画素であることからソース信号Sそのものが前段側の画素のソース信号Sに非常に近い場合もある。このため、ソース信号Sに大きな立ち上がり領域あるいは立ち下がり領域を伴うことはなく、ソース信号Sの画素容量への書き込み期間T2で十分な液晶印加時間が得られる。
この結果、前段側の画素は、後段側の画素に比べて液晶電位の到達能力が低下することとなる。
このような問題を解消するために、特許文献1では、前段側の画素に対するソース信号Sの書き込み期間を長くする構成を開示している。
図12に、特許文献1の表示装置の構成を示す。
この表示装置では、タイミング制御部400がゲートドライバー200に、垂直同期開始信号STV、ゲート選択信号CPV、および、ゲートイネーブル信号OEを供給している。図13にこれらの波形を示す。ゲートイネーブル信号OEは、そのLow期間がゲート信号g(g1、g2、…)のアクティブ期間を決定しているが、タイミング制御部400は、例えばこのゲートイネーブル信号OEのHigh期間を制御して、所定のLow期間の長さを他のLow期間と異ならせることができる。このようにして、2Hドット反転駆動を行う場合には、前段側の画素に対するゲート信号gのアクティブ期間を長くするようにして、前段側と後段側とで画素容量の実質的な充電期間を揃える。
特開2003−66928号公報(2003年3月5日公開)
しかしながら、上述した、2Hドット反転駆動における前段側の画素容量の充電不足は、常温や高温時には表示にはさほど影響しないために問題とはならず、主として低温時に表示画面に横筋を発生させるなどの表示品位の低下をもたらして問題となる。
従って、特許文献1の表示装置において、低温時にのみ前段側の画素容量の充電不足を解消しようとすれば、表示装置に温度センサを設けて、当該温度センサからの温度検出出力に基づいてタイミングコントローラがゲートイネーブル信号OEのLow期間を制御しなければならず、複雑な構成が必要となる。
このように、従来の2Hドット反転駆動を行う表示装置には、前段側の画素容量の充電不足に起因した表示品位の低下に対する温度補償を行うのに複雑な構成が必要になるという問題があった。
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、連続して同極性のソース信号が供給される複数の画素どうしにおける、最前段の画素容量の充電不足に起因する表示品位の低下に対して、温度補償を容易に行うことのできる、交流駆動方式の表示装置および表示装置の駆動方法を実現することにある。
本発明の表示装置は、上記課題を解決するために、同一のソース信号線に接続された複数の画素を、連続するN個(Nは2以上の整数)の画素からなる単位に分けて、各上記単位内の画素どうしではソース信号を同極性とするとともに、上記同一のソース信号線について隣接する上記単位どうしではソース信号を逆極性とする交流駆動を行うアクティブマトリクス型の表示装置において、各上記単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、ゲートロー電圧以上のレベルから開始してゲートハイ電圧のレベルまで徐々に上昇する電圧レベル傾斜期間と、上記電圧レベル傾斜期間に続く、ゲートハイ電圧のレベルで一定となる電圧レベル一定期間とからなる第1の電圧と、ゲートロー電圧からなる第2の電圧とを、つなぎ合わせた波形として、上記ゲート信号線に出力することが可能であることを特徴としている。
上記の発明によれば、少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、第1の電圧と第2の電圧とをつなぎ合わせた波形として生成するので、ゲート信号の立ち上がりに伴う電圧レベル傾斜期間における画素容量の充電が緩慢に進む。従って、画素の選択期間の終了時における液晶電位の到達能力を、最前段の画素と同等にすることができる。これにより、最前段の画素とそれ以外の画素とで輝度が揃い、表示品位の低下を避けることができる。
また、電圧レベル傾斜期間の傾斜は、抵抗およびコンデンサによる時定数のような、アナログ回路の特性を利用して任意に形成することができる。従って、当該傾斜の勾配はアナログ回路の構成に応じて適宜変化させることが可能であり、アナログ回路の温度特性を利用して、周囲温度に応じた傾斜の勾配を当該アナログ回路上で生成することができる。従って、最前段の画素の充電不足に起因する表示品位の低下に対する温度補償を容易に行うことができる。
以上により、連続して同極性のソース信号が供給される複数の画素どうしにおける、最前段の画素容量の充電不足に起因する表示品位の低下に対して、温度補償を容易に行うことのできる、交流駆動方式の表示装置を実現することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第1の電圧は、電圧レベルが徐々に上昇する電圧レベル上昇期間であって少なくとも上記電圧レベル傾斜期間を最後に含む電圧レベル上昇期間と、上記電圧レベル上昇期間に続くゲートハイ電圧の一定レベルとなるHighレベル期間であって少なくとも上記電圧レベル一定期間を最初に含むHighレベル期間と、上記Highレベル期間に続く、電圧レベルが低下する電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された信号である原信号に含まれる、1つの上記電圧波形から抽出した電圧であることを特徴としている。
上記の発明によれば、第1の電圧を、電圧レベル上昇期間とHighレベル期間と電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された原信号から抽出するので、各ゲート信号線に順次出力する第1の電圧を用いるゲート信号の全てに対して、原信号から抽出した第1の電圧を用いることができ、ゲート信号を容易に生成することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、各上記単位において上記最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とし、上記最前段の画素が接続されているゲート信号線に出力されるゲート信号を、1つの上記電圧波形の上記Highレベル期間における上記電圧レベル一定期間の後の期間から抽出したゲートハイ電圧と、上記第2電圧とをつなぎ合わせたゲート信号とすることを特徴としている。
上記の発明によれば、最前段以外の画素が接続されているゲート信号線に出力されるゲート信号と、最前段の画素が接続されているゲート信号線に出力されるゲート信号との全てを、同じ原信号を用いて生成することができる。従って、全ゲート信号を容易に生成することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、各上記単位において、各画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とすることを特徴としている。
上記の発明によれば、全ゲート信号を同じ原信号を用いて容易に生成することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記原信号を生成する回路は、オペアンプ、第1の抵抗、第2の抵抗、第3の抵抗、第4の抵抗、第5の抵抗、第6の抵抗、定電流源、コンデンサ、および、スイッチを備えており、上記第1の抵抗の一端は上記オペアンプの非反転入力端子に接続されており、上記第1の抵抗の他端には一定の基準電圧が入力され、上記第2の抵抗の一端は上記非反転入力端子に接続されており、上記第2の抵抗の他端はGNDに接続されており、上記第3の抵抗の一端は上記オペアンプの反転入力端子に接続されており、上記第3の抵抗の他端は上記第4の抵抗の一端および上記スイッチの一方の端子に接続されており、上記第4の抵抗の一端は上記オペアンプの出力端子に接続されており、上記第4の抵抗の他端は上記反転入力端子に接続されており、上記第5の抵抗の他端は上記第6の抵抗の一端および上記コンデンサの一方の端子に接続されており、上記第6の抵抗の他端は上記定電流源の出力端子に接続されており、上記コンデンサの他端および上記スイッチの他方の端子はGNDに接続されており、上記スイッチは、HighレベルとLowレベルとに切り替わる制御信号に従って開閉動作することを特徴としている。
上記の発明によれば、スイッチの開閉動作に対応して、オペアンプを用いて構成された減算部が、原信号の電圧レベル上昇期間とHighレベル期間と電圧レベル低下期間とからなる電圧波形とを容易に生成することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第5の抵抗は負特性サーミスタであることを特徴としている。
上記の発明によれば、負特性サーミスタの温度特性により低温時と常温・高温時とで原信号の電圧レベル上昇期間の傾斜の勾配を大きく変化させることができるので、表示品位の低下に対する温度補償を容易に行うことができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、同一のソース信号線に接続された複数の画素を、連続するN個(Nは2以上の整数)の画素からなる単位に分けて、各上記単位内の画素どうしではソース信号を同極性とするとともに、上記同一のソース信号線について隣接する上記単位どうしではソース信号を逆極性とする交流駆動を行うアクティブマトリクス型の表示装置を駆動する表示装置の駆動方法において、各上記単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、ゲートロー電圧以上のレベルから開始してゲートハイ電圧のレベルまで徐々に上昇する電圧レベル傾斜期間と、上記電圧レベル傾斜期間に続く、ゲートハイ電圧のレベルで一定となる電圧レベル一定期間とからなる第1の電圧と、ゲートロー電圧からなる第2の電圧とを、つなぎ合わせた波形として、上記ゲート信号線に出力することを特徴としている。
上記の発明によれば、少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、第1の電圧と第2の電圧とをつなぎ合わせた波形として生成するので、ゲート信号の立ち上がりに伴う電圧レベル傾斜期間における画素容量の充電が緩慢に進む。従って、画素の選択期間の終了時における液晶電位の到達能力を、最前段の画素と同等にすることができる。これにより、最前段の画素とそれ以外の画素とで輝度が揃い、表示品位の低下を避けることができる。
また、電圧レベル傾斜期間の傾斜は、抵抗およびコンデンサによる時定数のような、アナログ回路の特性を利用して任意に形成することができる。従って、当該傾斜の勾配はアナログ回路の構成に応じて適宜変化させることが可能であり、アナログ回路の温度特性を利用して、周囲温度に応じた傾斜の勾配を当該アナログ回路上で生成することができる。従って、最前段の画素の充電不足に起因する表示品位の低下に対する温度補償を容易に行うことができる。
以上により、連続して同極性のソース信号が供給される複数の画素どうしにおける、最前段の画素容量の充電不足に起因する表示品位の低下に対して、温度補償を容易に行うことのできる、交流駆動方式の表示装置の駆動方法を実現することができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、上記第1の電圧を、電圧レベルが徐々に上昇する電圧レベル上昇期間であって少なくとも上記電圧レベル傾斜期間を最後に含む電圧レベル上昇期間と、上記電圧レベル上昇期間に続くゲートハイ電圧の一定レベルとなるHighレベル期間であって少なくとも上記電圧レベル一定期間を最初に含むHighレベル期間と、上記Highレベル期間に続く、電圧レベルが低下する電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された信号である原信号に含まれる、1つの上記電圧波形から抽出した電圧とすることを特徴としている。
上記の発明によれば、第1の電圧を、電圧レベル上昇期間とHighレベル期間と電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された原信号から抽出するので、各ゲート信号線に順次出力する第1の電圧を用いるゲート信号の全てに対して、原信号から抽出した第1の電圧を用いることができ、ゲート信号を容易に生成することができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、各上記単位において上記最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とし、上記最前段の画素が接続されているゲート信号線に出力されるゲート信号を、1つの上記電圧波形の上記Highレベル期間における上記電圧レベル一定期間の後の期間から抽出したゲートハイ電圧と、上記第2電圧とをつなぎ合わせたゲート信号とすることを特徴としている。
上記の発明によれば、最前段以外の画素が接続されているゲート信号線に出力されるゲート信号と、最前段の画素が接続されているゲート信号線に出力されるゲート信号との全てを、同じ原信号を用いて生成することができる。従って、全ゲート信号を容易に生成することができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、各上記単位において、各画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とすることを特徴としている。
上記の発明によれば、全ゲート信号を同じ原信号を用いて容易に生成することができるという効果を奏する。
本発明の表示装置は、以上のように、各上記単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、ゲートロー電圧以上のレベルから開始してゲートハイ電圧のレベルまで徐々に上昇する電圧レベル傾斜期間と、上記電圧レベル傾斜期間に続く、ゲートハイ電圧のレベルで一定となる電圧レベル一定期間とからなる第1の電圧と、ゲートロー電圧からなる第2の電圧とを、つなぎ合わせた波形として、上記ゲート信号線に出力することが可能である。
以上により、連続して同極性のソース信号が供給される複数の画素どうしにおける、最前段の画素容量の充電不足に起因する表示品位の低下に対して、温度補償を容易に行うことのできる、交流駆動方式の表示装置を実現することができるという効果を奏する。
本発明の表示装置の駆動方法は、以上のように、各上記単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、ゲートロー電圧以上のレベルから開始してゲートハイ電圧のレベルまで徐々に上昇する電圧レベル傾斜期間と、上記電圧レベル傾斜期間に続く、ゲートハイ電圧のレベルで一定となる電圧レベル一定期間とからなる第1の電圧と、ゲートロー電圧からなる第2の電圧とを、つなぎ合わせた波形として、上記ゲート信号線に出力する。
以上により、連続して同極性のソース信号が供給される複数の画素どうしにおける、最前段の画素容量の充電不足に起因する表示品位の低下に対して、温度補償を容易に行うことのできる、交流駆動方式の表示装置の駆動方法を実現することができるという効果を奏する。
本発明の実施形態について、図1ないし図8に基づいて説明すれば以下の通りである。
図4に、本実施形態に係る表示装置である液晶表示装置1の回路構成を示す。
液晶表示装置1は、液晶パネル2、フレキシブルプリント基板3、および、コントロール基板4を備えている。
液晶パネル2は、ガラス基板上にアモルファスシリコンや多結晶シリコン、CGシリコン、微結晶シリコンなどを用いて表示領域2a、複数のゲート信号線GL…、および、複数のソース信号線SL…が作り込まれるとともに、ゲートドライバ5が実装され、あるいは作り込まれ、液晶層を挟んで対向基板と貼り合わされたアクティブマトリクス型の表示パネルである。表示領域2aは、複数の絵素PIX…がマトリクス状に配置された領域である。絵素PIXは、絵素の選択素子であるTFT11、液晶容量CL、および、補助容量Csを備えている。TFT11のゲートはゲート信号線GLに接続されており、TFT11のソースはソース信号線SLに接続されている。液晶容量CLおよび補助容量CsはTFT11のドレインに接続されている。
複数のゲート信号線GL…はゲート信号線GL1・GL2・GL3・…・GLmからなり、それぞれゲートドライバ5の出力に接続されている。複数のソース信号線SL…はソース信号線SL1・SL2・SL3・…・SLnからなり、それぞれ後述するソースドライバ6の出力に接続されている。また、図示しないが、絵素PIX…の各補助容量Csに補助容量電圧を与える補助容量配線が形成されている。
ゲ−トドライバ5は、表示パネル2上で表示領域2aに対してゲート信号線GL…の延びる方向の一方側に隣接する領域に設けられており、ゲート信号線GL…のそれぞれにゲート信号を出力し、当該ゲート信号によってゲート信号線GL…に順次ゲートパルスを供給する。
フレキシブルプリント基板3は、ソースドライバ6を備えている。ソースドライバ6はソース信号線SL…のそれぞれにソース信号を供給する。コントロール基板4はフレキシブルプリント基板3に接続されており、ゲートドライバ5およびソースドライバ6に必要な信号や電源を供給する。コントロール基板4から出力されたゲートドライバ5へ供給する信号および電源は、フレキシブルプリント基板3を介して液晶パネル2上からゲートドライバ5へ供給される。
上記構成の液晶表示装置1は、2Hドット反転駆動を行うことができる表示装置として以下の説明を進めるが、本実施形態は、2Hドット反転駆動のみならず、一般に、同一のソース信号線に接続された画素を、連続するN個(Nは2以上の整数)の画素からなる単位に分けて、各単位内の画素どうしではソース信号を同極性とするとともに、同一のソース信号線について隣接する単位どうしではソース信号を逆極性とするNHドット反転駆動を行う交流駆動方式について適用可能である。NHドット反転駆動の場合には、以下の2Hドット反転駆動の場合の説明において、「前段側」を「最前段」と、また「後段側」を「最前段以外」と読み替えればよい。
また、以下の説明では、基本的に前記絵素PIXにRGBなどの色の区別がない場合を想定しているため、上記画素の区別は前記絵素PIXの区別に等しいが、たとえ絵素PIXに色の区別があっても、各色の組み合わせの単位がゲート信号線GLに沿って並んでいるかソース信号線SLに沿って並んでいるかに関わらず、上記画素の区別を絵素PIXの区別と等しいものとする。
図5に、ゲートドライバ5の構成を示す。
ゲートドライバ5は、図7に実線で示す波形のゲート信号G(j)(j=1、2、…、mのうちの偶数)を生成して、このゲート信号G(j)を、2Hドット反転駆動において、同極性のソース信号を供給する連続した2つの画素のうちの後段側の画素のゲート信号として出力する。このゲート信号G(j)は、後述するように、立ち上がりに電圧レベル傾斜期間t1を有しているので、この期間における画素容量の充電は、選択素子としてのTFTのソース・ドレイン間抵抗が大きいために緩慢に進む。従って、画素の選択期間の終了時における液晶電位の到達能力を、前段側の画素と同等にすることができる。これにより、前段側の画素と後段側の画素とで輝度が揃い、表示品位の低下を避けることができる。
NHドット反転駆動で同様の効果を得ようとすれば、少なくとも最前段以外の画素のゲート信号を図7のゲート信号G(j)の波形とすればよい。
また、2Hドット反転駆動でもNHドット反転駆動でも、図7に示す波形のゲート信号G(j)を、j=1、2、…、mの全てに対して生成しても同様の効果が得られる。
ゲートドライバ5は、上記の波形を有するゲート信号G(j)を生成するために、ゲートドライバチップ21および複数のスイッチ回路22…を備えている。ゲートドライバチップ21は液晶パネル2にCOG実装されているが、フレキシブルプリント基板に実装されていてもよいし、チップ形態ではなく液晶パネル2に表示領域2aとモノリシックに形成されていてもよい。スイッチ回路22…は液晶パネル2に表示領域2aとモノリシックに形成されている。スイッチ回路22…は、フレキシブルプリント基板に備えられていてもよいし、ゲートドライバチップ21に一体に形成されていてもよい。
ゲートドライバチップ21はシフトレジスタを備えている。当該シフトレジスタは、m個のシフトレジスタ段F1・F2・…・Fmを備えており、初段のシフトレジスタ段F1に入力されるゲートスタートパルスGSPを、各シフトレジスタ段に入力されるゲートクロックGCKのタイミングに従って、最終段のシフトレジスタ段Fmまで順次シフトする。そして、ゲートドライバチップ21は、入力されるゲートイネーブル信号GOEのアクティブ期間に各シフトレジスタ段からの出力を出力するとともに、ゲートイネーブル信号GOEの非アクティブ期間にLowレベルの電圧を出力し、各シフトレジスタ段に対応して割り当てられたスイッチ回路22の接続切り替えの制御信号ctlとする。
各スイッチ回路22は、ゲートドライバチップ21から入力される上記制御信号ctlに従って、ゲート信号線GLを電圧VD1の入力端子に接続するか、電圧VD2の入力端子に接続するかを切り替える。シフトレジスタ段Fj(j=1、2、…、m)に対応するスイッチ回路22は、制御信号ctlが第1のレベル、例えばHighレベルであるときにはゲート信号線GLjを電圧VD1の入力端子に接続し、制御信号ctlが第2のレベル、例えばLowレベルであるときにはゲート信号線GLjを電圧VD2の入力端子に接続することにより、ゲート信号G(j)の波形を形成する。
ゲートクロックGCKおよびゲートイネーブル信号GOEの波形を図7に示す。ゲートスタートパルスGSPは図示されていないが、ゲートクロックGCKの1周期分のパルス幅を有するHighレベルの垂直同期パルスであり、ゲートクロックGCKのタイミングに同期している。これらゲートクロックGCK、ゲートスタートパルスGSP、および、ゲートイネーブル信号GOEはコントロール基板4から供給される。また、上記電圧VD1として入力される電圧波形は図7では電圧(原信号)Voutに相当している。電圧Voutは、ゲートクロックGCKに同期し、ゲート信号GのHighレベルであるゲートハイ電圧Vghを最大レベルに有する、櫛歯形状の波形の電圧である。また、上記電圧VD2として入力される電圧はゲート信号GのLowレベルであるゲートロー電圧Vglである。
図6に、上記電圧Voutを生成する回路の基本構成を示す。
この回路は、オペアンプOP、抵抗R1・R2・R3・R4、抵抗Rct1・Rct2、定電流源Ict、コンデンサCct、および、スイッチSW1を備えている。当該回路はコントロール基板6に備えられていてもよいし、液晶パネル2に実装あるいは形成されていてもよい。
抵抗(第1の抵抗)R1の一端はオペアンプOPの非反転入力端子に接続されており、抵抗R1の他端には電圧Vinが入力される。電圧Vinは一定の基準電圧であり、ここではゲートハイ電圧Vghに等しく設定されている。抵抗(第2の抵抗)R2の一端は上記非反転入力端子に接続されており、抵抗R2の他端はGNDに接続されている。抵抗(第3の抵抗)R3の一端はオペアンプOPの反転入力端子に接続されており、抵抗R3の他端は抵抗Rct1の一端およびスイッチSW1の一方の端子に接続されている。抵抗(第4の抵抗)R4の一端はオペアンプOPの出力端子に接続されており、抵抗R4の他端は上記反転入力端子に接続されている。
抵抗(第5の抵抗)Rct1の他端は抵抗(第6の抵抗)Rct2の一端およびコンデンサCctの一方の端子に接続されている。抵抗Rct2の他端は定電流源Ictの出力端子に接続されている。コンデンサCctの他端およびスイッチSW1の他方の端子はGNDに接続されている。
スイッチSW1は、制御信号GSDに従って開閉動作し、制御信号GSDがHighレベルのときに閉状態となり、制御信号GSDがLowレベルのときに開状態となる。制御信号GSDは、図7に示すようにゲートクロックGCKに対して同じ周期で同期した波形を有しており、ゲートクロックGCKの立ち上がりタイミングでHighレベルからLowレベルに立ち下がった後に、所定期間後に再びHighレベルに立ち上がる。
上記構成の回路において、オペアンプOPおよび抵抗R1・R2・R3・R4は減算部を構成するものである。この減算部では、次の減算処理が行われる。
Vout = Vin・(R2/(R1+R2))・(1+(R4/R3))
− (R4/R3)・Vct
ここで、R1=R4、R2=R3、A=R4/R3とすると、
Vout = Vin − A・Vct
となる。
制御信号GSD信号がLowレベルになると、スイッチSW1は開状態に制御され、抵抗Rct2を介して定電流源IctからコンデンサCctへの充電が行われる。このとき、抵抗Rct1とスイッチSW1との接続点の電圧Vctは、ゼロから徐々に上昇する。続いて制御信号GSDがHighレベルになると、スイッチSW1は閉状態に制御され、コンデンサCctに充電された電荷は抵抗Rct1を介して徐々に放電される。このとき、電圧Vctは徐々に低下して一定時間後にゼロとなる。この結果、電圧Vctは、図7に示すようにノコギリ波状に変化する。
減算部においては、電圧VctをA(=R4/R3)倍されたものが電圧Vinから減算される。電圧Vctがゼロである間は、電圧Voutとして電圧Vinが出力される。これにより、図7に示すように、連続台形波からなる櫛波形波の電圧Voutとして出力される。
図5において、シフトレジスタ段FjにゲートスタートパルスGSPがシフトされて当該シフトレジスタ段Fjがアクティブなパルスを出力するときに、ゲートイネーブル信号GOEがLowレベルである間は、制御信号ctlがHighレベルとなることにより、電圧VD1としてゲートドライバ5に入力される電圧Voutがゲート信号線Gjに出力される。そして、上記以外の期間には制御信号ctlがLowレベルとなることにより、電圧VD2としてゲートドライバ5に入力されるゲートロー電圧Vglがゲート信号線Gjに出力される。
この結果、ゲート信号G(j)は、図7に実線で示すように、画素の選択期間に立ち上がりに傾斜を伴ったパルスを有する波形となる。破線の波形は、ゲート信号線GLjの前段側および後段側のゲート信号を幾つか示したものである。このパルスの立ち上がりタイミングは、図7から分かるように、ゲートイネーブル信号GOEがHighからLowに切り替わるタイミング、すなわちアクティブレベルから非アクティブレベルに切り替わるタイミングであるので、原信号である電圧Voutの波形のうち、抽出されてゲート信号線GLjに出力される電圧レベル傾斜期間t1は、上記タイミングに応じて変化する。ここで、上記タイミングは電圧Voutの台形波の電圧レベルが上昇している期間中のいずれかの時点に設定され、電圧Voutのうち少なくとも上記タイミングにおけるレベルは、ゲートロー電圧Vgl以上のレベルに設定されている。
このように、ゲート信号線GLjに出力されるゲート信号G(j)は、ゲートロー電圧Vgl以上のレベルから開始してゲートハイ電圧Vghのレベルまで徐々に上昇する電圧レベル傾斜期間t1と、上記電圧レベル傾斜期間t1に続く、ゲートハイ電圧Vghのレベルで一定となる電圧レベル一定期間t2とからなる第1の電圧と、上記第1の電圧の全期間以外のゲートロー電圧Vglからなる第2の電圧とを、つなぎ合わせた波形を有している。また、上記第1の電圧は、電圧レベルが徐々に上昇する電圧レベル上昇期間であって少なくとも上記電圧レベル傾斜期間t1を最後に含む電圧レベル上昇期間と、上記電圧レベル上昇期間に続くゲートハイ電圧Vghの一定レベルとなるHighレベル期間であって少なくとも上記電圧レベル一定期間t2を最初に含むHighレベル期間と、上記Highレベル期間に続く、電圧レベルが低下する電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された信号に含まれる、1つの上記電圧波形から抽出した電圧である。
また、電圧レベル傾斜期間t1における傾斜の形状は、直線的なものでも曲線型のものでもよく、任意である。この傾斜は、図6の構成において抵抗およびコンデンサによる時定数によって決定できるような、アナログ回路の特性を利用したものである。従って、当該傾斜の勾配はアナログ回路の構成に応じて適宜変化させることが可能である。本実施形態では、特に、アナログ回路の温度特性を利用し、周囲温度に応じて上記傾斜の勾配を当該アナログ回路上で変えることにより、2Hドット反転駆動における前段側の画素容量の充電不足に起因する表示品位の低下に対する温度補償を容易に行うことができるようにしている。次に、この温度補償について説明する。
図8に、上記温度補償を行うための、電圧Voutを生成する回路の構成を示す。
この回路は、図6の構成において、第5の抵抗として抵抗Rct1の代わりに負特性サーミスタ(NTC)Th1を用いたものである。負特性サーミスタTh1は、低温時には抵抗値が大きく、高温時には抵抗値が小さい。従って、低温時には図1(a)に示すように、電圧Voutの電圧レベル上昇期間における傾斜の勾配、すなわちゲート信号G(j)の電圧レベル傾斜期間t1における傾斜の勾配は小さく、常温・高温時には図1(b)に示すように、電圧Voutの電圧レベル上昇期間における傾斜の勾配、従ってゲート信号G(j)の電圧レベル傾斜期間t1における傾斜の勾配は非常に大きい。
これにより、実質的に、低温時にのみゲート信号G(j)に立ち上がり傾斜を設けることが可能となり、表示品位の低下に対する温度補償を容易に行うことができる。
また、図1(a)・(b)においては、制御信号GSDを、ゲートクロックGCKの2周期分に等しい周期としながらゲートクロックGCKに同期させ、ゲートクロックGSDの、2Hドット反転駆動における後段側の画素の選択期間に対応するクロックパルスの立ち上がりから所定期間だけLowレベルとなるようにしている。これにより、電圧Voutからゲート信号G(j)を抽出した結果、前段側の画素に対するゲート信号G(j)は方形波のゲートパルスを有する波形となり、後段側の画素に対するゲート信号G(j)は電圧レベル傾斜期間t1および電圧レベル一定期間t2からなる第1の電圧のゲートパルスを有する波形となる。この制御信号GSDの波形は、図1(b)のゲート信号G(j)の方形波の形状には影響を与えない。
図2に、図1(a)・(b)のゲート信号G(j)を採用した場合の、各ゲート信号G(j)と、正極性側のソース信号S(0)の波形とを示す。ゲート信号G(2)が図1(a)の実線のゲート信号G(j)に相当し、期間Tslopeが図1(a)の電圧レベル傾斜期間t1に相当する。期間Tslopeにおける充電量が抑えられるため、ゲート信号G(1)によりソース信号S(0)を画素容量に書き込む期間T1における充電量と、ゲート信号G(2)によりソース信号S(0)を画素容量に書き込む期間T2(=電圧レベル傾斜期間t1+電圧レベル一定期間t2)における充電量とが同等となる。これは、負極性側のソース信号Sでも事情は同じである。前段側の画素容量へのソース信号Sの書き込みにおいては既にソース信号Sの立ち上がりが緩慢であるために、前段側のゲート信号G(j)の立ち上がりに傾斜を設けても、これ以上の充電量の低下はあまりない。従って、やはり、前段側の画素と後段側の画素とで輝度が揃う効果が得られる。
また、図3(a)・(b)に示すように、制御信号GSDを、図7と同様にゲートクロックGCKの1周期分に等しい周期としながらゲートクロックGSDに同期させ、ゲートクロックGSDの各クロックパルスの立ち上がりから所定期間だけLowレベルとなるようにしてもよい。この場合には、低温時において、全てのゲート信号G(j)が、電圧レベル傾斜期間t1および電圧レベル一定期間t2からなる第1の電圧のゲートパルスを有する波形となる。この制御信号GSDの波形は、図3(b)のゲート信号G(j)の方形波の形状には影響を与えない。
なお、図6の回路において、抵抗Rct1は負特性サーミスタTh1のように周囲温度により大きくは抵抗値を変えない抵抗であるが、図6の回路を2つ設けておき、抵抗Rct1に変わる第5の抵抗として抵抗値の異なる抵抗を備え、周囲温度によって上記2つの回路が切り替わってゲートドライバ5の電圧VD1の端子に接続されるような構成とすれば、温度補償が可能になる。このとき、例えば、抵抗値の大きいほうの第5の抵抗を備えた回路の出力を正特性サーミスタで上記電圧VD1の端子に接続すれば低温時のゲート信号G(j)を生成することができ、抵抗値の小さいほうの第5の抵抗を備えた回路の出力を負特性サーミスタで上記電圧VD1の端子に接続すれば常温・高温時のゲート信号G(j)を生成することができる。
また、上記2つの抵抗を第5の抵抗として同じ箇所に並列に接続しておき、低温と常温・高温とで導通する抵抗が切り替わるような構成でも温度補償が可能である。導通用のスイッチとして上記正特性サーミスタおよび負特性サーミスタを抵抗に直列に接続すればよい。
また、温度によりダイオードの順方向電圧が変化することを利用して、通常の抵抗にダイオードを並列に接続したものを第5の抵抗とし、温度によりダイオードが導通する場合と導通しない場合とを生成するようにして時定数を変化させることも可能である。また、この構成において、通常の抵抗に逆方向のダイオードを並列接続したものを第5の抵抗とし、ダイオードの逆方向特性におけるブレークダウン電圧の温度変化も利用可能である。
また、第5の抵抗として半導体層を用い、半導体の抵抗値の温度変化を利用して時定数を変えることも可能である。さらに、第5の抵抗をMOS抵抗で構成し、上記ダイオードの各電圧のいずれかをMOS抵抗のゲートに与え、周囲温度によるMOS抵抗の変化を利用して時定数を変えることも可能である。
また、時定数を決定する回路には、図6や図8の構成に限らず、一般に知られている無数の時定数回路を利用することが可能である。この時定数回路で作成した傾斜波形を、図図6や図8の減算部で処理すれば、電圧Voutが得られる。
また、上記減算部を用いなくとも、ゲートイネーブル信号GOEや制御信号GSDのタイミングを用いて、電圧レベル上昇期間の波形と、Highレベル期間と、電圧レベル低下期間とを、順次、異なるスイッチ出力から出力してつなぎ合わせることによっても、電圧Voutを生成することが可能である。電圧レベル低下期間は、例えば充電した容量の放電波形で生成可能である。
このように、ゲート信号G(j)の立ち上がりに傾斜を設ける場合には、アナログ回路での変幻自在な温度補償構成が可能である。また、温度補償は、低温時と常温・高温時との2通りに分けて行う必要はなく、任意数の段階に分けてもよいし、連続的な補償レベルが提供されてもよいから、アナログ回路はこれを実現する上で非常に都合がよい。
さらには、本実施形態に係る液晶表示装置1によれば、電圧Voutを生成する回路やスイッチ回路22…は、従来のコントロール回路やドライバ回路とは別に構成して、当該コントロール回路やドライバ回路に接続するだけでよい。従って、立ち上がりに傾斜を伴うゲート信号G(j)を生成するのに、既存のコントロール回路やドライバ回路、特にチップ形態のものを、そのまま利用することができる。特許文献1の構成では、ゲートパルスの幅を変化させるのに、コントロール回路やドライバ回路の構成を変えなければならず、従来のものが使用できない。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、アクティブマトリクス型の表示装置に好適に使用することができる。
本発明の実施形態を示すものであり、(a)は低温時のゲート信号の生成過程を示す波形図、(b)は常温・高温時のゲート信号の生成過程を示す波形図である。 図1(a)のゲート信号を用いて表示駆動を行うときのソース信号による画素容量の充電量を説明する波形図である。 本発明の実施形態を示すものであり、(a)は低温時の他のゲート信号の生成過程を示す波形図、(b)は常温・高温時の他のゲート信号の生成過程を示す波形図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図4の表示装置が備えるゲートドライバの構成を示す回路ブロック図である。 図5のゲートドライバに入力する電圧を生成する回路の基本構成を示す回路図である。 図5のゲートドライバによって生成するゲート信号の生成過程を示す波形図である。 図5のゲートドライバに入力する電圧を生成する温度補償が可能な回路の構成を示す回路図である。 従来技術を示すものであり、ドット反転駆動を説明するタイミングチャートである。 従来技術を示すものであり、2Hドット反転駆動を説明するタイミングチャートである。 従来技術を示すものであり、2Hドット反転駆動の問題点を説明するタイミングチャートである。 従来技術を示すものであり、ゲートパルスの幅を変えることのできる表示装置の構成を示すブロック図である。 従来技術を示すものであり、図12の表示装置の動作を示すタイミングチャートである。
符号の説明
1 液晶表示装置(表示装置)
Vgh ゲートハイ電圧
Vgl ゲートロー電圧(第2の電圧)
Vin 電圧(基準電圧)
Vout 電圧(原信号)
t1 電圧レベル傾斜期間
t2 電圧レベル一定期間
G(j) ゲート信号
OP オペアンプ
R1 抵抗(第1の抵抗)
R2 抵抗(第2の抵抗)
R3 抵抗(第3の抵抗)
R4 抵抗(第4の抵抗)
Rct1 抵抗(第5の抵抗)
Rct2 抵抗(第6の抵抗)
Th1 負特性サーミスタ(第5の抵抗)
Ict 電流源
Cct コンデンサ
SW スイッチ
GSD 制御信号

Claims (10)

  1. 同一のソース信号線に接続された複数の画素を、連続するN個(Nは2以上の整数)の画素からなる単位に分けて、各上記単位内の画素どうしではソース信号を同極性とするとともに、上記同一のソース信号線について隣接する上記単位どうしではソース信号を逆極性とする交流駆動を行うアクティブマトリクス型の表示装置において、
    各上記単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、ゲートロー電圧以上のレベルから開始してゲートハイ電圧のレベルまで徐々に上昇する電圧レベル傾斜期間と、上記電圧レベル傾斜期間に続く、ゲートハイ電圧のレベルで一定となる電圧レベル一定期間とからなる第1の電圧と、ゲートロー電圧からなる第2の電圧とを、つなぎ合わせた波形として、上記ゲート信号線に出力することが可能であることを特徴とする表示装置。
  2. 上記第1の電圧は、電圧レベルが徐々に上昇する電圧レベル上昇期間であって少なくとも上記電圧レベル傾斜期間を最後に含む電圧レベル上昇期間と、上記電圧レベル上昇期間に続くゲートハイ電圧の一定レベルとなるHighレベル期間であって少なくとも上記電圧レベル一定期間を最初に含むHighレベル期間と、上記Highレベル期間に続く、電圧レベルが低下する電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された信号である原信号に含まれる、1つの上記電圧波形から抽出した電圧であることを特徴とする請求項1に記載の表示装置。
  3. 各上記単位において上記最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とし、
    上記最前段の画素が接続されているゲート信号線に出力されるゲート信号を、1つの上記電圧波形の上記Highレベル期間における上記電圧レベル一定期間の後の期間から抽出したゲートハイ電圧と、上記第2電圧とをつなぎ合わせたゲート信号とすることを特徴とする請求項2に記載の表示装置。
  4. 各上記単位において、各画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とすることを特徴とする請求項2に記載の表示装置。
  5. 上記原信号を生成する回路は、オペアンプ、第1の抵抗、第2の抵抗、第3の抵抗、第4の抵抗、第5の抵抗、第6の抵抗、定電流源、コンデンサ、および、スイッチを備えており、
    上記第1の抵抗の一端は上記オペアンプの非反転入力端子に接続されており、上記第1の抵抗の他端には一定の基準電圧が入力され、上記第2の抵抗の一端は上記非反転入力端子に接続されており、上記第2の抵抗の他端はGNDに接続されており、上記第3の抵抗の一端は上記オペアンプの反転入力端子に接続されており、上記第3の抵抗の他端は上記第4の抵抗の一端および上記スイッチの一方の端子に接続されており、上記第4の抵抗の一端は上記オペアンプの出力端子に接続されており、上記第4の抵抗の他端は上記反転入力端子に接続されており、上記第5の抵抗の他端は上記第6の抵抗の一端および上記コンデンサの一方の端子に接続されており、上記第6の抵抗の他端は上記定電流源の出力端子に接続されており、上記コンデンサの他端および上記スイッチの他方の端子はGNDに接続されており、上記スイッチは、HighレベルとLowレベルとに切り替わる制御信号に従って開閉動作することを特徴とする請求項2から4までのいずれか1項に記載の表示装置。
  6. 上記第5の抵抗は負特性サーミスタであることを特徴とする請求項5に記載の表示装置。
  7. 同一のソース信号線に接続された複数の画素を、連続するN個(Nは2以上の整数)の画素からなる単位に分けて、各上記単位内の画素どうしではソース信号を同極性とするとともに、上記同一のソース信号線について隣接する上記単位どうしではソース信号を逆極性とする交流駆動を行うアクティブマトリクス型の表示装置を駆動する表示装置の駆動方法において、
    各上記単位においてゲート走査順に見て少なくとも最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、ゲートロー電圧以上のレベルから開始してゲートハイ電圧のレベルまで徐々に上昇する電圧レベル傾斜期間と、上記電圧レベル傾斜期間に続く、ゲートハイ電圧のレベルで一定となる電圧レベル一定期間とからなる第1の電圧と、ゲートロー電圧からなる第2の電圧とを、つなぎ合わせた波形として、上記ゲート信号線に出力することを特徴とする表示装置の駆動方法。
  8. 上記第1の電圧を、電圧レベルが徐々に上昇する電圧レベル上昇期間であって少なくとも上記電圧レベル傾斜期間を最後に含む電圧レベル上昇期間と、上記電圧レベル上昇期間に続くゲートハイ電圧の一定レベルとなるHighレベル期間であって少なくとも上記電圧レベル一定期間を最初に含むHighレベル期間と、上記Highレベル期間に続く、電圧レベルが低下する電圧レベル低下期間とからなる電圧波形が繰り返し連続するように生成された信号である原信号に含まれる、1つの上記電圧波形から抽出した電圧とすることを特徴とする請求項7に記載の表示装置の駆動方法。
  9. 各上記単位において上記最前段以外の画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とし、
    上記最前段の画素が接続されているゲート信号線に出力されるゲート信号を、1つの上記電圧波形の上記Highレベル期間における上記電圧レベル一定期間の後の期間から抽出したゲートハイ電圧と、上記第2電圧とをつなぎ合わせたゲート信号とすることを特徴とする請求項8に記載の表示装置の駆動方法。
  10. 各上記単位において、各画素が接続されているゲート信号線に出力されるゲート信号を、上記原信号から抽出した上記第1の電圧と上記第2の電圧とをつなぎ合わせて上記波形を有するゲート信号とすることを特徴とする請求項8に記載の表示装置の駆動方法。
JP2008145657A 2008-06-03 2008-06-03 表示装置および表示装置の駆動方法 Pending JP2009294306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008145657A JP2009294306A (ja) 2008-06-03 2008-06-03 表示装置および表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145657A JP2009294306A (ja) 2008-06-03 2008-06-03 表示装置および表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2009294306A true JP2009294306A (ja) 2009-12-17

Family

ID=41542569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145657A Pending JP2009294306A (ja) 2008-06-03 2008-06-03 表示装置および表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2009294306A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564487A (zh) * 2017-09-27 2018-01-09 惠科股份有限公司 显示装置及其驱动方法
CN107665682A (zh) * 2017-09-27 2018-02-06 惠科股份有限公司 显示装置及其驱动方法
CN107680545A (zh) * 2017-09-27 2018-02-09 惠科股份有限公司 显示装置及其驱动方法
CN110796994A (zh) * 2019-11-27 2020-02-14 Tcl华星光电技术有限公司 液晶显示器及其驱动电路
WO2023246043A1 (zh) * 2022-06-23 2023-12-28 惠科股份有限公司 控制电路和显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564487A (zh) * 2017-09-27 2018-01-09 惠科股份有限公司 显示装置及其驱动方法
CN107665682A (zh) * 2017-09-27 2018-02-06 惠科股份有限公司 显示装置及其驱动方法
CN107680545A (zh) * 2017-09-27 2018-02-09 惠科股份有限公司 显示装置及其驱动方法
WO2019061731A1 (zh) * 2017-09-27 2019-04-04 惠科股份有限公司 显示装置及其驱动方法
WO2019061730A1 (zh) * 2017-09-27 2019-04-04 惠科股份有限公司 显示装置及其驱动方法
WO2019061729A1 (zh) * 2017-09-27 2019-04-04 惠科股份有限公司 显示装置及其驱动方法
CN110796994A (zh) * 2019-11-27 2020-02-14 Tcl华星光电技术有限公司 液晶显示器及其驱动电路
WO2023246043A1 (zh) * 2022-06-23 2023-12-28 惠科股份有限公司 控制电路和显示装置

Similar Documents

Publication Publication Date Title
KR101415565B1 (ko) 표시 장치
US9613582B2 (en) Gate driver integrated on display panel
JP5086692B2 (ja) 液晶表示装置
JP5514407B2 (ja) 表示装置及びその駆動方法
EP3113167B1 (en) Method of driving display panel and display apparatus for performing the same
US8933870B2 (en) Drive circuit for display panel, and display device
JP2007334358A (ja) 液晶表示装置及びその駆動方法
WO2010150562A1 (ja) 液晶表示装置及びその駆動方法
US20110102404A1 (en) Low Power Driving Method for a Display Panel and Driving Circuit Therefor
JP2010072618A (ja) 表示装置及びその駆動方法
KR20140096613A (ko) 쉬프트 레지스터와 이의 구동방법
US9754548B2 (en) Display device with controllable output timing of data voltage in response to gate voltage
WO2009101877A1 (ja) 表示装置およびその駆動方法
KR100736143B1 (ko) 자동 디지털 가변 저항 및 이를 포함하는 액정표시장치
JP2009294306A (ja) 表示装置および表示装置の駆動方法
JP2011170300A (ja) 表示装置制御回路
KR20090115027A (ko) 표시 장치 및 그 구동 방법
WO2012090803A1 (ja) 液晶表示装置
JP2006078588A (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR20100074858A (ko) 액정표시장치
JPWO2014050719A1 (ja) 液晶表示装置
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
KR100717193B1 (ko) 액정 표시 장치
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2008233283A (ja) 液晶表示装置およびその駆動方法