JP2009290497A - エラー特定方法、データ処理装置、及び半導体装置 - Google Patents
エラー特定方法、データ処理装置、及び半導体装置 Download PDFInfo
- Publication number
- JP2009290497A JP2009290497A JP2008140222A JP2008140222A JP2009290497A JP 2009290497 A JP2009290497 A JP 2009290497A JP 2008140222 A JP2008140222 A JP 2008140222A JP 2008140222 A JP2008140222 A JP 2008140222A JP 2009290497 A JP2009290497 A JP 2009290497A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- occurred
- transmission
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000012545 processing Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 28
- 230000005540 biological transmission Effects 0.000 claims description 119
- 230000004044 response Effects 0.000 claims description 6
- 238000013500 data storage Methods 0.000 abstract description 32
- 230000010485 coping Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 23
- 238000012546 transfer Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000007726 management method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 101100212791 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YBL068W-A gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】データ送信にエラーが発生した場合、各バスのエラーデータ記憶レジスタ702にはそのバスで受信したデータがCRCチェック部607により記憶される。各バスの比較器701は、そのバスで再送されるデータと、エラーデータ記憶レジスタ702に記憶されているデータとをビット単位で比較し、ビット単位の比較結果をエラー情報として出力する。そのエラー情報は、CRCチェック部607によりエラーが再送データで検出されなかった場合、データのなかで送信時にエラーが発生した箇所(ビット)を示すものとなる。そのエラー情報はエラー情報収集部623によって収集される。
【選択図】図4
Description
図9は、従来の半導体装置間のデータ送信を説明するための図である。
他方の受信側装置では、転送されたデータを受信し(SR51)、CRCによるエラーチェックを行い(SR52)、そのチェック結果を受信結果として送信側装置に通知する(SR53)。
近年、コンピュータでは、LSI等の半導体装置間のデータ送信速度が著しく高速化している。データ送信の高速化はより高いデータ処理能力の実現に大きく寄与している。しかし、データ送信速度の高速化は、バスを介したデータ送信に発生するエラーをより多くさせている。そのエラーの発生は、高速なデータ処理を阻害する。このことから今後は、バスを介したデータ送信に発生するエラーに対処するためのより多くの情報を得ることも非常に重要となると考えられる。
図1は、本実施形態によるデータ処理装置(コンピュータ)の構成を説明する図である。図1に示すように、本実施形態によるデータ処理装置では、1つ以上のシステムボード10、及びIOユニット20は共に、2つのアドレス・クロスバ30−0及び30−1、及び4つのデータ・クロスバ40−0、40−1、40−2及び40−3とそれぞれ接続されている。2つのアドレス・クロスバ30−0及び30−1、及び4つのデータ・クロスバ40−0、40−1、40−2及び40−3とそれぞれ接続されている。システムボード10は、データ処理用のユニットであり、CPUやメモリ等を搭載している。IOユニット20は、データの入出力を主に行うユニットであり、ハードディスク装置等の記憶装置、及び外部装置等との接続用の各種コントローラを搭載している。アドレス・クロスバでは、2つ共、或いはそのうちの任意の一つを指す場合、符号としては「30」を用いる。同様に、データ・クロスバでは、4つ共、或いはそのうちの任意の一つ以上のものを指す場合、符号としては「40」を用いる。
図2に示された例では、システムボード10は、4つのCPU101、2つのFWH(Firm Ware Hub)102、ノース・ブリッジ(North Bridge)103、4つのメモリ・スイッチ(図中「Mem Swich」と表記)104、及び各メモリ・スイッチ104に接続された複数のメモリ105を備えた構成となっている。
半導体装置500の制御部501は、半導体装置600に送信するデータをバッファ502に格納する。バッファ502に格納されたデータは、データ送信制御部504により選択されてデータ処理・選択部503に出力され、送信部505のデータ処理・転送部511に送られる。データ処理・転送部511は、データ処理・選択部503から入力したデータにエラーチェック(CRC)用のチェック符号を付して、複数のバスを備えた伝送部を介して半導体装置600に送信する。
いる。
エラー情報の保存、或いは出力は、例えばCRCチェック部607により行われる。エラー情報の保存は、CRCチェック部607にメモリを搭載し、そのメモリに格納することで行うようにしても良い。或いはキュー608を介して制御部601に渡すことで、制御部601に保存、或いは他の半導体装置への出力を行わせても良い。ここでは便宜的に、エラー情報の保存はCRCチェック部607内のメモリにエラー情報を格納することで行われると想定する。
のことから、送信エラーの発生を抑制するために、以下のような方法を採用しても良い。
、受信側装置600は次のデータの受信に備える(SR22→SR11)。エラー解析モードが設定されている場合には、SR22の判定はYESとなり、次に受信側装置600はエラーデータ記憶レジスタ702に保存されているデータと再送データとのビット単位の比較結果(エラー情報)をデータ毎にエラー情報収集部623から取得し(SR23)、その比較結果を保存し(SR24)、エラー解析モードを解除してから(SR25)、次のデータの受信に備える(SR25→SR11)。
(付記1)
複数の信号ラインで行うデータ送信で生じたエラーを特定するエラー特定方法であって、
送信側装置から受信側装置への前記複数の信号ラインを用いたデータ送信に前記エラーが発生した場合に、該エラーが発生したデータを保存する保存工程と、
前記保存工程で保存したデータを、前記エラーが発生していないデータとビット単位で比較して、前記保存したデータ中で該エラーが発生したビットを特定するエラー特定工程と、
を備えることを特徴とするエラー特定方法。
(付記2)
前記保存工程での前記エラーが発生したデータの保存が前記受信側装置で行われる場合に、
前記エラー特定工程では、前記エラーの発生による前記送信側装置からのデータ再送は、前記複数の信号ラインのなかで前記データの再送に用いる信号ラインを制限して行い、前記受信側装置は該信号ラインを制限して再送されるデータと前記保存したデータとをビット単位で比較して、該保存したデータ中で該エラーが発生したビットを特定する、
ことを特徴とする付記1記載のエラー特定方法。
(付記3)
複数の信号ラインを用いて半導体装置間でデータ送信を行うデータ処理装置において、
送信側装置から受信側装置への前記複数の信号ラインを用いたデータ送信にエラーが発生したか否か判定するエラー判定手段と、
前記エラーが発生したと前記エラー判定手段が判定した場合に、前記受信側装置が受信した、該エラーが発生しているデータを保存する保存手段と、
前記保存手段が保存したデータを、前記エラーが発生していないデータとビット単位で比較して、該保存したデータ中で前記エラーが発生したビットを特定するエラー特定手段と、
を具備することを特徴とするデータ処理装置。
(付記4)
複数の信号ラインを用いて他の半導体装置との間でデータ送信を行う半導体装置において、
前記他の半導体装置から前記複数の信号ラインを用いて送信されたデータにエラーが発生したか否か判定するエラー判定手段と、
前記エラーが発生したと前記エラー判定手段が判定した場合に、前記データの再送を前記他の半導体装置に要求する再送要求手段と、
前記再送要求に応じて前記他の半導体装置から受信した再送データにエラーが発生していないと前記エラー判定手段が判定した場合に、該再送データを該エラーが発生している受信データとビット単位で比較して、該受信データ中で該エラーが発生したビットを特定するエラー特定手段と、
を具備することを特徴とする半導体装置。
(付記5)
前記再送要求手段は、前記複数の信号ラインのなかでデータ送信に用いる信号ラインを制限させる制限要求を併せて行い、
前記エラー特定手段は、前記制限要求により前記信号ラインが制限されて送信される再送データを用いて、前記受信データとのビット単位の比較を行う、
ことを特徴とする付記4記載の半導体装置。
(付記6)
前記再送要求手段は、前記再送データにエラーが判定されなくなるまで前記再送要求を繰り返し行う、
ことを特徴とする付記請求項4、または5記載の半導体装置。
(付記7)
複数の信号ラインを用いて他の半導体装置との間でデータ送信を行う半導体装置において、
前記他の半導体装置から前記複数の信号ラインのなかでデータ送信に用いる信号ラインを制限させる制限要求を受信した場合に、該制限要求に応じて該複数の信号ラインのなかでデータ送信に用いる信号ラインを選択するライン選択手段と、
前記ライン選択手段により選択された信号ラインを用いて、前記データ送信を行う送信手段と、
を具備することを特徴とする半導体装置。
505、605 送信部
511、611 データ処理・転送部
606 受信部
607 CRCチェック部
622 データ比較部
623 エラー情報収集部
701 比較器
702 エラーデータ記憶レジスタ
Claims (5)
- 複数の信号ラインで行うデータ送信で生じたエラーを特定するエラー特定方法であって、
送信側装置から受信側装置への前記複数の信号ラインを用いたデータ送信に前記エラーが発生した場合に、該エラーが発生したデータを保存する保存工程と、
前記保存工程で保存したデータを、前記エラーが発生していないデータとビット単位で比較して、前記保存したデータ中で該エラーが発生したビットを特定するエラー特定工程と、
を備えることを特徴とするエラー特定方法。 - 前記保存工程での前記エラーが発生したデータの保存が前記受信側装置で行われる場合に、
前記エラー特定工程では、前記エラーの発生による前記送信側装置からのデータ再送は、前記複数の信号ラインのなかで前記データの再送に用いる信号ラインを制限して行い、前記受信側装置は該信号ラインを制限して再送されるデータと前記保存したデータとをビット単位で比較して、該保存したデータ中で該エラーが発生したビットを特定する、
ことを特徴とする請求項1記載のエラー特定方法。 - 複数の信号ラインを用いて半導体装置間でデータ送信を行うデータ処理装置において、
送信側装置から受信側装置への前記複数の信号ラインを用いたデータ送信にエラーが発生したか否か判定するエラー判定手段と、
前記エラーが発生したと前記エラー判定手段が判定した場合に、前記受信側装置が受信した、該エラーが発生しているデータを保存する保存手段と、
前記保存手段が保存したデータを、前記エラーが発生していないデータとビット単位で比較して、該保存したデータ中で前記エラーが発生したビットを特定するエラー特定手段と、
を具備することを特徴とするデータ処理装置。 - 複数の信号ラインを用いて他の半導体装置との間でデータ送信を行う半導体装置において、
前記他の半導体装置から前記複数の信号ラインを用いて送信されたデータにエラーが発生したか否か判定するエラー判定手段と、
前記エラーが発生したと前記エラー判定手段が判定した場合に、前記データの再送を前記他の半導体装置に要求する再送要求手段と、
前記再送要求に応じて前記他の半導体装置から受信した再送データにエラーが発生していないと前記エラー判定手段が判定した場合に、該再送データを該エラーが発生している受信データとビット単位で比較して、該受信データ中で該エラーが発生したビットを特定するエラー特定手段と、
を具備することを特徴とする半導体装置。 - 前記再送要求手段は、前記複数の信号ラインのなかでデータ送信に用いる信号ラインを制限させる制限要求を併せて行い、
前記エラー特定手段は、前記制限要求により前記信号ラインが制限されて送信される再送データを用いて、前記受信データとのビット単位の比較を行う、
ことを特徴とする請求項4記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140222A JP5233415B2 (ja) | 2008-05-29 | 2008-05-29 | エラー特定方法、データ処理装置、及び半導体装置 |
US12/396,106 US8327212B2 (en) | 2008-05-29 | 2009-03-02 | Error identifying method, data processing device, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140222A JP5233415B2 (ja) | 2008-05-29 | 2008-05-29 | エラー特定方法、データ処理装置、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290497A true JP2009290497A (ja) | 2009-12-10 |
JP5233415B2 JP5233415B2 (ja) | 2013-07-10 |
Family
ID=41381344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008140222A Expired - Fee Related JP5233415B2 (ja) | 2008-05-29 | 2008-05-29 | エラー特定方法、データ処理装置、及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8327212B2 (ja) |
JP (1) | JP5233415B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013146030A (ja) * | 2012-01-16 | 2013-07-25 | Toshiba Corp | Icカード |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102243605B (zh) * | 2010-05-14 | 2014-04-30 | 鸿富锦精密工业(深圳)有限公司 | 检测装置及其检测方法 |
US8793538B2 (en) * | 2012-01-30 | 2014-07-29 | Hewlett-Packard Development Company, L.P. | System error response |
US20150326884A1 (en) * | 2014-05-12 | 2015-11-12 | Silicon Image, Inc. | Error Detection and Mitigation in Video Channels |
JP6455168B2 (ja) * | 2015-01-16 | 2019-01-23 | 株式会社デンソー | メモリ装置システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS632442A (ja) * | 1986-06-20 | 1988-01-07 | Fujitsu Ltd | 通信制御装置 |
JPH11149422A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | データ保持方式 |
JP2000349742A (ja) * | 1999-03-31 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 通信端末装置、基地局装置及び無線通信方法 |
JP2005070822A (ja) * | 2003-08-21 | 2005-03-17 | Fujitsu Ltd | 情報処理装置 |
JP2009130923A (ja) * | 2007-11-24 | 2009-06-11 | Takeshi Hoshiko | パケット通信システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4292465A (en) * | 1979-11-06 | 1981-09-29 | Frederick Electronics Corporation | Distributed processing telex exchange |
DE3275595D1 (en) * | 1981-10-01 | 1987-04-09 | Stratus Computer Inc | Digital data processor with fault-tolerant bus protocol |
US5539345A (en) * | 1992-12-30 | 1996-07-23 | Digital Equipment Corporation | Phase detector apparatus |
JP2003188858A (ja) | 2001-12-14 | 2003-07-04 | Nec Commun Syst Ltd | パケットデータ伝送装置、パケットデータ伝送方法、およびそのプログラム |
US20040221025A1 (en) * | 2003-04-29 | 2004-11-04 | Johnson Ted C. | Apparatus and method for monitoring computer networks |
US7386768B2 (en) * | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US7290169B2 (en) * | 2004-04-06 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Core-level processor lockstepping |
US7843830B1 (en) * | 2005-05-05 | 2010-11-30 | Force 10 Networks, Inc | Resilient retransmission of epoch data |
KR100722976B1 (ko) * | 2005-11-22 | 2007-05-30 | 주식회사 오픈솔루션 | 주파수 호핑 방식을 이용한 실시간 데이터 전송 방법 |
US7694204B2 (en) * | 2006-03-09 | 2010-04-06 | Silicon Image, Inc. | Error detection in physical interfaces for point-to-point communications between integrated circuits |
KR100790365B1 (ko) * | 2006-08-22 | 2008-01-02 | 한국전자통신연구원 | Mimo 시스템에서의 패킷 재전송 방법 |
-
2008
- 2008-05-29 JP JP2008140222A patent/JP5233415B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-02 US US12/396,106 patent/US8327212B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS632442A (ja) * | 1986-06-20 | 1988-01-07 | Fujitsu Ltd | 通信制御装置 |
JPH11149422A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | データ保持方式 |
JP2000349742A (ja) * | 1999-03-31 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 通信端末装置、基地局装置及び無線通信方法 |
JP2005070822A (ja) * | 2003-08-21 | 2005-03-17 | Fujitsu Ltd | 情報処理装置 |
JP2009130923A (ja) * | 2007-11-24 | 2009-06-11 | Takeshi Hoshiko | パケット通信システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013146030A (ja) * | 2012-01-16 | 2013-07-25 | Toshiba Corp | Icカード |
Also Published As
Publication number | Publication date |
---|---|
JP5233415B2 (ja) | 2013-07-10 |
US8327212B2 (en) | 2012-12-04 |
US20090300452A1 (en) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107925507B (zh) | 多芯片封装链路错误检测 | |
US7526592B2 (en) | Interrupt control system and storage control system using the same | |
JP6427979B2 (ja) | 原因特定方法、原因特定プログラム、情報処理システム | |
CN101110047B (zh) | 存储器重放机制 | |
JP4391954B2 (ja) | ファイル制御システムおよびファイル制御装置 | |
US7984357B2 (en) | Implementing minimized latency and maximized reliability when data traverses multiple buses | |
US20040208130A1 (en) | Data processing apparatus and data processing method | |
US11500707B2 (en) | Controller, memory controller, storage device, and method of operating the controller | |
JP5233415B2 (ja) | エラー特定方法、データ処理装置、及び半導体装置 | |
KR20100109446A (ko) | PCI.Express 통신 시스템, 및 그 통신 방법 | |
US20070186141A1 (en) | Method and information apparatus for improving data reliability | |
JP3996928B2 (ja) | 破損データを処理する方法 | |
US8428208B2 (en) | Control circuit, information processing device, and method of controlling information processing device | |
US20110231743A1 (en) | Control circuit, information processing apparatus, and method for controlling information processing apparatus | |
JP2006260139A (ja) | エラー検出訂正装置の制御方法、エラー検出訂正装置、情報処理システム、エラー検出訂正装置の制御プログラム、データ処理装置 | |
JP4455393B2 (ja) | プログラマブルロジックコントローラ | |
KR101086599B1 (ko) | 데이터 통신의 갭을 처리하는 방법 | |
US7478262B2 (en) | Method for allowing distributed high performance coherent memory with full error containment | |
US6678858B1 (en) | Code error monitor apparatus | |
US7802041B2 (en) | Information processing apparatus including transfer device for transferring requests | |
JP5227601B2 (ja) | 制御システム | |
US20220050139A1 (en) | System, apparatus and method for communicating debug messages on a sideband of a serial link according to a debug type messaging protocol | |
US20230325540A1 (en) | Integrity and data encryption (ide) buffer device with low-latency containment mode | |
JP4439295B2 (ja) | データ転送制御装置 | |
JP2005277552A (ja) | バスリトライ制御方式及びデータ通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |