JP2009290141A - 半導体モジュールおよびその製造方法、ならびに携帯機器 - Google Patents

半導体モジュールおよびその製造方法、ならびに携帯機器 Download PDF

Info

Publication number
JP2009290141A
JP2009290141A JP2008143787A JP2008143787A JP2009290141A JP 2009290141 A JP2009290141 A JP 2009290141A JP 2008143787 A JP2008143787 A JP 2008143787A JP 2008143787 A JP2008143787 A JP 2008143787A JP 2009290141 A JP2009290141 A JP 2009290141A
Authority
JP
Japan
Prior art keywords
metal foil
package
semiconductor module
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008143787A
Other languages
English (en)
Inventor
Ryosuke Usui
良輔 臼井
Yasunori Inoue
恭典 井上
Hideki Mizuhara
秀樹 水原
Mayumi Nakazato
真弓 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008143787A priority Critical patent/JP2009290141A/ja
Publication of JP2009290141A publication Critical patent/JP2009290141A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】電磁波障害が抑制された簡易な構成の半導体モジュールを提供する。
【解決手段】半導体モジュールの製造方法において、素子搭載用基板の上に半導体素子１４が搭載されている半導体モジュール１０を準備する準備工程と、半導体素子１４を含むパッケージ２８の上面に金属箔３０を配置する配置工程と、金属箔３０のうちパッケージ２８の上面を覆っていない部分をパッケージ２８の側面に沿わせて変形させる変形工程と、を含む。
【選択図】図２

Description

本発明は、半導体モジュールおよびその製造方法、ならびに携帯機器に関する。
近年、半導体素子を用いた電子機器が様々な分野で開発されており、その用途や使用環境も多岐にわたっている。そのため、半導体素子を様々な環境から保護する必要がある。具体的には、例えば水分や不純物の侵入を防ぐ必要がある。また、これらの不純物の侵入とは別に、電子機器より発生する電磁波が他の電子機器の動作に影響を及ぼす、いわゆる電磁波障害（EMI：Electro Magnetic Interference）が問題となっている。このような電磁波障害を防止するための様々な技術の一つとして、金属板を加工した筐体で半導体素子を備える基板を覆う、いわゆるキャン封止という技術が知られている。
特開２００４−２６０１０３号公報
ところで、近年、半導体モジュールの小型化や低背化、低コスト化の要請から、更なる構成の簡素化や工程の簡略化が求められている。しかしながら、上述のキャン封止のような方法では、筐体を一つ一つ作製して基板に装着する必要があり、製造コストの増大を招くことになる。また、金属板の材料コストの増大やパッケージ全体の厚みの増加という問題もある。
本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、外部環境から遮蔽された簡易な構成の半導体モジュールを提供することにある。
上記課題を解決するために、本発明のある態様の半導体モジュールは、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿って該パッケージを覆う遮蔽フィルムと、を備える。
この態様によると、遮蔽フィルムという加工が容易で簡易な構成により外部環境から半導体素子が遮蔽されるため、水分や不純物の侵入あるいは電磁波障害の防止が可能であり、半導体素子の動作を安定化することができる。
遮蔽フィルムは、絶縁性フィルムであってもよい。これにより、他の部材や装着される機器との短絡が防止される。
本発明の別の態様も、半導体モジュールである。この半導体モジュールは、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿って少なくとも該パッケージの上面を覆う金属箔と、を備える。
この態様によると、外部環境から半導体素子が受ける電磁波を金属箔により遮蔽し、また、受信した電磁波のみならずその半導体素子から発振され隣接する半導体素子に向かう電磁波も金属箔により遮蔽し、電磁波障害を抑制することができる。また、キャン封止と比べて半導体モジュールの低背化を実現することができる。
金属箔は、固定電位が付与されてもよい。これにより、金属箔に覆われた領域にある半導体素子が受ける電磁波障害をより確実に防止することができる。より好ましくは、金属箔は、基板に設けられたグランド端子と導通しているとよい。
金属箔は、パッケージを覆っている部分のうちパッケージの厚み方向の辺に沿った部分が折り重なるように変形していてもよい。これにより、例えば、パッケージが多角形の場合の角部における電磁波の集中による電磁波障害から半導体素子をより確実に保護することが可能となる。
本発明の別の態様は、半導体モジュールの製造方法である。この方法は、基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、半導体素子を備えたパッケージの上面に遮蔽フィルムを配置する配置工程と、遮蔽フィルムのうちパッケージの上面を覆っていない部分をパッケージの側面に沿わせて変形させる変形工程と、を含む。
この態様によると、外部環境から半導体素子を保護することができる遮蔽フィルムを半導体モジュール上に簡易に形成することができる。
本発明の別の態様は、半導体モジュールの製造方法である。この方法は、基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、半導体素子を含むパッケージの上面に金属箔を配置する配置工程と、金属箔のうちパッケージの上面を覆っていない部分をパッケージの側面に沿わせて変形させる変形工程と、を含む。
この態様によると、電磁波障害から半導体素子を保護することができる金属箔を半導体モジュール上に簡易に形成することができる。
変形工程の後に基板のうち固定電位が入力される配線層に金属箔を接続する接続工程を更に含んでもよい。これにより、半導体素子を電磁波障害からより確実に保護することが可能な半導体モジュールを簡便に製造することができる。ここで、配線層は、グランド端子と導通しているとより好ましい。
変形工程は、金属箔の表側と裏側の空間の差圧によって該金属箔をパッケージの側面に向かって変形させてもよい。これにより、厚さの薄い金属箔をパッケージの形状に合わせて容易に密着させることが可能となり、製造コストや工程数が削減される。
本発明の別の態様もまた、半導体モジュールである。この半導体モジュールは、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿って該パッケージの上面および側面を覆う金属箔と、基板に形成されている配線層のうち固定電位が入力される部分と金属箔とを導通するようにパッケージの側面を金属箔の外側から覆う導電性部材と、を備える。
この態様によると、半導体素子が受ける電磁波障害を金属箔により抑制することができる。また、キャン封止と比べて半導体モジュールの低背化を実現することができる。
本発明のさらに別の態様は、半導体モジュールの製造方法である。この方法は、基板の上に複数の半導体素子が整列して搭載されている状態で、かつ、基板の上に形成されている配線層と半導体素子とが接続されている状態で、封止部材により封止されているパッケージを準備する準備工程と、複数の半導体素子の間の領域にある封止部材を除去して配線層のうち固定電位が入力される部分を露出させる露出工程と、複数の半導体素子を含むパッケージの上面に金属箔を配置する配置工程と、金属箔のうち封止部材を除去した空間の上にある部分を切断する切断工程と、切断した部分から空間に導電性部材を充填する充填工程と、半導体素子ごとにパッケージを切り離す切り離し工程と、を含む。
この態様によると、電磁波障害から半導体素子を保護することができる金属箔を半導体モジュール上に簡易に形成することができる。また、複数の半導体素子を含むパッケージの上面に金属箔を配置した後、半導体素子間の空間に応じて切断し、その空間に導電性部材を充填することで、導電性部材により金属箔が半導体素子を含む各パッケージの側面に密着するように変形し固定される。これにより、半導体素子が受ける電磁波障害を抑制する金属箔を備える半導体モジュールを同じ工程により複数製造することが可能となり、製造コストが削減される。
露出工程により露出される部分は、グランド端子と導通していてもよい。これにより、金属箔に覆われた領域にある半導体素子が受ける電磁波障害をより確実に防止することができる。
本発明のさらに別の態様もまた、半導体モジュールである。この半導体モジュールは、基板と、基板の上に形成された配線層と、基板の上に搭載された半導体素子と、配線層および半導体素子を封止する封止部材と、一方の端部が配線層と接続され、他方の端部が封止部材を貫通して封止部材の上面に達しているワイヤと、ワイヤの他方の端部と導通するように封止部材の上に形成された導電性部材と、導電性部材の上面を覆う金属箔と、を備える。
この態様によると、半導体素子が受ける電磁波障害を金属箔により抑制することができる。
ワイヤの一方の端部は、配線層のうち固定電位が入力される部分と接続されていてもよい。これにより、金属箔に覆われた領域にある半導体素子が受ける電磁波障害をより確実に防止することができる。より好ましくは、金属箔は、基板に設けられたグランド端子と導通しているとよい。
本発明のさらに別の態様もまた、半導体モジュールの製造方法である。この方法は、基板の上に複数の半導体素子が整列して搭載されているとともにグランド端子にワイヤが接続されているパッケージを準備する準備工程と、ワイヤの一部が露出する程度にパッケージを封止部材で封止する封止工程と、複数の半導体素子の間の領域にある封止部材を除去する除去工程と、露出しているワイヤを覆うとともに封止部材を除去した空間を充填するように導電性部材でパッケージを被覆する被覆工程と、導電性部材の上面に金属箔を貼り付ける貼り付け工程と、半導体素子ごとに導電性部材が充填された空間でパッケージを切り離す切り離し工程と、を含む。
この態様によると、電磁波障害から半導体素子を保護することができる金属箔を半導体モジュール上に簡易に形成することができる。また、露出したワイヤの一部を覆うように導電性部材で被覆されるので、パッケージと導電性部材との密着性が増す。また、導電性部材および金属箔でパッケージの上面が覆われるとともに、導電性部材でパッケージの側面も覆われるので、半導体素子が受ける電磁波障害をより確実に防止することができる。また、半導体素子が受ける電磁波障害を抑制する金属箔を備える半導体モジュールを同じ工程により複数製造することが可能となり、製造コストが削減される。
本発明のさらに別の態様は、携帯機器である。この携帯機器は、上述したいずれかの態様の半導体モジュールを搭載している。
本発明によれば、外部環境から遮蔽された、または半導体素子から外部環境（例えば、隣接する半導体チップを含む。）への電磁波の放射が遮蔽された簡易な構成の半導体モジュールを提供することができる。
本発明の一例は、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿ってパッケージを覆い、外部からの水分、不純物または電磁波を遮蔽する遮蔽フィルムと、を備える半導体モジュールである。遮蔽フィルムとしては、絶縁性フィルムや金属箔等の変形が容易な、厚さの薄い部材を用いることができる。以下の説明では、電磁波障害の抑制に好適な金属箔を採用した半導体モジュールについて説明するが、例えば、水分や不純物による短絡を防止するという観点から絶縁性フィルムを採用しても良い。なお、絶縁性フィルムの場合であっても以下の構成や製造方法を適用することが可能であるのはいうまでもない。
以下、本発明の実施の形態を図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。
（第１の実施の形態）
［半導体モジュールの構造］
図１は、第１の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図１に示すように、第１の実施の形態に係る半導体モジュール１０は、素子搭載用基板１２と、素子搭載用基板１２の上面に設けられた半導体素子１４および配線パターン１６と、半導体素子１４と配線パターン１６とを電気的に接続する導電部材であるボンディングワイヤ１８と、を備える。また、素子搭載用基板１２の下面には、外部接続端子が接続される銅からなる配線パターン２０が設けられている。
配線パターン１６と配線パターン２０との電気的接続は絶縁基板２２を貫通するビアホールの内壁面に設けた導体部２２ａを介してなされている。ソルダーレジスト２４は、配線パターン２０の表面を保護している。さらに、素子搭載用基板１２の上面、および素子搭載用基板１２に搭載された半導体素子１４は、封止樹脂層２６により封止され、所望の形状のパッケージ２８となっている。
本実施の形態に係る半導体モジュール１０は、パッケージ２８の形状に沿って金属箔３０で覆われている。なお、本実施の形態では、金属箔３０は、接着剤３２を介して固定されているが、例えば、圧着によりあるいは静電気で固定されていてもよい。また、金属箔３０は、例えば、厚さが１５〜５０μｍのアルミ箔が好適である。このように、金属箔３０により半導体素子１４を覆うことで、半導体素子１４が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔３０を用いた場合の方が、金属箔とパッケージとの間の空間（距離）を小さくすることができるため、半導体モジュール１０の低背化を実現することができる。
また、本実施の形態に係る半導体モジュール１０においては、配線パターン２０の一部が、外部の接地電位と導通するグランド端子３４として機能しており、金属箔３０がグランド端子３４と導通している。そのため、半導体モジュール１０が電子機器に装着された状態では、金属箔３０全体が接地電位のような固定電位で保持されるため、金属箔３０に覆われた領域にある半導体素子１４が受ける電磁波障害をより確実に防止することができる。なお、半導体モジュール１０を金属箔の代わりに、あるいは金属箔に加えて絶縁性フィルムで覆っても良い。これにより、水分や不純物が半導体素子に侵入することが抑制され、短絡や酸化による半導体素子の劣化が防止される。
［製造方法］
次に、第１の実施の形態に係る半導体モジュールの製造方法について説明する。図２（ａ）〜図２（ｄ）は、第１の実施の形態に係る半導体モジュール１０の製造方法における工程を説明するための概略断面図である。
はじめに、図２（ａ）に示すように、封止樹脂層２６で封止されているパッケージ２８の状態の半導体モジュール１０を準備し、片面に接着剤３２が塗布されている金属箔３０をパッケージ２８の上面に配置し、接着剤３２を介して金属箔３０の一部を固定する。
次に、図２（ｂ）に示すように、前述の状態で平らな支持基板３６の上に半導体モジュール１０を置き、金属箔３０と支持基板３６との間にある空間３８を減圧する。この際、金属箔３０の表側（図の上側）と裏側（図の支持基板側）との空間は遮断されている。
そのため、金属箔３０の表側と裏側の空間の差圧によって、図２（ｃ）に示すように、金属箔３０がパッケージ２８の側面に沿って変形する。減圧の一例としては、接着剤の付いた金属箔を上面に配置したパッケージをステージ上に設置して、そのパッケージとそれを載せたステージとを閉じた空間、例えば可撓性を有するナイロン袋等に挿入して、その中の空気を吸引器によって排出することで袋内を減圧する。それによって空間３８を減圧することができる。
これにより、電磁波障害から半導体素子１４を保護することができる金属箔３０を半導体モジュールを覆うように簡易に形成することができる。また、厚さの薄い金属箔３０をパッケージの形状に合わせて容易に密着させることが可能となり、製造コストや工程数が削減される。なお、支持基板の形状は平らな場合に限られない。図１６（ａ）、図１６（ｂ）は、第１の実施の形態に係る半導体モジュールの製造方法で他の形状の支持基板を用いた場合の工程を説明するための概略断面図である。図１６（ａ）に示すように、支持基板１３７は、半導体モジュール１０の下面の大きさに応じて凸部１３７ａが設けられている。そのため、金属箔３０をパッケージ２８の側面に沿って変形させた場合、図１６（ｂ）に示すように、より下方まで到達するため、金属箔３０のパッケージ側面への装着が確実となる。
図３は、半導体モジュール１０のパッケージ２８の形状に沿って金属箔３０が密着している状態を示す斜視図である。このように、半導体モジュール１０を上から金属箔３０で覆うように密着させると、金属箔３０は、パッケージ２８を覆っている部分のうちパッケージ２８の厚み方向の辺に沿った部分３０ａが折り重なるように変形する。すなわち、パッケージの部分３０ａに隣り合う面２８ａ，２８ｂを覆う金属箔３０の端部（部分３０ａ）において、面２８ａを覆う金属箔と面２８ｂを覆う金属箔とが折り重なるようになる。これにより、多角形のパッケージ２８の角部における電磁波の集中による電磁波障害から半導体素子１４をより確実に保護することが可能となる。
図２（ｃ）に示すように金属箔３０を変形させた後、支持基板３６から半導体モジュール１０を取り外し、金属箔３０の余白を切断する。そして、図２（ｄ）に示すように、金属箔３０を半導体モジュール１０の下面側に板状の治具によって押し曲げて折り返し、素子搭載用基板１２のグランド端子３４に接続する。これにより、半導体素子１４を電磁波障害からより確実に保護することが可能な半導体モジュールを簡便に製造することができる。なお、半導体モジュール１０を金属箔の代わりに、あるいは金属箔に加えて絶縁性フィルムで覆う場合にも上述の製造方法を用いることが可能である。これにより、短絡や酸化による半導体素子の劣化が防止された半導体モジュールを簡便に製造することができる。
（第２の実施の形態）
［半導体モジュールの構造］
図４は、第２の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図４に示すように、第２の実施の形態に係る半導体モジュール１１０は、素子搭載用基板１１２と、素子搭載用基板１１２の上面に設けられた半導体素子１１４および銅からなる配線パターン１１６と、半導体素子１１４と銅からなる配線パターン１１６とを電気的に接続する導電部材であるボンディングワイヤ１１８と、を備える。また、素子搭載用基板１１２の下面には、外部接続端子が接続される銅からなる配線パターン１２０が設けられている。
配線パターン１１６と配線パターン１２０との電気的接続は絶縁基板１２２を貫通するビアホールの内壁面に設けた導体部１２２ａを介してなされている。ソルダーレジスト１２４は、配線パターン１２０の表面を保護している。さらに、素子搭載用基板１１２の上面、および素子搭載用基板１１２に搭載された半導体素子１１４は、封止樹脂層１２６により封止され、所望の形状のパッケージ１２８となっている。
本実施の形態に係る半導体モジュール１１０は、パッケージ１２８の形状に沿って金属箔１３０で覆われている。金属箔１３０は、接着剤１３２を介してパッケージ１２８の上面および側面に固定されている。また、素子搭載用基板１１２上に形成されている配線パターン１１６のうち固定電位、本実施の形態では接地電位が入力される電極１１６ａと金属箔１３０とを導通するようにパッケージ１２８の側面を金属箔３０の外側から覆う導電性ペーストが固化した導電性部材１３５と、を備える。
このように、金属箔１３０により半導体素子１１４を覆うことで、半導体素子１１４が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔１３０の厚みが薄いため、半導体モジュール１１０の低背化を実現することができる。
また、本実施の形態に係る半導体モジュール１１０においては、配線パターン１１６の一部である電極１１６ａが、外部の接地電位と導通するグランド端子として機能しており、金属箔１３０が導電性部材１３５を介して電極１１６ａと導通している。そのため、半導体モジュール１１０が電子機器に装着された状態では、金属箔１３０全体が接地電位のような固定電位で保持されるため、金属箔１３０に覆われた領域にある半導体素子１１４が受ける電磁波障害をより確実に防止することができる。また、半導体素子から発生する電磁波を遮蔽でき、隣接する半導体素子への電磁波障害をより確実に防止できる。
［製造方法］
次に、第２の実施の形態に係る半導体モジュールの製造方法について説明する。図５（ａ）〜図５（ｃ）、図６（ａ）、図６（ｂ）は、第２の実施の形態に係る半導体モジュール１１０の製造方法における工程を説明するための概略断面図である。
はじめに、図５（ａ）に示すように、素子搭載用基板１１２の上に複数の半導体素子１１４が整列して搭載されている状態で、かつ、素子搭載用基板１１２の上に形成されている配線パターン１１６と半導体素子１１４とがボンディングワイヤ１１８で接続されている状態で、封止樹脂層１２６で封止されているパッケージ１２８を準備する。
次に、図５（ｂ）に示すように、複数の半導体素子１１４の間の領域１３６にある封止樹脂層１２６を除去し、配線パターン１１６のうち固定電位（接地電位）が入力される電極１１６ａを露出させる。露出させる方法としては、レーザ照射やハーフダイシング法が用いられる。そして、図５（ｃ）に示すように、片面に接着剤１３２が塗布されている金属箔１３０を複数の半導体素子１１４を含むパッケージ１２８の上面に配置し、接着剤１３２を介して金属箔１３０の一部を固定する。その状態で、金属箔１３０のうち封止樹脂層１２６を除去した領域１３６の上にある部分を切断する。
次に、図６（ａ）に示すように、金属箔１３０が切断された部分から導電性部材１３５が充填され、導電性部材１３５により金属箔１３０が各パッケージ１２８の側面に密着するように変形し固定される。その結果、金属箔１３０と電極１１６ａとが電気的に導通する。その後、図６（ｂ）に示すように、半導体素子１１４ごとに導電性部材１３５の箇所でパッケージ１２８が切り離され複数の半導体モジュール１１０が製造される。
上述のような製造方法によれば、電磁波障害から半導体素子１１４を保護することができる金属箔１３０を複数の半導体モジュール１１０上に簡易に形成することができる。また、半導体素子１１４が受ける電磁波障害を抑制する金属箔１３０を備える半導体モジュール１１０を同じ工程により複数製造することが可能となり、製造コストが削減される。
（第３の実施の形態）
本実施の形態では、ウェハレベルで一括して再配線が形成されたパッケージが半導体チップとして個片化され、支持基板上で第１の実施の形態のように所定の空間が減圧されることで金属箔が複数の半導体チップに密着した半導体モジュールが製造される。
図７は、ウェハレベルパッケージの作製概念を示す模式図である。図８は、第３の実施の形態に係る半導体モジュールの構成を示す概略構成図である。図８に示す半導体モジュールは、図７に示すウェハレベルパッケージが個片化されたものに金属箔が形成されたものである。
図８に示すように、第３の実施の形態に係る半導体モジュール２１０は、素子搭載用基板２１２と、素子搭載用基板２１２の上面に設けられた半導体チップ２１４と、を備える。また、素子搭載用基板２１２の下面には、外部接続端子が接続される銅からなる配線パターン２２０が設けられている。また、素子搭載用基板２１２の内部には、再配線パターン２１６が形成されている。ソルダーレジスト２２４は、配線パターン２２０の表面を保護している。こうして所望の形状のパッケージとなっている。
本実施の形態に係る半導体モジュール２１０は、半導体チップ２１４の形状に沿って金属箔２３０で覆われている。なお、本実施の形態では、金属箔２３０は、接着剤２３２を介して固定されている。このように、金属箔２３０により半導体チップ２１４を覆うことで、半導体チップ２１４が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔２３０を用いた場合の方が、金属箔とパッケージとの間の空間（距離）を小さくすることができるため、半導体モジュール２１０の低背化を実現することができる。
また、本実施の形態に係る半導体モジュール２１０においては、配線パターン２２０の一部が、外部の接地電位と導通するグランド端子２３４として機能しており、金属箔２３０がグランド端子２３４と導通している。そのため、半導体モジュール２１０が電子機器に装着された状態では、金属箔２３０全体が接地電位のような固定電位で保持されるため、金属箔２３０に覆われた領域にある半導体チップ２１４が受ける電磁波障害をより確実に防止することができる。なお、製造方法については第１の実施の形態と同様なため説明を省略する。
（第４の実施の形態）
［半導体モジュールの構造］
図９は、第４の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図９に示すように、第４の実施の形態に係る半導体モジュール３１０は、素子搭載用基板３１２と、素子搭載用基板３１２の上面に設けられた半導体素子３１４および銅からなる配線パターン３１６と、半導体素子３１４と配線パターン３１６とを電気的に接続する導電部材であるボンディングワイヤ３１８と、を備える。また、素子搭載用基板３１２の上面、および素子搭載用基板３１２に搭載された半導体素子３１４は、封止樹脂層３２６により封止され、所望の形状のパッケージ３２８となっている。
また、半導体モジュール３１０は、一方の端部が配線パターン３１６の一部に形成され接地電位が入力される電極３１６ａと接続され、他方の端部が封止樹脂層３２６を貫通して封止樹脂層３２６の上面に達しているボンディングワイヤ３１８ａと、ボンディングワイヤ３１８ａの他方の端部と導通するように封止樹脂層３２６の上に形成された導電性部材３３５と、導電性部材３３５の上面を覆う金属箔３３０と、を備える。
すなわち、本実施の形態に係る半導体モジュール３１０においては、配線パターン３１６の一部である電極３１６ａが、外部の接地電位と導通するグランド端子として機能しており、金属箔３３０がボンディングワイヤ３１８ａおよび導電性部材３３５を介して電極３１６ａと導通している。そのため、半導体モジュール３１０が電子機器に装着された状態では、金属箔３３０全体が接地電位のような固定電位で保持されるため、金属箔３３０に覆われた領域にある半導体素子３１４が受ける電磁波障害をより確実に防止することができる。
［製造方法］
次に、第４の実施の形態に係る半導体モジュールの製造方法について説明する。図１０（ａ）〜図１０（ｃ）、図１１（ａ）〜図１１（ｃ）は、第４の実施の形態に係る半導体モジュール３１０の製造方法における工程を説明するための概略断面図である。
はじめに、図１０（ａ）に示すように、素子搭載用基板３１２の上に複数の半導体素子３１４を整列して搭載し、素子搭載用基板３１２の上に形成した配線パターン３１６と半導体素子３１４とをボンディングワイヤ３１８で接続する。この際、配線パターン３１６の一部を構成するグランド端子として電極３１６ａ同士は、ボンディングワイヤ３１８ａにより導通されている。この状態で、図１０（ｂ）に示すように、ボンディングワイヤ３１８ａの一部が露出する程度に素子搭載用基板３１２および半導体素子３１４の上面を封止樹脂層３２６で封止する。
その後、本実施の形態では、図１０（ｃ）に示すように、ボンディングワイヤ３１８ａの折り返し部がカットされ、図１１（ａ）に示すように、封止樹脂層３２６のうち、複数の半導体素子３１４の間の領域にある部分が除去される。次に、図１１（ｂ）に示すように、露出しているボンディングワイヤ３１８ａを覆うとともに封止樹脂層３２６を除去した空間を充填するようにペースト状の導電性部材３３５でパッケージ３２８が被覆され、導電性部材３３５の上面に金属箔３３０が貼り付けられる。そして、図１１（ｃ）に示すように、半導体素子３１４ごとに導電性部材３３５が充填された空間でダイシングにより切り離され、半導体モジュール３１０が製造される。
上述のように、電磁波障害から半導体素子３１４を保護することができる金属箔３３０を半導体モジュールを覆うように簡易に形成することができる。また、露出したボンディングワイヤ３１８ａの一部を覆うように導電性部材３３５で被覆されるので、パッケージ３２８と導電性部材３３５との密着性が増す。また、導電性部材３３５および金属箔３３０でパッケージ３２８の上面が覆われるとともに、導電性部材３３５でパッケージ３２８の側面も覆われるので、半導体素子３１４が受ける電磁波障害をより確実に防止することができる。また、半導体素子３１４が受ける電磁波障害を抑制する金属箔３３０を備える半導体モジュール３１０を同じ工程により複数製造することが可能となり、製造コストが削減される。
（第５の実施の形態）
図１２は、第５の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図１２に示すように、第５の実施の形態に係る半導体モジュール４１０は、素子搭載用基板４１２と、素子搭載用基板４１２の上面に設けられた半導体素子４１４および銅からなる配線パターン４１６と、半導体素子４１４と配線パターン４１６とを電気的に接続する導電部材であるボンディングワイヤ４１８と、を備える。また、素子搭載用基板４１２の上面、および素子搭載用基板４１２に搭載された半導体素子４１４は、封止樹脂層４２６により封止され、所望の形状のパッケージ４２８となっている。
また、半導体モジュール４１０は、封止樹脂層４２６の上に形成された導電性部材４３５と、導電性部材４３５の上面を覆う金属箔４３０と、を備える。本実施の形態に係る半導体モジュール４１０においては、金属箔４３０の周縁部４３０ａは、素子搭載用基板４１２側に向かって折り曲がった状態になっている。そのため、金属箔４３０が平坦な場合と比較して半導体素子４１４を覆う範囲が広がり、半導体素子４１４が受ける電磁波障害をより確実に防止することができる。また、周縁部４３０ａが折れ曲がることにより、その部分が角部を有する形状のときに生ずる電界集中が抑制される。
このように金属箔４３０の周縁部４３０ａを折り曲がった状態にするためには、例えば、図１１（ｃ）に示す工程において、導電性部材３３５が半硬化の状態でダイシングを行えばよい。
（第６の実施の形態）
図１３は、第６の実施の形態に係る半導体モジュール５１０の上面図である。第４の実施の形態や第５の実施の形態の半導体モジュールのように導電性部材の上に金属箔が貼り付けられている場合、導電性部材と金属箔との間に空気が入り、金属箔の表面の一部に膨らんだ箇所ができる可能性がある。このような状態のままであると、半導体モジュールを電子機器に装着した場合、膨らんだ部分が破れたり他の部品と接触する可能性がある。
そこで、本実施の形態に係る半導体モジュール５１０は、金属箔５３０と導電性部材との間に入った空気が抜けるように開口部５３０ａが形成されている。これにより、金属箔５３０と導電性部材との間に空気が留まることが抑制される。また、図１３に示すように、開口部５３０ａを中央よりずれた位置に形成することで、半導体モジュール５１０の向きを簡便に知ることができる。また、開口部５３０ａを作製する際の金属箔のバリが外側になるようにすることで空気が抜けやすくなる。一方、金属箔のバリが内側になるようにすることで開口部５３０ａに作業者の手や他の部品が引っ掛かりにくくなり、また、バリが導電性部材に引っ掛かり、金属箔が剥離することが防止される。
（第７の実施の形態）
次に、上述の各実施の形態に係る半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、例えば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
図１４は、上述の各実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。携帯電話６００は、第１の筐体６０２と第２の筐体６０４が可動部６０６によって連結される構造になっている。第１の筐体６０２と第２の筐体６０４は可動部６０６を軸として回動可能である。第１の筐体６０２には文字や画像等の情報を表示する表示部６０８やスピーカ部６１０が設けられている。第２の筐体６０４には操作用ボタンなどの操作部６１２やマイク部６１４が設けられている。なお、前述の各実施の形態に係る半導体モジュールはこうした携帯電話６００の内部に搭載されている。
図１５は、図１４に示した携帯電話の部分断面図（第１の筐体６０２の断面図）である。上述の各実施の形態に係る、例えば、半導体モジュール１０は、はんだバンプ６１６を介してプリント基板６１８に搭載され、こうしたプリント基板６１８を介して表示部６０８などと電気的に接続されている。また、半導体モジュール１０の裏面側（はんだバンプ６１６とは反対側の面）には金属基板などの放熱基板６２０が設けられ、例えば、半導体モジュールから発生する熱を第１の筐体６０２内部にこもらせることなく、効率的に第１の筐体６０２の外部に放熱することができるようになっている。
以上、本発明を上述の各実施の形態を参照して説明したが、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各実施の形態における半導体モジュールの製造方法の順番を適宜組み替えることや、素子搭載用基板や半導体モジュールにおいて各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
第１の実施の形態に係る半導体モジュールの構成を示す概略断面図である。 図２（ａ）〜図２（ｄ）は、第１の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。 半導体モジュールのパッケージの形状に沿って金属箔が密着している状態を示す斜視図である。 第２の実施の形態に係る半導体モジュールの構成を示す概略断面図である。 図５（ａ）〜図５（ｃ）は、第２の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。 図６（ａ）、図６（ｂ）は、第２の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。 ウェハレベルパッケージの作製概念を示す模式図である。 第３の実施の形態に係る半導体モジュールの構成を示す概略構成図である。 第４の実施の形態に係る半導体モジュールの構成を示す概略断面図である。 図１０（ａ）〜図１０（ｃ）は、第４の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。 図１１（ａ）〜図１１（ｃ）は、第４の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。 第５の実施の形態に係る半導体モジュールの構成を示す概略断面図である。 第６の実施の形態に係る半導体モジュールの上面図である。 各実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。 図１４に示した携帯電話の部分断面図である。 図１６（ａ）、図１６（ｂ）は、第１の実施の形態に係る半導体モジュールの製造方法で他の形状の支持基板を用いた場合の工程を説明するための概略断面図である。
符号の説明
１０ 半導体モジュール、 １２ 素子搭載用基板、 １４ 半導体素子、 １６ 配線パターン、 １８ ボンディングワイヤ、 ２０ 配線パターン、 ２２ 絶縁基板、 ２６ 封止樹脂層、 ２８ パッケージ、 ３０ 金属箔、 ３２ 接着剤、 ３４ グランド端子、 ３６ 支持基板。

Claims (17)

  1. 基板と、
    前記基板の上に搭載された半導体素子と、
    前記半導体素子を備えたパッケージの形状に沿って該パッケージを覆う遮蔽フィルムと、
    を備えることを特徴とする半導体モジュール。
  2. 前記遮蔽フィルムは、絶縁性フィルムであることを特徴とする請求項１に記載の半導体モジュール。
  3. 基板と、
    前記基板の上に搭載された半導体素子と、
    前記半導体素子を備えたパッケージの形状に沿って少なくとも該パッケージの上面を覆う金属箔と、
    を備えることを特徴とする半導体モジュール。
  4. 前記金属箔は、固定電位が付与されることを特徴とする請求項３に記載の半導体モジュール。
  5. 前記金属箔は、前記基板の裏面に設けられたグランド端子と導通していることを特徴とする請求項４に記載の半導体モジュール。
  6. 前記金属箔は、前記パッケージを覆っている部分のうち前記パッケージの厚み方向の辺に沿った部分が折り重なるように変形していることを特徴とする請求項３乃至５のいずれか１項に記載の半導体モジュール。
  7. 基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、
    前記半導体素子を備えたパッケージの上面に遮蔽フィルムを配置する配置工程と、
    前記遮蔽フィルムのうち前記パッケージの上面を覆っていない部分を前記パッケージの側面に沿わせて変形させる変形工程と、
    を含む半導体モジュールの製造方法。
  8. 基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、
    前記半導体素子を備えたパッケージの上面に金属箔を配置する配置工程と、
    前記金属箔のうち前記パッケージの上面を覆っていない部分を前記パッケージの側面に沿わせて変形させる変形工程と、
    を含む半導体モジュールの製造方法。
  9. 前記変形工程の後に前記基板のうち固定電位が入力される配線層に前記金属箔を接続する接続工程を更に含むことを特徴とする請求項８に記載の半導体モジュールの製造方法。
  10. 前記変形工程は、前記金属箔の表側と裏側の空間の差圧によって該金属箔を前記パッケージの側面に向かって変形させることを特徴とする請求項８または９に記載の半導体モジュールの製造方法。
  11. 基板と、
    前記基板の上に搭載された半導体素子と、
    前記半導体素子を備えたパッケージの形状に沿って該パッケージの上面および側面を覆う金属箔と、
    前記基板に形成されている配線層のうち固定電位が入力される部分と前記金属箔とを導通するように前記パッケージの側面を前記金属箔の外側から覆う導電性部材と、
    を備えることを特徴とする半導体モジュール。
  12. 基板の上に複数の半導体素子が整列して搭載されている状態で、かつ、基板の上に形成されている配線層と前記半導体素子とが接続されている状態で、封止部材により封止されているパッケージを準備する準備工程と、
    前記複数の半導体素子の間の領域にある前記封止部材を除去して前記配線層のうち固定電位が入力される部分を露出させる露出工程と、
    複数の前記パッケージの上面に金属箔を配置する配置工程と、
    前記金属箔のうち前記封止部材を除去した空間の上にある部分を切断する切断工程と、
    前記切断した部分から前記空間に導電性部材を充填する充填工程と、
    前記パッケージごとに切り離す切り離し工程と、
    を含む半導体モジュールの製造方法。
  13. 前記露出工程により露出される部分は、グランド端子と導通していることを特徴とする請求項１２に記載の半導体モジュールの製造方法。
  14. 基板と、
    前記基板の上に形成された配線層と、
    前記基板の上に搭載された半導体素子と、
    前記配線層および前記半導体素子を封止する封止部材と、
    一方の端部が前記配線層と接続され、他方の端部が前記封止部材を貫通して前記封止部材の上面に達しているワイヤと、
    前記ワイヤの他方の端部と導通するように前記封止部材の上に形成された導電性部材と、
    前記導電性部材の上面を覆う金属箔と、
    を備えることを特徴とする半導体モジュール。
  15. 前記ワイヤの一方の端部は、前記配線層のうち固定電位が入力される部分と接続されていることを特徴とする請求項１４に記載の半導体モジュール。
  16. 基板の上に複数の半導体素子が整列して搭載されているとともにグランド端子にワイヤが接続されているパッケージを準備する準備工程と、
    前記ワイヤの一部が露出する程度に前記パッケージを封止部材で封止する封止工程と、
    前記複数の半導体素子の間の領域にある前記封止部材を除去する除去工程と、
    露出している前記ワイヤを覆うとともに前記封止部材を除去した空間を充填するように導電性部材でパッケージを被覆する被覆工程と、
    前記導電性部材の上面に金属箔を貼り付ける貼り付け工程と、
    前記半導体素子ごとに前記導電性部材が充填された空間でパッケージを切り離す切り離し工程と、
    を含む半導体モジュールの製造方法。
  17. 請求項１、２、３、４、５、６、１１、１４および１５のいずれか１項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
JP2008143787A 2008-05-30 2008-05-30 半導体モジュールおよびその製造方法、ならびに携帯機器 Pending JP2009290141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008143787A JP2009290141A (ja) 2008-05-30 2008-05-30 半導体モジュールおよびその製造方法、ならびに携帯機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143787A JP2009290141A (ja) 2008-05-30 2008-05-30 半導体モジュールおよびその製造方法、ならびに携帯機器

Publications (1)

Publication Number Publication Date
JP2009290141A true JP2009290141A (ja) 2009-12-10

Family

ID=41459029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143787A Pending JP2009290141A (ja) 2008-05-30 2008-05-30 半導体モジュールおよびその製造方法、ならびに携帯機器

Country Status (1)

Country Link
JP (1) JP2009290141A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160634A (ja) * 2011-02-02 2012-08-23 Nec Corp モジュール部品およびその製造方法
JP2014516212A (ja) * 2011-06-09 2014-07-07 アップル インコーポレイテッド 基板上の構成部品を遮蔽するための電磁遮蔽構造
JP2016514368A (ja) * 2013-03-11 2016-05-19 クアルコム，インコーポレイテッド 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160634A (ja) * 2011-02-02 2012-08-23 Nec Corp モジュール部品およびその製造方法
JP2014516212A (ja) * 2011-06-09 2014-07-07 アップル インコーポレイテッド 基板上の構成部品を遮蔽するための電磁遮蔽構造
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
JP2016514368A (ja) * 2013-03-11 2016-05-19 クアルコム，インコーポレイテッド 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体

Similar Documents

Publication Publication Date Title
US8446002B2 (en) Multilayer wiring substrate having a castellation structure
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
US8766408B2 (en) Semiconductor device and manufacturing method thereof
JP5861260B2 (ja) 半導体装置の製造方法及び半導体装置
KR102078781B1 (ko) 코어리스 집적회로 패키지 시스템 및 그 제조 방법
US10854560B2 (en) Semiconductor device and semiconductor device manufacturing method
CN105514090A (zh) 具电磁干扰屏蔽的半导体封装体及其制造方法
JP2012159935A (ja) 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
JP4551461B2 (ja) 半導体装置とこれを備えた通信機器及び電子機器
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
JP2009290141A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
EP3319120A1 (en) Semiconductor device
TWI538113B (zh) 微機電晶片封裝及其製造方法
JP6597499B2 (ja) 半導体装置およびその製造方法
JP6757213B2 (ja) 半導体装置の製造方法
US8691630B2 (en) Semiconductor package structure and manufacturing method thereof
JP2010010480A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
JP4556637B2 (ja) 機能素子体
JP4364181B2 (ja) 半導体装置の製造方法
WO2006134780A1 (ja) 圧電発振器とこれを備えた通信機器及び電子機器
CN218371758U (zh) 集成电路封装和支撑基板
CN215326927U (zh) Mems传感器及其封装结构
JP2010212379A (ja) 電子部品モジュール及びその製造方法