JP2009283507A - Voltage setting circuit, voltage setting method, and semiconductor integrated circuit device using the same - Google Patents
Voltage setting circuit, voltage setting method, and semiconductor integrated circuit device using the same Download PDFInfo
- Publication number
- JP2009283507A JP2009283507A JP2008131265A JP2008131265A JP2009283507A JP 2009283507 A JP2009283507 A JP 2009283507A JP 2008131265 A JP2008131265 A JP 2008131265A JP 2008131265 A JP2008131265 A JP 2008131265A JP 2009283507 A JP2009283507 A JP 2009283507A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- voltage setting
- fuse
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置に関し、特に、ヒューズ溶断回路を有する電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置に関する。 The present invention relates to a voltage setting circuit, a voltage setting method, a protection circuit for a secondary battery, and a semiconductor integrated circuit device, and more particularly, a voltage setting circuit and a voltage setting method having a fuse blowing circuit, a protection circuit for a secondary battery, and a semiconductor. The present invention relates to an integrated circuit device.
従来から、半導体装置に搭載された回路の電圧又は電流の設定において、半導体ウエハの状態でレーザートリミングを行い、半導体ウエハ検査時に設定電圧、設定電流となるように、トリミングを行う技術が知られている。 2. Description of the Related Art Conventionally, a technique for performing laser trimming in the state of a semiconductor wafer in the setting of a voltage or current of a circuit mounted on a semiconductor device and performing the trimming so as to obtain a set voltage and a set current at the time of semiconductor wafer inspection is known. Yes.
図５は、従来のレーザートリミングにより電圧設定を行う電圧設定回路を示した図である。図５において、抵抗Ｒ７０〜Ｒ７３が直列接続されて分圧回路を形成している。抵抗Ｒ７１、Ｒ７２は、レーザートリミングにより抵抗Ｒ７１、Ｒ７２に並列に接続されたトリミング抵抗を切断するか否かにより、合成抵抗が調整可能に構成されている。これにより、分圧を調整し、コンパレータＣＭ７０の比較基準となる設定電圧を調整することができる。レーザートリミングは、半導体ウエハに備えられたレーザーヒューズにレーザーを照射し、レーザーヒューズを切断することにより行われるため、半導体ウエハの状態でトリミングを行うことが必要とされる。
FIG. 5 is a diagram showing a voltage setting circuit for performing voltage setting by conventional laser trimming. In FIG. 5, resistors R70 to R73 are connected in series to form a voltage dividing circuit. The resistors R71 and R72 are configured such that the combined resistance can be adjusted depending on whether or not the trimming resistors connected in parallel to the resistors R71 and R72 are cut by laser trimming. As a result, the divided voltage can be adjusted, and the set voltage that becomes the comparison reference of the
一方、チップの一部に、ウエハの状態で第１のトリミングを行うための第１のトリミング領域と、チップをウエハから切り出してパッケージした状態で第２のトリミングを行うための第２のトリミング領域とが設けられ、第１のトリミング領域に対するトリミングは、サンドブラストやレーザービームによる切り込みなどで行い、第２のトリミング領域はツェナーダイオードの選択的短絡によりトリミングが行われるようにした技術が知られている（例えば、特許文献１参照）。
しかしながら、上述の図５に示した従来技術の構成では、レーザービームによるトリミングを行った後、半導体装置をパッケージングすることにより、半導体装置に応力が加わってしまい、レーザートリミングにより設定電圧を調整して誤差を小さくしても、パッケージング後にはその誤差が拡大してしまうという問題があった。例えば、レーザートリミングの段階で、Σσ＝２〔ｍＶ〕程度に誤差を抑制しても、パッケージング後は、Σσ＝６〔ｍＶ〕程度に増加してしまうという問題があった。 However, in the configuration of the prior art shown in FIG. 5 described above, the semiconductor device is packaged after trimming with a laser beam, and stress is applied to the semiconductor device, and the set voltage is adjusted by laser trimming. Even if the error is reduced, the error increases after packaging. For example, even if the error is suppressed to about Σσ = 2 [mV] at the stage of laser trimming, there is a problem that after packaging, the error increases to about Σσ = 6 [mV].
また、上述の特許文献１に記載の構成では、第２のトリミング領域には、直接的に抵抗値をアナログ的に調整するため、抵抗値設定及び電圧設定の精度が低いという問題があった。 Further, the configuration described in Patent Document 1 has a problem that the resistance value setting and the voltage setting accuracy are low in the second trimming region because the resistance value is directly adjusted in an analog manner.
そこで、本発明は、溶断ヒューズを用いてビットデータの書き込みを行い、これに基づいて抵抗値を調整することにより、パッケージング後に高精度の電圧設定を実現できる電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置を提供することを目的とする。 Accordingly, the present invention provides a voltage setting circuit and a voltage setting method capable of realizing high-accuracy voltage setting after packaging by writing bit data using a blow fuse and adjusting a resistance value based on the bit data, and It is an object of the present invention to provide a secondary battery protection circuit and a semiconductor integrated circuit device.
上記目的を達成するため、第１の発明に係る電圧設定回路（５０）は、電圧設定値のシリアルデータをパラレルデータに変換して出力するデータ変換手段（１０）と、
該データ変換手段（１０）の出力線（１１）に並列に接続され、前記パラレルデータに基づいて各々の溶断ヒューズ（ＭＦ）を溶断する複数の溶断ヒューズ回路（２０、２２〜２７）と、
該溶断ヒューズ回路（２０、２２〜２７）の前記溶断ヒューズ（ＭＦ）の溶断状態に基づいて抵抗値を設定し、前記電圧設定値を出力するように抵抗値設定を行う抵抗値設定回路（３０）と、を有することを特徴とする。
In order to achieve the above object, a voltage setting circuit (50) according to the first aspect of the present invention comprises data conversion means (10) for converting serial data of a voltage setting value into parallel data and outputting the parallel data,
A plurality of blown fuse circuits (20, 22 to 27) connected in parallel to the output line (11) of the data conversion means (10) and blowing each blown fuse (MF) based on the parallel data;
A resistance value setting circuit (30) for setting a resistance value based on the blown state of the blown fuse (MF) of the blown fuse circuit (20, 22 to 27) and setting the resistance value so as to output the voltage set value. ).
これにより、電圧設定値を、ビットデータとして書き込み、これに基づいて抵抗値設定を行うので、高精度な電圧設定を行うことができる。 Thus, the voltage setting value is written as bit data, and the resistance value is set based on this, so that the voltage setting can be performed with high accuracy.
第２の発明は、第１の発明に係る電圧設定回路（５０）において、
前記抵抗値設定回路（３０）は、抵抗の直列接続からなる分圧回路の前記抵抗（Ｒ１〜Ｒ８）に並列に接続された抵抗（Ｒ１２〜Ｒ１７）の接続を、開放又は短絡に設定することにより、前記抵抗値の設定を行うことを特徴とする。
A second invention is the voltage setting circuit (50) according to the first invention, wherein
The resistance value setting circuit (30) sets the connection of the resistors (R12 to R17) connected in parallel to the resistors (R1 to R8) of the voltage dividing circuit including a series connection of resistors to be open or short-circuited. Thus, the resistance value is set.
これにより、抵抗値の設定を適切にすることができ、所望の電圧を設定することができる。 Thereby, the resistance value can be set appropriately, and a desired voltage can be set.
第３の発明は、第1又は第２の発明に係る電圧設定回路（５０）において、
前記溶断ヒューズ回路（２０、２２〜２７）は、スイッチング素子（Ｑ）を有することを特徴とする。
A third invention is the voltage setting circuit (50) according to the first or second invention, wherein
The fusing fuse circuit (20, 22-27) has a switching element (Q).
これにより、スイッチング素子に駆動電圧又は駆動電流を印加することにより、溶断ヒューズ回路の溶断ヒューズの溶断を容易に行うことができる。 Thereby, the fusing fuse of the fusing fuse circuit can be easily blown by applying a driving voltage or a driving current to the switching element.
第４の発明は、第３の発明に係る電圧設定回路（５０）において、
前記溶断ヒューズ回路（２０、２２〜２７）は、前記スイッチング素子（Ｑ）にハイレベルの信号が入力されたときに前記スイッチング素子（Ｑ）がオンとなり、前記溶断ヒューズ（ＭＦ）に溶断電圧が印加されて前記溶断ヒューズ（ＭＦ）が溶断されることを特徴とする。
A fourth invention is the voltage setting circuit (50) according to the third invention, wherein:
In the blow fuse circuit (20, 22 to 27), when a high level signal is input to the switching element (Q), the switching element (Q) is turned on, and a blow voltage is applied to the blow fuse (MF). When applied, the blow fuse (MF) is blown.
これにより、パラレルデータのビットデータの書き込みを、スイッチング素子を用いて、簡素な回路で容易に行うことができる。 Thereby, the bit data of the parallel data can be easily written with a simple circuit using the switching element.
第５の発明に係る二次電池用保護回路（１００）は、第１〜４のいずれかの発明に係る電圧設定回路（５０）を有し、
該電圧設定回路（５０）を用いて、異常状態検出回路（６０，７０、８０、９０）の検出電圧の設定を行うことを特徴とする。
A secondary battery protection circuit (100) according to a fifth invention includes the voltage setting circuit (50) according to any one of the first to fourth inventions,
The voltage setting circuit (50) is used to set the detection voltage of the abnormal state detection circuit (60, 70, 80, 90).
これにより、過充電検出回路、過放電検出回路又は放電過電流検出回路等に電圧設定回路を適用することができ、正確な電圧設定を行うことにより、検出回路の検出精度を高めることができる。 Thereby, a voltage setting circuit can be applied to an overcharge detection circuit, an overdischarge detection circuit, a discharge overcurrent detection circuit, or the like, and the detection accuracy of the detection circuit can be increased by performing accurate voltage setting.
第６の発明に係る半導体集積回路装置（１５０）は、第５の発明に係る二次電池用保護回路（１００）を有し、
該二次電池用保護回路（１００）をパッケージングしたことを特徴とする。
A semiconductor integrated circuit device (150) according to a sixth invention has the secondary battery protection circuit (100) according to the fifth invention,
The secondary battery protection circuit (100) is packaged.
これにより、パッケージングの際に応力が発生し、レーザートリミングの電圧設定に誤差が生じたとしても、パッケージング後に高精度な電圧設定が可能な二次電池保護用半導体集積回路装置を提供することができる。 Accordingly, a semiconductor integrated circuit device for protecting a secondary battery capable of performing high-accuracy voltage setting after packaging even if stress occurs during packaging and an error occurs in voltage setting for laser trimming. Can do.
第７の発明に係る電圧設定方法は、電圧設定値のシリアルデータをパラレルデータに変換するデータ変換ステップと、
前記パラレルデータに基づいて、並列に接続された複数の溶断ヒューズ回路（２０、２２〜２７））の溶断ヒューズ（ＭＦ）を溶断させてデータ書き込みを行うデータ書き込みステップと、
前記溶断ヒューズ（ＭＦ）の溶断状態に基づいて、抵抗値を設定し、前記電圧設定値を出力するように抵抗値設定を行う抵抗値設定ステップと、を有することを特徴とする。
A voltage setting method according to a seventh aspect of the present invention is a data conversion step for converting serial data of a voltage setting value into parallel data;
A data writing step of performing data writing based on the parallel data by fusing the fusing fuse (MF) of a plurality of fusing fuse circuits (20, 22 to 27) connected in parallel;
A resistance value setting step of setting a resistance value based on a blown state of the blown fuse (MF) and setting the resistance value so as to output the voltage setting value.
これにより、溶断ヒューズを直接的な抵抗値調整ではなく、データ書き込みに用いることにより、ビットデータによる電圧設定を行うことができ、高精度な電圧設定を行うことができる。 Thus, by using the blow fuse for data writing instead of direct resistance value adjustment, voltage setting by bit data can be performed, and high-accuracy voltage setting can be performed.
第８の発明は、第７の発明に係る電圧設定方法において、
前記抵抗値設定ステップは、抵抗（Ｒ１〜Ｒ８）の直列接続からなる分圧回路の前記抵抗（Ｒ１〜Ｒ８）に並列に接続された抵抗（Ｒ１２〜Ｒ１７）の接続を、開放又は短絡に設定することにより前記抵抗値設定を行うことを特徴とする。
An eighth invention is the voltage setting method according to the seventh invention, wherein
In the resistance value setting step, the connection of the resistors (R12 to R17) connected in parallel to the resistors (R1 to R8) of the voltage dividing circuit composed of series connections of the resistors (R1 to R8) is set to open or short circuit. Thus, the resistance value is set.
これにより、抵抗値の設定自体には、溶断ヒューズではなく種々の接続切り換え手段を適用することができ、抵抗値設定を簡素な構成で容易に行うことができる。 As a result, various connection switching means can be applied to the resistance value setting itself instead of the blown fuse, and the resistance value setting can be easily performed with a simple configuration.
第９の発明は、第７又は第８の発明に係る電圧設定方法において、
前記データ書き込みステップは、前記パラレルデータのハイレベル信号が入力されたときに、スイッチング素子（Ｑ）をオンにして前記溶断ヒューズ（ＭＦ）に溶断電圧を印加し、前記溶断ヒューズ（ＭＦ）を溶断させて前記データ書き込みを行うことを特徴とする。
A ninth invention is the voltage setting method according to the seventh or eighth invention,
In the data writing step, when a high level signal of the parallel data is input, the switching element (Q) is turned on to apply a fusing voltage to the fusing fuse (MF) to blow the fusing fuse (MF). Then, the data writing is performed.
これにより、スイッチング素子により容易にビットデータのデータ書き込みを行うことができ、簡素な構成で高精度な電圧設定を行うことができる。 Thereby, the bit data can be easily written by the switching element, and the voltage can be set with high accuracy with a simple configuration.
第１０の発明は、第７〜９のいずれかの発明に係る電圧設定方法において、
パッケージングされた半導体集積回路装置に対して行われることを特徴とする。
A tenth aspect of the present invention is the voltage setting method according to any one of the seventh to ninth aspects,
It is performed on a packaged semiconductor integrated circuit device.
これにより、パッケージングの際に、応力により電圧設定に誤差が生じても、パッケージング後に高精度な電圧設定を行うことができるため、半導体集積回路装置に対する応力の影響を考慮する必要が無くなり、検出電圧の設定精度を高めることができる。 As a result, even if an error occurs in the voltage setting due to stress during packaging, it is possible to perform highly accurate voltage setting after packaging, so there is no need to consider the influence of stress on the semiconductor integrated circuit device. The setting accuracy of the detection voltage can be increased.
なお、上記括弧内の参照符号は、理解の容易のために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。 Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.
本発明によれば、パッケージング後に高精度な電圧設定の調整を行うことができる。 According to the present invention, highly accurate voltage setting can be adjusted after packaging.
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図１は、本発明を適用した実施例に係る電圧設定回路５０が適用された二次電池用保護回路１００及び半導体集積回路装置１５０の全体構成を示した図の一例である。本実施例に係る電圧設定回路５０、二次電池保護用回路１００及び半導体集積回路装置１００は、種々の二次電池に適用可能であるが、ここでは、携帯電話等に用いられるリチウムイオン電池又はリチウムポリマ電池保護用の半導体集積回路装置１５０に適用された例を挙げて説明する。よって、充電電圧が約４．２〔Ｖ〕程度の例を挙げて説明する。
FIG. 1 is an example of a diagram showing an overall configuration of a secondary
図１において、電池パック２００内には、二次電池の電池セルＶｃｅと、二次電池保護用の半導体集積回路装置１５０が含まれ、半導体集積回路装置１５０のパッケージ１１０内には、二次電池保護用回路１００がパッケージングされて収容されている。そして、二次電池用保護回路１００内には、過充電を検出する過充電検出回路６０と、過放電を検出する過放電検出回路７０と、放電過電流を検出する放電過電流検出回路８０と、短絡検出回路９０とが設けられている。過充電検出回路６０、過放電検出回路７０、放電過電流検出回路８０及び短絡検出回路９０は、二次電池の異常状態を検出するための回路であるので、異常状態検出回路と呼んでもよい。そして、過充電検出回路６０に対応して電圧設定回路５０ａ、過放電検出回路７０に対応して電圧設定回路５０ｂ、放電過電流検出回路８０に対応して電圧設定回路５０ｃ及び短絡検出回路９０に対応して電圧設定回路５０ｄが設けられている。
In FIG. 1, a
過充電検出回路６０は、二次電池の充電時にＶＤＤ端子電圧を監視し、ＶＤＤ端子電圧が過充電検出電圧（例えば、４．３〔Ｖ〕）よりも高くなることによって、過充電状態を検出する。このとき、ＣＯＵＴ端子がローレベルとなり、外付けＮチャネルＭＯＳトランジスタＮＭ１をオフにすることにより、充電を停止することができる。また、過充電を検出した後、ＶＤＤ端子電圧が過充電復帰電圧（例えば、４．１〔Ｖ〕）よりも低くなることにより、過充電検出状態から復帰し、ＣＯＵＴ端子がハイレベルになり、外付けＮチャネルＭＯＳトランジスタＮＭ１がオンとなり、充電可能状態となる。このように、過充電検出回路６０においては、過充電検出電圧と過充電復帰電圧の２つの設定電圧が必要となり、これは、電圧設定回路５０ａで設定される。
The
過放電検出回路７０は、二次電池の放電時にＶＤＤ端子電圧を監視し、ＶＤＤ端子電圧が過放電検出電圧（例えば、２．３〔Ｖ〕）以下になると、過放電を検出する。過放電検出状態では、ＤＯＵＴ端子からローレベル信号を出力し、外付けＮチャネルＭＯＳトランジスタＮＭ２をオフにし、放電を停止する。過放電検出状態からの復帰は、充電器を接続することによってのみ行われ、充電器を接続したときに、ＶＤＤ端子電圧が過放電電圧以下の場合は、外付けＮチャネルＭＯＳトランジスタＮＭ２の寄生ダイオードを介して電流が流れ、ＶＤＤ端子電圧が過放電検出電圧よりも高くなった時点でＤＯＵＴ端子はハイレベルになり、外付けＮチャネルＭＯＳトランジスタＮＭ２をオンにし、放電可能状態となる。よって、過放電検出回路７０は、１つの設定電圧が必要とされ、これは、電圧設定回路５０ｂによって設定供給される。
The
放電過電流検出回路８０及び短絡検出回路９０は、充放電可能状態のときにＶ−端子電圧を監視し、負荷短絡等によってＶ−端子電圧が放電過電流検出電圧（例えば、０．１５〔Ｖ〕）以上短絡検出電圧（例えば、ＶＤＤ−０．９〔Ｖ〕）未満になると放電過電流検出状態、Ｖ−端子電圧が短絡検出電圧以上になると短絡検出状態となって、ＤＯＵＴ端子からローレベル信号を出力し、外付けＮチャネルＭＯＳトランジスタＮＭ２をオフすることによって、回路に大電流が流れることを防ぐ。このように、放電過電流検出回路８０には、１つの設定電圧が必要とされ、これは電圧設定回路５０ｃにより設定される。また、短絡検出回路９０は、１つの設定電圧を必要とし、これは電圧設定回路５０ｄにより設定される。
The discharge
このように、二次電池用保護回路１００内には、複数の検出電圧の設定が必要とされ、これに対応して、複数の電圧設定回路５０ａ〜５０ｄが設けられている。本実施例に係る電圧設定回路５０は、このような、検出電圧を設定することが必要な回路に好適に適用され得る。なお、図１において、他の構成要素については、本実施例に係る電圧設定回路５０とは直接的に関係しないので、その詳細説明を省略する。二次電池用保護回路１００及び二次電池保護用半導体集積回路装置１５０は、全体としては、今まで説明したように、二次電池の過充電、過放電、放電過大電流、短絡等の異常を検出し、外付けのＭＯＳトランジスタＮＭ１、ＮＭ２をスイッチング制御し、二次電池を保護する機能を有する。
Thus, in the secondary
次に、図２を用いて、本実施例に係る電圧設定回路５０の具体的内容について詳細に説明する。図２は、本実施例に係る電圧設定回路５０の全体構成図の一例である。図２において、本実施例に係る電圧設定回路５０は、データ変換手段１０と、溶断ヒューズ回路２０と、抵抗値設定回路３０とを有する。また、本実施例に係る電圧設定回路５０の関連構成要素として、外部端子ＯＵＴと、コンパレータＣＭとが備えられている。
Next, specific contents of the
外部端子ＯＵＴは、例えば、図１で説明した検出電圧のような所定の電圧設定値を外部から入力するための端子である。外部端子ＯＵＴには、電圧設定値を示すデジタルのビットデータが、１ビット毎に、例えば「１００１００１１・・」というように、シリアルに順次入力されてよい。 The external terminal OUT is a terminal for inputting a predetermined voltage setting value such as the detection voltage described in FIG. 1 from the outside. Digital bit data indicating a voltage setting value may be sequentially input to the external terminal OUT serially, for example, “10010011...” For each bit.
データ変換手段１０は、外部端子ＯＵＴから入力されたシリアルデータを、パラレルデータに変換する手段である。つまり、外部端子ＯＵＴから時間差を有して１ビットずつ入力されたシリアルデータを、ビット列として同時に出力できるようにデータ形式の変換を行う。データ変換手段１０は、例えば、パラレル／シリアル変換回路等が適用されてよい。
The data conversion means 10 is means for converting serial data input from the external terminal OUT into parallel data. That is, the data format is converted so that serial data input bit by bit from the external terminal OUT can be output simultaneously as a bit string. For example, a parallel / serial conversion circuit or the like may be applied to the
溶断ヒューズ回路２０は、データ変換手段１０から出力されたパラレルデータに基づいて、割り当てられたビットデータに従い、溶断ヒューズを溶断するデータ書き込み手段である。例えば、データ変換手段１０からハイレベルの信号が入力されたときに、溶断ヒューズを溶断し、ハイレベルの信号を記憶し、ローレベルの信号が入力されたときには、溶断ヒューズを溶断せず、ローレベルの信号を記憶しておく、というように定めておけば、溶断ヒューズ回路２０に入力されるビットデータを書き込み記憶することができる。
The fusing
図３は、溶断ヒューズ回路２０の具体的構成の一例を示した図である。図３において、溶断ヒューズ回路２０は、スイッチング素子Ｑと、溶断ヒューズＭＦと、抵抗Ｒ２０、Ｒ２１とを備える。スイッチング素子ＱがＮチャネルＭＯＳトランジスタである場合を例に挙げて説明すると、ゲートとグランドＧＮＤ間に抵抗Ｒ２１が接続され、ゲートにはデータ信号が入力されるようになっている。スイッチング素子Ｑのドレインは電源電圧ＶＤＤに接続され、ソースとグランドＧＮＤ間には、溶断ヒューズＭＦが接続されている。また、スイッチング素子Ｑのドレイン−ソース間と並列に、抵抗Ｒ２０が接続されている。
FIG. 3 is a diagram showing an example of a specific configuration of the fusing
かかる構成の溶断ヒューズ回路２０において、通常、スイッチング素子Ｑがオフのときには、抵抗Ｒ２０及び溶断ヒューズＭＦを流れる電流は、例えば、５０〜１００〔ｎＡ〕の微小電流である。スイッチング素子Ｑのゲートに、データ信号が入力されてスイッチング素子Ｑがオンとなったときに、スイッチング素子Ｑのオン抵抗と抵抗Ｒ２０の並列接続となり、溶断ヒューズＭＦには大きな電流が流れ、溶断ヒューズＭＦは溶断する。つまり、溶断ヒューズＭＦには、溶断ヒューズＭＦが溶断する溶断電圧以上の電圧が印加され、溶断ヒューズＭＦは溶断される。溶断電圧は、溶断ヒューズＭＦの材質や、周囲回路の状況等により異なるが、例えば、溶断ヒューズＭＦにポリシリコンが適用された場合、溶断電圧は９〔Ｖ〕程度の電圧であってもよい。なお、溶断ヒューズＭＦは、ポリシリコンの他、種々の導電性膜等が適用されてよい。また、スイッチング素子Ｑも、ＭＯＳトランジスタの他、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等が適用されてもよい。
In the fusing
このように、図３に示す溶断ヒューズ回路２０によれば、溶断ヒューズ回路２０にハイレベルの信号が入力されたときに、スイッチング素子Ｑがオンとなり、溶断ヒューズＭＦは溶断し、出力ノードＮからは、ハイレベルの信号が出力される。一方、溶断ヒューズ回路２０にローレベルの信号が入力されたときには、スイッチング素子Ｑはオフの状態となり、出力ノードＮは溶断ヒューズＭＦにより接地されているので、ローレベルの信号を出力することになる。ここで、溶断ヒューズＭＦは、一度溶断してしまえば、戻すことは出来ないので、溶断ヒューズ回路２０は、１回のみ書き込み可能なＲＯＭ（Read Only Memory）として機能している。このように、本実施例に係る電圧設定回路５０においては、溶断ヒューズ回路２０を、１回のみ書き込み可能なＲＯＭとして用いることにより、電圧設定値のビットデータを記憶することができる。
As described above, according to the
なお、溶断ヒューズ回路２０が記憶するビットデータは、１つの溶断ヒューズ回路２０について、１ビットである。よって、データ変換手段１０から出力されるパラレルデータを書き込み記憶するためには、パラレルデータのビット数に対応する数の溶断ヒューズ回路２０が必要であり、これを満たすように溶断ヒューズ回路２０は設けられてよい。
The bit data stored in the blown
また、出力ノードＮから出力された出力信号は、インバータ４０により反転されて出力される。また、インバータ４０の先には、調整用のブリーダー抵抗が接続され、出力が適正な値となるように調整されている。これらのインバータ４０やブリーダー抵抗は、溶断ヒューズ回路２０と、次の抵抗値設定回路３０との関係により、適宜用途に応じて設けられるものであり、種々の形態が適用されてよい。例えば、溶断ヒューズ回路２０にハイレベルの信号が入力されたときに、最終的な出力もハイレベルとする場合には、インバータ４０に加えて、更に1個インバータを追加するようにしてもよい。また、ブリーダー抵抗も、溶断ヒューズ回路２０で書き込んだビットデータに従い、次段の抵抗値設定回路３０で抵抗値設定動作が適切に行われるように、適切な値のブリーダー抵抗が適用されてよい。
The output signal output from the output node N is inverted by the
図２に戻り、電圧設定回路５０の全体構成について説明を行う。図３で説明したように、溶断ヒューズ回路２０は、設定される電圧設定値を表現するビットデータのビット数に応じて、複数設けられる。図２においては、溶断ヒューズ回路２０は、６ビットのデータに対応可能なように、６個の溶断ヒューズ回路２２〜２７が設けられている。６個の溶断ヒューズ回路２２〜２７は、総てデータ変換手段１０の出力線１１に並列に接続されており、パラレルデータの１ビットが割り当てられるように構成されている。そして、図２においては、６個の溶断ヒューズ回路２２〜２７のうち、３個の溶断ヒューズ回路２２、２３、２４が出力ノードＶｏｕｔよりも高電位側に接続され、残りの３個の溶断ヒューズ回路２５、２６、２６、２７が出力ノードＶｏｕｔよりも低電位側に接続されている。これにより、出力ノードＶｏｕｔから出力される電圧設定値が増加するように抵抗値の調整を行うことも可能であるし、減少するように抵抗値の調整を行うことも可能となる。
Returning to FIG. 2, the overall configuration of the
抵抗値設定回路３０は、溶断ヒューズ回路２０の出力に従い、抵抗値の設定を行い、出力電圧の電圧設定値を調整する回路である。抵抗値設定回路３０は、抵抗Ｒ１〜Ｒ８の直列接続からなる分圧回路を基本とし、これに並列に抵抗Ｒ２には抵抗Ｒ１２、抵抗Ｒ３には抵抗Ｒ１３、抵抗Ｒ４には抵抗Ｒ１４、抵抗Ｒ５には抵抗Ｒ１５、抵抗Ｒ６には抵抗Ｒ１６及び抵抗Ｒ７には抵抗Ｒ１７を各々並列に接続し、並列接続した各抵抗Ｒ１２〜Ｒ１７の電気的接続を開放又は短絡に設定する接続切り換え手段３２〜３７が抵抗Ｒ１２〜Ｒ１７に直列に接続された構成となっている。
The resistance
抵抗値設定回路３０において、接続切り換え手段３２をオンにして短絡すれば、抵抗Ｒ２と抵抗Ｒ１２の並列接続となるので、合成抵抗は小さくなるように調整され、接続切り換え手段３２をオフにして開放とすれば、抵抗Ｒ２のみとなるので、合成抵抗は大きくなるように調整される。同様に、抵抗Ｒ３と抵抗Ｒ１３においても、接続切り換え手段３３をオンとして短絡又はオフとして開放とすることにより、抵抗Ｒ３と抵抗Ｒ１３の並列接続として合成抵抗を小さく設定するか、抵抗Ｒ３のみとして合成抵抗を大きく設定するかを調整し、設定することができる。他の抵抗Ｒ４と抵抗Ｒ１４、抵抗Ｒ５と抵抗Ｒ１５、抵抗Ｒ６と抵抗Ｒ１６及び抵抗Ｒ７と抵抗Ｒ１７についても、接続切り換え手段３４、３５、３６、３７の開放と短絡を設定することにより、同様に抵抗値の調整設定が可能である。
In the resistance
なお、接続切り換え手段３０は、電気的接続を切り換え可能な種々の態様が適用されてよいが、例えばトランスファーゲートが適用されてもよいし、ＭＯＳトランジスタが適用されてもよい。 The connection switching means 30 may be applied with various modes capable of switching electrical connections, but for example, a transfer gate or a MOS transistor may be applied.
また、本実施例に係る電圧設定回路５０の抵抗値設定回路３０においては、出力ノードＶｏｕｔの高電位側と低電位側の双方に接続切り換え手段３０を設けているので、電圧設定値となる出力電圧を、高電位側にも低電位側にも変更設定可能である。つまり、出力電圧を上昇させたいときには、低電位側の抵抗Ｒ５、Ｒ６、Ｒ７の分圧を増加させればよいので、接続切り換え手段３５、３６、３７のいくつかを開放とし、高電位側の抵抗Ｒ２、Ｒ３、Ｒ４に対応する接続切り換え手段３２、３３、３４をなるべく短絡とするような設定とすればよい。逆に、出力電圧を低下させたいときには、高電位側の抵抗Ｒ２、Ｒ３、Ｒ４の分圧を増加させ、低電位側の抵抗Ｒ５、Ｒ６、Ｒ７の分圧を減少させればよいので、高電位側の接続切り換え手段３２、３３、３４のいくつかを開放とし、低電位側の接続切り換え手段３５、３６、３７をなるべく短絡とするような設定とすればよい。
Further, in the resistance
このように、本実施例に係る電圧設定回路５０においては、適切な電圧設定値が出力されるようなシリアルデータが外部端子ＯＵＴから入力され、これに従い、溶断ヒューズ回路２０でビットデータの書き込み記憶がなされ、溶断ヒューズ回路２０の出力に従い、抵抗値設定回路３０の各接続切り換え手段３２〜３７は設定される。そして、各接続切り換え手段３２〜３７が適切に設定されることにより、所望の電圧設定値が出力ノードＶｏｕｔから出力される。
As described above, in the
出力ノードＶｏｕｔから出力された電圧は、コンパレータＣＭの一方の入力端子に入力される。図２においては、コンパレータＣＭの反転入力端子に出力電圧が入力される。コンパレータＣＭは、例えば、図１において説明した過充電検出回路６０、過放電検出回路７０、放電過電流検出回路８０又は短絡検出回路９０の一部に含まれる構成要素であり、出力ノードＶｏｕｔから出力される電圧は、例えばこれらの異常状態検出回路６０、７０、８０、９０の検出電圧として利用される。
The voltage output from the output node Vout is input to one input terminal of the comparator CM. In FIG. 2, the output voltage is input to the inverting input terminal of the comparator CM. The comparator CM is, for example, a component included in a part of the
このように、本実施例に係る電圧設定回路５０によれば、溶断ヒューズＭＦを用いて電圧設定値のビットデータの書き込みを行い、これに基づいて電圧を設定することができる。溶断ヒューズＭＦは、パッケージング後に溶断を行うことができるので、パッケージングの際に応力の影響を受けても、その後に電圧設定値の調整を行うことができ、高精度の電圧設定を行うことができる。また、従来から用いられている、レーザートリミングと組み合わせて本実施例に係る電圧設定回路５０を適用することも可能である。例えば、半導体ウエハの状態でレーザートリミングを行い、更にパッケージング後に本実施例に係る電圧設定回路５０を用いて電圧設定を行うことにより、更に高精度な電圧設定を行うことができる。更に、本実施例においては、電圧設定回路５０を、リチウムイオン電池の二次電池用保護回路１００を収容した半導体集積回路装置１５０に適用した例を用いて説明したが、本実施例に係る電圧設定回路５０は、電圧の設定が必要な回路であれば、種々の用途に適用することができる。
Thus, according to the
なお、図２においては、溶断ヒューズ回路２０を６ビット分設けた例について説明したが、ビット数は、用途に応じて適宜適切な数としてよく、例えば、８ビットとして溶断ヒューズ回路２０を８個設けてもよいし、１０ビット分として溶断ヒューズ回路２０を１０個設けるようにしてもよい。また、溶断ヒューズ回路２０は、図２においては、高電位側と低電位側に等しく３個設ける構成としたが、これも、用途に応じて高電位側にのみ設けたり、低電位側にのみ設けたりしてもよいし、発生する電圧誤差の傾向に応じて、配分比率を高電位側と低電位側で変えるような構成としてもよい。
In FIG. 2, the example in which the
次に、図４を用いて、本実施例に係る電圧設定回路５０、二次電池用保護回路１００及び半導体集積回路装置１５０を用いた電圧設定方法の処理フローについて説明する。図４は、本実施例に係る電圧設定方法の処理フロー図の一例である。
Next, a processing flow of a voltage setting method using the
ステップ１００では、電圧設定回路５０を含む二次電池保護回路１００をパッケージングしてパッケージ１１０に収容した半導体集積回路装置１５０の電気的検査が行われる。この電気的検査において、異常状態検出回路６０、７０、８０、９０の検出電圧の測定も行われる。
In
ステップ１１０では、測定された異常状態検出回路６０、７０、８０、９０等の検出電圧値と、設定された設定電圧値との差が許容範囲外か否かが判定される。具体的には、電気的検査において測定された電圧値が、検出電圧として設定されるべき電圧に近く、その差が許容範囲内にあるか否かが判定される。
In
ステップ１１０において、電気的検査において測定された電圧値と、設定電圧値の差が小さく、許容範囲内にあれば、電圧値の補正は不要であるので、ステップ１９０に進み、半導体集積回路装置１５０は良品であるとの検査結果を出して、処理フローを終了する。一方、電気的検査において測定された電圧値と、検出電圧として設定されるべき設定電圧の差が大きく、その差が許容範囲外にある場合には、ステップ１２０に進む。
In
ステップ１２０では、補正電圧の設定がなされ、電圧設定回路５０により設定されるべき補正電圧値が、目標となる電圧設定値として設定される。
In
ステップ１３０では、外部端子ＯＵＴから、電圧設定値のシリアルデータが入力される。シリアルデータは、ステップ１２０で設定された電圧設定値が、ビットデータに変換され、シリアルデータとして外部端子ＯＵＴから入力される。
In
ステップ１４０では、データ変換手段１０により、シリアルデータがパラレルデータに変換されて出力され、パラレルデータのビットデータが、溶断ヒューズ回路２０に割り当てられる。データ変換手段１０の出力線１１に並列に接続された複数の溶断ヒューズ回路２０には、各々１ビット分のデータが割り当てられる。
In step 140, serial data is converted into parallel data and output by the data conversion means 10, and the bit data of the parallel data is assigned to the
ステップ１５０では、溶断ヒューズＭＦを溶断すべきビットデータが割り当てられた溶断ヒューズ回路２０において、溶断ヒューズＭＦが溶断される。例えば、ハイレベルの信号が入力された溶断ヒューズ回路２０の溶断ヒューズＭＦが溶断される設定となっている場合には、ハイレベルの信号が入力された溶断ヒューズ回路２０の溶断ヒューズＭＦの溶断が実行される。一方、ローレベルの信号が入力された溶断ヒューズ回路２０の溶断ヒューズＭＦは、溶断されないことになる。逆に、ローレベルの信号が入力された溶断ヒューズ回路２０の溶断ヒューズＭＦが溶断される設定となっている場合には、上記と逆の溶断パターンの溶断書き込み処理が実行される。
In
また、溶断ヒューズＭＦの溶断は、種々の手法により実行されてよいが、例えば、図３で示したように、溶断ヒューズ回路２０がスイッチング素子Ｑを備え、スイッチング素子Ｑがオンとなったときに、溶断ヒューズＭＦに溶断電圧が印加されて溶断ヒューズＭＦが溶断されるように構成されていてもよい。これにより、簡素な構成で容易に溶断ヒューズＭＦを溶断し、データ書き込み記憶を行うことができる。
The fusing fuse MF may be blown by various methods. For example, when the fusing
ステップ１６０では、各溶断ヒューズ回路２２〜２７に書き込まれたビットデータに基づいて、抵抗値設定回路３０の抵抗値設定が行われ、出力電圧が電圧設定値となるような抵抗値の調整設定が行われる。具体的には、各溶断ヒューズ回路２２〜２７からの出力に基づいて、抵抗値設定回路３０の各接続切り換え手段３２〜３７が短絡又は開放に設定される。これにより、所望の電圧設定値が抵抗値設定回路３０の出力ノードＶｏｕｔから出力される。そして、異常状態検出回路６０、７０、８０、９０の検出電圧の補正設定が行われる。
In
ステップ１７０では、電圧設定回路５０による電圧設定が終了した後、半導体集積回路装置１５０の電気的特性の再検査が実行される。電圧設定回路５０による電圧設定値の補正が終了したので、所望の電圧設定値が得られているかを確認検査するためである。
In
ステップ１８０では、再検査に合格したか否かが判定される。再検査において測定された電圧が、所望の電圧設定値を示すか、又は電圧設定値と少し誤差があっても、電圧設定値から許容範囲内にあれば、ステップ１９０に進み、良品と判定し、処理フローを終了する。ステップ１１０において、最初の電気的検査で測定された電圧値が設定電圧値と差があり、許容範囲外にあったとしても、本実施例に係る電圧設定方法を実行することにより、電圧を補正し、目標とする設定電圧値を得ることができる。そして、高精度の検出電圧の設定を行うことができる。
In
一方、ステップ１８０の再検査においても、半導体集積回路装置１５０の測定された電圧値が設定電圧値と離れており、許容範囲内とならないときには、ステップ２００に進み、当該半導体集積回路装置１５０を不良品と判定して処理フローを終了する。本実施例に係る電圧設定方法を実行した場合であっても、例えば溶断ヒューズＭＦの溶断が適切に行われなかった場合には、所望の設定電圧値が得られない場合が有り得るので、そのような場合には、半導体集積回路装置１５０は不良品とされる。しかしながら、本実施例に係る電圧設定方法を実行することにより、ステップ１１０の最初の電気的検査において合格しなかった半導体集積回路装置１５０の多くをステップ１７０の再検査において救済することができ、半導体集積回路装置１５０の大幅な歩留まりの向上を図ることができる。
On the other hand, also in the re-inspection of
特に、半導体ウエハの状態で行うレーザートリミングを併用した場合には、レーザートリミングで可能な限り精度を高めて電圧を設定し、パッケージング後に発生した誤差を本実施例に係る電圧設定方法で補正して微調整するようにすれば、電圧設定の精度を高めることができるとともに、歩留まりを大幅に向上させることができる。また、溶断ヒューズＭＦの溶断を、トリミング自体ではなく、トリミングを実行するためのビットデータの書き込みに適用したことにより、溶断ヒューズＭＦの溶断がビットデータを判別できる程度に溶断できていればよいので、例えば、溶断ヒューズＭＦが溶断されたか否かを判定する回路等を更に設け、その電圧設定の精度を更に高めることも可能となる。 In particular, when laser trimming performed in the state of a semiconductor wafer is used together, the voltage is set with the highest possible accuracy by laser trimming, and the error generated after packaging is corrected by the voltage setting method according to this embodiment. If fine adjustment is performed, the accuracy of voltage setting can be increased and the yield can be greatly improved. Further, since the fusing of the fusing fuse MF is applied not to the trimming itself but to the writing of bit data for performing trimming, it is only necessary that the fusing of the fusing fuse MF can be blown to the extent that the bit data can be determined. For example, it is possible to further provide a circuit for determining whether or not the blown fuse MF is blown to further increase the accuracy of voltage setting.
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
１０ データ変換手段
１１ 出力線
２０、２２、２３、２４、２５、２６、２７ 溶断ヒューズ回路
３０ 抵抗値設定回路
３２、３３、３４、３５、３６、３７ 接続切り換え手段
４０ インバータ
５０、５０ａ、５０ｂ、５０ｃ、５０ｄ 電圧設定回路
６０ 過充電検出回路
７０ 過放電検出回路
８０ 放電過電流検出回路
９０ 短絡検出回路
１００ 二次電池用保護回路
１１０ パッケージ
１５０ 半導体集積回路装置
２００ 電池パック
ＮＭ１、ＮＭ２ 外付けＮチャネルＭＯＳトランジスタ
Ｖｃｅ 電池セル
Ｒ１〜Ｒ７、Ｒ１２〜Ｒ１７、Ｒ２０、Ｒ２１、Ｒ１２０、Ｒ１３０ 抵抗
Ｑ スイッチング素子
ＭＦ 溶断ヒューズ
ＣＭ コンパレータ
DESCRIPTION OF
Claims (10)
該データ変換手段の出力線に並列に接続され、前記パラレルデータに基づいて各々の溶断ヒューズを溶断する複数の溶断ヒューズ回路と、
該溶断ヒューズ回路の前記溶断ヒューズの溶断状態に基づいて抵抗値を設定し、前記電圧設定値を出力するように抵抗値設定を行う抵抗値設定回路と、を有することを特徴とする電圧設定回路。 Data conversion means for converting the serial data of the voltage setting value into parallel data and outputting;
A plurality of blown fuse circuits connected in parallel to the output line of the data conversion means and fusing each blown fuse based on the parallel data;
A voltage setting circuit comprising: a resistance value setting circuit that sets a resistance value based on a blown state of the blown fuse of the blown fuse circuit and sets the resistance value so as to output the voltage setting value. .
該電圧設定回路を用いて、異常状態検出回路の検出電圧の設定を行うことを特徴とする二次電池用保護回路。 A voltage setting circuit according to any one of claims 1 to 4,
A protection circuit for a secondary battery, wherein the detection voltage of the abnormal state detection circuit is set using the voltage setting circuit.
該二次電池用保護回路をパッケージングしたことを特徴とする半導体集積回路装置。 The secondary battery protection circuit according to claim 5,
A semiconductor integrated circuit device, wherein the secondary battery protection circuit is packaged.
前記パラレルデータに基づいて、並列に接続された複数の溶断ヒューズ回路の溶断ヒューズを溶断させてデータ書き込みを行うデータ書き込みステップと、
前記溶断ヒューズの溶断状態に基づいて、抵抗値を設定し、前記電圧設定値を出力するように抵抗値設定を行う抵抗値設定ステップと、を有することを特徴とする電圧設定方法。 A data conversion step of converting the serial data of the voltage setting value into parallel data and outputting the data;
Based on the parallel data, a data writing step of performing data writing by blowing the blow fuses of a plurality of blow fuse circuits connected in parallel;
A voltage setting method comprising: setting a resistance value based on a blown state of the blown fuse, and setting a resistance value so as to output the voltage set value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008131265A JP2009283507A (en) | 2008-05-19 | 2008-05-19 | Voltage setting circuit, voltage setting method, and semiconductor integrated circuit device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008131265A JP2009283507A (en) | 2008-05-19 | 2008-05-19 | Voltage setting circuit, voltage setting method, and semiconductor integrated circuit device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009283507A true JP2009283507A (en) | 2009-12-03 |
Family
ID=41453701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008131265A Pending JP2009283507A (en) | 2008-05-19 | 2008-05-19 | Voltage setting circuit, voltage setting method, and semiconductor integrated circuit device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009283507A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170033412A1 (en) * | 2015-07-27 | 2017-02-02 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US20170033413A1 (en) * | 2015-07-27 | 2017-02-02 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US20170033578A1 (en) * | 2015-07-27 | 2017-02-02 | Semiconductor Components Industries, Llc | Programmable battery protection system and related methods |
| US9906015B2 (en) | 2015-07-30 | 2018-02-27 | Semiconductor Components Industries, Llc | Battery protection system with reference voltage control system |
| US10186498B2 (en) | 2015-07-27 | 2019-01-22 | Semiconductor Components Industries, Llc | Semiconductor leadframes and packages with solder dams and related methods |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245265A (en) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | Semiconductor ic device |
| JPH08204582A (en) * | 1995-01-20 | 1996-08-09 | Fujitsu Ltd | Semiconductor integrated circuit |
| JP2002026131A (en) * | 2000-07-07 | 2002-01-25 | Fujitsu Ltd | Trimming circuit, control circuit, and semiconductor device |
| JP2002083928A (en) * | 2000-09-06 | 2002-03-22 | Fuji Electric Co Ltd | Semiconductor device and its trimming method |
| JP2008072800A (en) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | Semiconductor device for protecting secondary battery, battery pack incorporating same, and electronic equipment |
-
2008
- 2008-05-19 JP JP2008131265A patent/JP2009283507A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245265A (en) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | Semiconductor ic device |
| JPH08204582A (en) * | 1995-01-20 | 1996-08-09 | Fujitsu Ltd | Semiconductor integrated circuit |
| JP2002026131A (en) * | 2000-07-07 | 2002-01-25 | Fujitsu Ltd | Trimming circuit, control circuit, and semiconductor device |
| JP2002083928A (en) * | 2000-09-06 | 2002-03-22 | Fuji Electric Co Ltd | Semiconductor device and its trimming method |
| JP2008072800A (en) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | Semiconductor device for protecting secondary battery, battery pack incorporating same, and electronic equipment |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10205330B2 (en) * | 2015-07-27 | 2019-02-12 | Semiconductor Components Industries, Llc | Programmable battery protection system and related methods |
| US20170033413A1 (en) * | 2015-07-27 | 2017-02-02 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US20170033578A1 (en) * | 2015-07-27 | 2017-02-02 | Semiconductor Components Industries, Llc | Programmable battery protection system and related methods |
| US20170033412A1 (en) * | 2015-07-27 | 2017-02-02 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US10186498B2 (en) | 2015-07-27 | 2019-01-22 | Semiconductor Components Industries, Llc | Semiconductor leadframes and packages with solder dams and related methods |
| US10205197B2 (en) * | 2015-07-27 | 2019-02-12 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US10756553B2 (en) * | 2015-07-27 | 2020-08-25 | Semiconductor Components Industries, Llc | Programmable battery protection system and related methods |
| US20190123398A1 (en) * | 2015-07-27 | 2019-04-25 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US10290907B2 (en) * | 2015-07-27 | 2019-05-14 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US10937763B2 (en) | 2015-07-27 | 2021-03-02 | Semiconductor Components Industries, Llc | Semiconductor leadframes and packages with solder dams and related methods |
| US10686317B2 (en) | 2015-07-27 | 2020-06-16 | Semiconductor Components Industries, Llc | Programmable battery protection system and related methods |
| US10700390B2 (en) * | 2015-07-27 | 2020-06-30 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US10741884B2 (en) * | 2015-07-27 | 2020-08-11 | Semiconductor Components Industries, Llc | Automatically programmable battery protection system and related methods |
| US9906015B2 (en) | 2015-07-30 | 2018-02-27 | Semiconductor Components Industries, Llc | Battery protection system with reference voltage control system |
| US10651644B2 (en) | 2015-07-30 | 2020-05-12 | Semiconductor Components Industries, Llc | Battery protection system with reference voltage control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4667157B2 (en) | Secondary battery protection semiconductor device | |
| US7710076B2 (en) | Back-gate voltage generator circuit, four-terminal back gate switching FET, and charge and discharge protection circuit using same | |
| JP5217468B2 (en) | Secondary battery protecting semiconductor device, battery pack using the secondary battery protecting semiconductor device, and electronic apparatus using the battery pack | |
| JP5064746B2 (en) | SECONDARY BATTERY PROTECTION SEMICONDUCTOR DEVICE, BATTERY PACK AND ELECTRONIC DEVICE CONTAINING THE SECONDARY BATTERY PROTECTION SEMICONDUCTOR | |
| JP5434168B2 (en) | Secondary battery protection semiconductor device, battery pack and electronic device using the same | |
| TWI765907B (en) | Battery control circuit | |
| TWI761549B (en) | Secondary battery protection circuit, secondary battery protection integrated circuit and battery pack | |
| JP5888459B1 (en) | Overcurrent detection voltage correction method and battery protection integrated circuit | |
| US8841888B2 (en) | Individual cell voltage detection circuit for charge and discharge control in a battery pack | |
| JP5504964B2 (en) | Protection monitoring circuit and battery pack | |
| US9755442B2 (en) | Battery protection integrated circuit and circuit characteristic setting method | |
| JP5396825B2 (en) | Protection circuit | |
| JP2009283507A (en) | Voltage setting circuit, voltage setting method, and semiconductor integrated circuit device using the same | |
| JP2011101449A (en) | Protection circuit for secondary battery, and battery pack | |
| JP6263908B2 (en) | Battery protection circuit, battery protection device, battery pack, and battery protection method | |
| US20160156204A1 (en) | Battery pack | |
| JP2005168159A (en) | Overcurrent protection circuit and charging type battery pack | |
| CN103647259A (en) | Battery protection circuit and voltage protection circuit therein | |
| US20110227538A1 (en) | Circuits for generating reference signals | |
| TWI636461B (en) | Semiconductor integrated circuit | |
| JP2010068618A (en) | Protection semiconductor apparatus, battery pack, and charging device | |
| JP2009077610A (en) | Charge/discharge protection circuit and battery pack | |
| JP2005168160A (en) | Overcurrent protection circuit and charging type battery pack | |
| KR101607146B1 (en) | Method for testing battery protection circuit and device for the same | |
| JP4810499B2 (en) | Semiconductor integrated circuit device and secondary battery monitoring semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |