JP2009278500A - A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 - Google Patents
A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 Download PDFInfo
- Publication number
- JP2009278500A JP2009278500A JP2008129343A JP2008129343A JP2009278500A JP 2009278500 A JP2009278500 A JP 2009278500A JP 2008129343 A JP2008129343 A JP 2008129343A JP 2008129343 A JP2008129343 A JP 2008129343A JP 2009278500 A JP2009278500 A JP 2009278500A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- output signal
- error
- comparator output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】アナログ入力信号ainと比較用の信号rampとを比較した結果を出力するコンパレータ2と、基準クロックclkにより、予め設定された基準時からコンパレータの出力信号compが変わるタイミングまでの時間幅を測定する時間幅測定手段15と、コンパレータ2の出力信号を基準クロックの1周期より短い時間遅らせた遅延コンパレータ出力信号を出力する遅延手段DBと、遅延コンパレータ出力信号に基づき、時間幅測定手段により測定された測定時間幅と真の時間幅との誤差を求める誤差算出手段21と、を備え、測定時間幅と誤差とに基づきディジタル出力信号を得る。
【選択図】図3
Description
まず、本発明の第1実施形態に係るA/D変換器の概要構成および機能について、図3から図6を用いて説明する。
の関係があるので、遅延時間Tdelayから誤差Tdeltaを求めることができる。下位ビット生成デコーダ21の変換テーブルにより遅延時間Tdelayに対応した、ラッチされる前の下位ビット信号dec[3:0](ラッチ後はdout[3:0])を算出する。
Tdelay=Tdb×(16−dout[3:0]の10進法の値) ・・・(2)
の関係があるので、式(1)と式(2)により、
Tdelta=Tdb×(dout[3:0]の10進法の値)・・・(3)
となる。
次に、本発明の第2実施形態に係るA/D変換器について説明する。
Tdb'= 周期Tcycle/分解能部の数 ・・・(4)
となる。ここで、分解能部の数が、基準誤差に対応する。
また遅延時間Tdelayは、
Tdelay=Tdb'×(分解能部の数−(dout[3:0]の10進法表記))・・・(5)
となり、誤差Tdeltaは、
Tdelta=(Tdb'×分解能部の数)−Tdelay ・・・(6)
となるので、式(4)〜(6)より、
Tdelta
=Tdb'×(dout[3:0]の10進法表記)
=周期Tcycle/分解能部の数×(dout[3:0]の10進法表記)・・・(7)
となる。
次に、本発明の第3実施形態に係るA/D変換器を用いた固体撮像装置について説明する。
4…クロック信号発生器
5…ランプ電圧発生回路
10、10A…A/D変換器
15…上位ビットカウンタ(時間幅測定手段)
20、20A…下位ビット生成回路
21…下位ビット生成デコーダ(誤差算出手段)
22…上位ビット制御デコーダ
30…固体撮像装置
DB…遅延素子(遅延手段)
Claims (13)
- アナログ入力信号と比較用の信号とを比較した結果を出力するコンパレータと、
基準クロックにより、予め設定された基準時から前記コンパレータの出力信号が変わるタイミングまでの時間幅を測定する時間幅測定手段と、
前記コンパレータの出力信号を前記基準クロックの1周期より短い時間遅らせた遅延コンパレータ出力信号を出力する遅延手段と、
前記遅延コンパレータ出力信号に基づき、前記時間幅測定手段により測定された測定時間幅と真の時間幅との誤差を求める誤差算出手段と、
を備え、
前記測定時間幅と前記誤差とに基づきディジタル出力信号を得ることを特徴とするA/D変換器。 - 前記誤差算出手段に基づき、時間幅測定手段の測定を制御することを特徴とする請求項1に記載のA/D変換器。
- 前記誤差算出手段が、前記遅延コンパレータ出力信号の変化を検出した場合に、時間幅測定手段の測定を終了する制御信号を送信することを特徴とする請求項2に記載のA/D変換器。
- 前記遅延手段が、互いに遅延時間が異なる、複数の前記遅延コンパレータ出力信号を出力し、
前記誤差算出手段が、前記複数の遅延コンパレータ出力信号より、前記誤差を求めることを特徴とする請求項1から請求項3のいずれか一項に記載のA/D変換器。 - 前記遅延手段が、直列に並んだ複数個の遅延素子により構成され、前記各遅延素子の出力端から、各前記遅延コンパレータ出力信号を出力することを特徴とする請求項4に記載のA/D変換器。
- 前記遅延素子の数が、1以上、16以下であることを特徴とする請求項5に記載のA/D変換器。
- 前記誤差算出手段が、前記コンパレータの出力信号が変わるタイミング後の、基準クロックの1周期以内におけるタイミングにおける、前記遅延コンパレータ出力信号の値のパターンにより、前記誤差を算出することを特徴とする請求項4から請求項6のいずれか一項に記載のA/D変換器。
- 前記比較用の信号として、前記コンパレータにアナログ回路からのランプ信号を入力することを特徴とする請求項1から請求項7のいずれか一項に記載のA/D変換器。
- 前記遅延手段が、前記基準クロックの1周期より長い時間遅らせた長遅延コンパレータ出力信号を少なくとも1つ出力し、
前記誤差算出手段が、アナログ入力信号として基準信号を入力した際の基準誤差と、前記長遅延コンパレータ出力信号を含む複数の遅延コンパレータ出力信号とに基づき、前記誤差を算出することを特徴とする請求項1から請求項8のいずれか一項に記載のA/D変換器。 - アナログ入力信号と比較用の信号とを比較したコンパレータ出力信号を出力するコンパレータ出力ステップと、
基準クロックにより、予め設定された基準時から前記コンパレータ出力信号が変わるタイミングまでの時間幅を測定する時間幅測定ステップと、
前記コンパレータ出力信号を前記基準クロックの1周期より短い時間遅らせた遅延コンパレータ出力信号を出力する遅延ステップと、
前記遅延コンパレータ出力信号に基づき、前記測定された測定時間幅と真の時間幅との誤差を求める誤差算出ステップと、
前記測定時間幅と前記誤差とに基づきディジタル出力信号を算出するディジタル信号出力ステップと、
を備えたことを特徴とするA/D変換方法。 - 遅延ステップで、前記基準クロックの1周期より長い時間遅らせた長遅延コンパレータ出力信号を少なくとも1つ出力し、
前記誤差算出ステップで、アナログ入力信号として基準信号を入力した際の基準誤差と、前記長遅延コンパレータ出力信号を含む複数の遅延コンパレータ出力信号とに基づき、前記誤差を算出することを特徴とする請求項10に記載のA/D変換方法。 - 請求項1から請求項9のいずれか1つに記載の前記A/D変換器を備えたことを特徴とする固体撮像装置。
- 請求項10または請求項11に記載の前記A/D変換方法を備えたことを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008129343A JP5131024B2 (ja) | 2008-05-16 | 2008-05-16 | A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008129343A JP5131024B2 (ja) | 2008-05-16 | 2008-05-16 | A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009278500A true JP2009278500A (ja) | 2009-11-26 |
JP5131024B2 JP5131024B2 (ja) | 2013-01-30 |
Family
ID=41443487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008129343A Expired - Fee Related JP5131024B2 (ja) | 2008-05-16 | 2008-05-16 | A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5131024B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2330478A1 (de) * | 2009-12-01 | 2011-06-08 | VEGA Grieshaber KG | Schaltung und Verfahren zum Bestimmen eines Wertes, insbesondere einer Dauer eines Messsignals |
JP2011239214A (ja) * | 2010-05-11 | 2011-11-24 | Asahi Kasei Electronics Co Ltd | A/d変換器 |
CN102271229A (zh) * | 2010-06-01 | 2011-12-07 | 索尼公司 | 积分型模数转换器与转换方法、固态成像器件和相机*** |
JP2012191359A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | A/d変換装置、a/d変換方法、並びにプログラム |
KR101524982B1 (ko) * | 2014-07-31 | 2015-06-03 | 중앙대학교 산학협력단 | 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61163722A (ja) * | 1985-01-12 | 1986-07-24 | Sony Corp | A/dコンバ−タ |
JPS61216525A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | A/d変換器 |
JPH11505989A (ja) * | 1995-05-25 | 1999-05-25 | ロッキード−マーチン・アイアール・イマジング・システムズ | モノリシック・アナログ−デジタル変換器 |
JPH11168383A (ja) * | 1997-12-03 | 1999-06-22 | Nec Corp | A/d変換器及びこれを用いたa/d変換装置並びにa/d変換方法 |
WO2007054902A1 (en) * | 2005-11-11 | 2007-05-18 | Nxp B.V. | Integrating analog to digital converter |
-
2008
- 2008-05-16 JP JP2008129343A patent/JP5131024B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61163722A (ja) * | 1985-01-12 | 1986-07-24 | Sony Corp | A/dコンバ−タ |
JPS61216525A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | A/d変換器 |
JPH11505989A (ja) * | 1995-05-25 | 1999-05-25 | ロッキード−マーチン・アイアール・イマジング・システムズ | モノリシック・アナログ−デジタル変換器 |
JPH11168383A (ja) * | 1997-12-03 | 1999-06-22 | Nec Corp | A/d変換器及びこれを用いたa/d変換装置並びにa/d変換方法 |
WO2007054902A1 (en) * | 2005-11-11 | 2007-05-18 | Nxp B.V. | Integrating analog to digital converter |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2330478A1 (de) * | 2009-12-01 | 2011-06-08 | VEGA Grieshaber KG | Schaltung und Verfahren zum Bestimmen eines Wertes, insbesondere einer Dauer eines Messsignals |
JP2011239214A (ja) * | 2010-05-11 | 2011-11-24 | Asahi Kasei Electronics Co Ltd | A/d変換器 |
CN102271229A (zh) * | 2010-06-01 | 2011-12-07 | 索尼公司 | 积分型模数转换器与转换方法、固态成像器件和相机*** |
JP2011254246A (ja) * | 2010-06-01 | 2011-12-15 | Sony Corp | 積分型a/d変換器、積分型a/d変換方法、固体撮像素子、およびカメラシステム |
CN102271229B (zh) * | 2010-06-01 | 2016-04-20 | 索尼公司 | 积分型模数转换器与转换方法、固态成像器件和相机*** |
JP2012191359A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | A/d変換装置、a/d変換方法、並びにプログラム |
KR101524982B1 (ko) * | 2014-07-31 | 2015-06-03 | 중앙대학교 산학협력단 | 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기 |
Also Published As
Publication number | Publication date |
---|---|
JP5131024B2 (ja) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2109223B1 (en) | Analog-to-digital conversion in pixel arrays | |
US8040269B2 (en) | Analog-to-digital conversion in pixel array | |
US8446309B2 (en) | Analog-to-digital conversion in pixel arrays | |
JP5040427B2 (ja) | データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器 | |
EP2482462B1 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
JP4569647B2 (ja) | Ad変換装置、ad変換方法、固体撮像素子、およびカメラシステム | |
JP4449565B2 (ja) | 物理量分布検知の半導体装置 | |
JP4744343B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
US8872089B2 (en) | Solid-state imaging device | |
Lee et al. | High frame-rate VGA CMOS image sensor using non-memory capacitor two-step single-slope ADCs | |
KR101996491B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
US10097781B2 (en) | Analog-to-digital converter and operating method thereof | |
JP5131024B2 (ja) | A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 | |
US8593327B2 (en) | A/D conversion circuit to prevent an error of a count value and imaging device using the same | |
JP2009130827A (ja) | 固体撮像装置 | |
US10129496B2 (en) | Imaging device and imaging system | |
KR20170062169A (ko) | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
US10154218B2 (en) | Encoding circuit, ad conversion circuit, imaging device, and imaging system including a delay circuits having opposite polarity output terminals | |
TW201304534A (zh) | 半導體裝置及其驅動方法 | |
CN210804503U (zh) | 计数器电路及像素数据转换电路 | |
CN115150527B (zh) | 电流导引斜坡补偿方案及数字电路实施方案 | |
KR20230099899A (ko) | 다중 클럭을 이용하는 카운터 및 이의 동작 방법 | |
CN114726375A (zh) | 模数转换器及其控制方法 | |
CN117200789A (zh) | 一种模数转换电路 | |
JP2010087544A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5131024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |