JP2009276588A - Electro-optical device and projection type display device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device and a projection display device capable of improving display quality by preventing interference between pixels caused by a parasitic capacitance between adjoining pixel electrodes. <P>SOLUTION: The electro-optical device 100 has an element substrate 10, on which a shield line 7a is formed in a region overlapping a gap region 9s interposed by adjoining pixel electrodes 9a in an X direction and in a Y direction. Since a fixed potential is applied to the shield line 7a, a parasitic capacitance generating between adjoining pixel electrodes 9a is extremely small. The electro-optical device 100 is a reflective liquid crystal display device, and the pixel electrode 9a is formed of a light-reflective conductive film. The substrate 10d is a light-transmitting substrate, and the shield line 7a is formed of a light-transmitting conductive film. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数の画素電極がマトリクス状に配置された電気光学装置、およびこの電気光学装置をライトバルブとして用いた投射型表示装置に関するものである。   The present invention relates to an electro-optical device in which a plurality of pixel electrodes are arranged in a matrix, and a projection display device using the electro-optical device as a light valve.

液晶を用いた電気光学装置に用いられる素子基板では、基板上でマトリクスに配置された複数の画素の各々に、Ｘ方向に延在する走査線およびＹ方向に延在するデータ線に電気的に接続された画素スイッチング素子、および画素スイッチング素子を介してデータ線に電気的に接続された画素電極が形成されている。かかる電気光学装置において、データ線は、サンプルホールド回路を介して画像信号線に電気的接続しており、画像信号は、データ線および画素スイッチング素子を介して各画素に書き込まれる。そして、画素電極の電位が一定期間保持されることによって、液晶層に電界を印加し、光変調を行なって画像を表示する。   In an element substrate used in an electro-optical device using liquid crystal, a scanning line extending in the X direction and a data line extending in the Y direction are electrically connected to each of a plurality of pixels arranged in a matrix on the substrate. A connected pixel switching element and a pixel electrode electrically connected to the data line through the pixel switching element are formed. In such an electro-optical device, the data line is electrically connected to the image signal line via the sample hold circuit, and the image signal is written to each pixel via the data line and the pixel switching element. Then, by holding the potential of the pixel electrode for a certain period, an electric field is applied to the liquid crystal layer, and light modulation is performed to display an image.

このような構成の電気光学装置では、隣接する画素間での干渉によって表示品位が低下するという問題点がある。例えば、保持期間中のデータ線に隣接するデータ線に電位を書き込む際、画素電極データ線間の寄生容量によって、保持状態のデータ線の電位が、隣接するデータ線の電位変動の影響を受けて変動し、かかる電位の変動は、画素電極の電位を変動させてしまうため、所望の表示を行なえなくなってしまう。   The electro-optical device having such a configuration has a problem that display quality is deteriorated due to interference between adjacent pixels. For example, when a potential is written to a data line adjacent to a data line in the holding period, the potential of the data line in the holding state is affected by the potential fluctuation of the adjacent data line due to the parasitic capacitance between the pixel electrode data lines. Since the potential fluctuates and the potential of the pixel electrode fluctuates, a desired display cannot be performed.

一方、各画素に保持容量を構成するための導電膜に、対向電極に印加する電位と同等の電位（共通電位）を印加するとともに、かかる導電膜をデータ線と並列するように延在させた構成が提案されており、かかる構成によれば、導電膜が、隣接するデータ線の間に介在するシールド線として機能するため、データ線間の干渉を防止することができる（特許文献１参照）。
特開２００３−２８７７６４号公報 On the other hand, a potential (common potential) equivalent to the potential applied to the counter electrode is applied to the conductive film for forming a storage capacitor in each pixel, and the conductive film is extended in parallel with the data line. A configuration has been proposed. According to such a configuration, the conductive film functions as a shield line interposed between adjacent data lines, so that interference between the data lines can be prevented (see Patent Document 1). .
Japanese Patent Laid-Open No. 2003-287764

しかしながら、表示の高精細化や１画素内における表示光の出射領域の拡大を図ろうとすると、隣接する画素電極の間隔が狭くなる結果、隣接する画素電極間に大きな寄生容量が発生し、かかる寄生容量を介して、隣接する画素間で干渉が起こって表示品位が低下するという問題点があるが、かかる問題点は、データ線間の干渉よりも顕著であるにかかわらず、特許文献１に開示の構成では解消することができない。   However, when attempting to increase the display resolution or enlarge the display light emission area within one pixel, the interval between adjacent pixel electrodes is reduced, resulting in a large parasitic capacitance between adjacent pixel electrodes. Although there is a problem in that the display quality is deteriorated due to interference between adjacent pixels through the capacitor, this problem is disclosed in Patent Document 1 regardless of whether the problem is more significant than the interference between data lines. It cannot be solved with the configuration of.

以上の問題点に鑑みて、本発明の課題は、隣接する画素電極間の寄生容量に起因する画素間の干渉を防止することにより、表示品位の向上を図ることのできる電気光学装置および当該電気光学装置を用いた投射型表示装置を提供することにある。   In view of the above problems, an object of the present invention is to provide an electro-optical device capable of improving display quality by preventing interference between pixels due to parasitic capacitance between adjacent pixel electrodes, and the electric An object of the present invention is to provide a projection display device using an optical device.

上記課題を解決するために、本発明では、Ｘ方向に延在する複数の走査線と、前記Ｘ方向と交差するＹ方向に延在する複数のデータ線と、マトリクス状に配置された複数の画素と、前記複数の画素の各々に配置され、前記走査線および前記データ線に電気的に接続された複数の画素スイッチング素子と、該画素スイッチング素子を介して前記データ線に電気的に接続された複数の画素電極と、が形成された素子基板と、該素子基板に対向配置された対向基板と、前記素子基板と前記対向基板との間に保持された液晶層と、を有する電気光学装置において、前記素子基板には、平面視で、Ｘ方向およびＹ方向で隣接する前記画素電極に挟まれた隙間領域で延在するシールド線が形成され、当該シールド線には、固定電位が印加されていることを特徴とする。   In order to solve the above problems, in the present invention, a plurality of scanning lines extending in the X direction, a plurality of data lines extending in the Y direction intersecting with the X direction, and a plurality of data lines arranged in a matrix form. A pixel, a plurality of pixel switching elements disposed in each of the plurality of pixels and electrically connected to the scanning line and the data line, and electrically connected to the data line via the pixel switching element; An electro-optical device comprising: an element substrate on which a plurality of pixel electrodes are formed; a counter substrate disposed opposite to the element substrate; and a liquid crystal layer held between the element substrate and the counter substrate. In the element substrate, a shield line extending in a gap region sandwiched between the pixel electrodes adjacent in the X direction and the Y direction is formed in a plan view, and a fixed potential is applied to the shield line. That And butterflies.

本発明を適用した電気光学装置において、素子基板上では、Ｘ方向およびＹ方向で隣接する画素電極に挟まれた隙間領域に沿って、固定電位が印加されたシールド線が形成されているため、隣接する画素電極の間に寄生する容量が小さい。このため、各画素電極に保持される電位は、隣接する画素電極の電位変化の影響を受けないので、品位の高い画像を表示することができる。   In the electro-optical device to which the present invention is applied, on the element substrate, a shield line to which a fixed potential is applied is formed along a gap region sandwiched between adjacent pixel electrodes in the X direction and the Y direction. A parasitic capacitance between adjacent pixel electrodes is small. For this reason, since the potential held in each pixel electrode is not affected by the potential change of the adjacent pixel electrode, a high-quality image can be displayed.

本発明において、前記素子基板上には、複数の絶縁膜が積層されており、前記シールド線および前記画素電極は、前記複数の絶縁膜のうち、同一の絶縁膜上に形成されていることが好ましい。このように構成すると、隣接する画素電極の間に寄生する容量を小さくすることができるとともに、絶縁膜の層数が少なく済むため、製造工程数を削減できるという利点がある。   In the present invention, a plurality of insulating films are stacked on the element substrate, and the shield line and the pixel electrode are formed on the same insulating film among the plurality of insulating films. preferable. With this configuration, there is an advantage that the parasitic capacitance between adjacent pixel electrodes can be reduced and the number of insulating films can be reduced, so that the number of manufacturing steps can be reduced.

本発明において、前記素子基板上には、複数の絶縁膜が積層されており、前記シールド線は、前記複数の絶縁膜のうち、前記シールド線は、前記複数の絶縁膜のうち、前記画素電極が上層に形成された絶縁膜より上層に形成された絶縁膜上に形成されている構成を採用してもよい。すなわち、シールド線は、画素電極より上層側に形成されている構成を採用してもよい。このように構成すると、隣接する画素電極間において、画素電極より上層側を回り込もうとする電気力線をシールド線によって遮断することができるので、隣接する画素電極の間に寄生する容量を極めて小さくすることができる。また、同一の絶縁膜上で画素電極の間にシールド線を配置した構成と比較して、隣接する画素電極の隙間領域の幅寸法を狭くした場合でも、シールド線を十分な幅寸法をもって配置することができる。   In the present invention, a plurality of insulating films are stacked on the element substrate, the shield line is the plurality of insulating films, and the shield line is the pixel electrode of the plurality of insulating films. Alternatively, a configuration may be adopted in which is formed on the insulating film formed in an upper layer than the insulating film formed in the upper layer. That is, the shield line may be formed on the upper layer side than the pixel electrode. With this configuration, the electric lines of force that try to go around the upper layer side of the pixel electrode can be blocked by the shield line between the adjacent pixel electrodes, so that the parasitic capacitance between the adjacent pixel electrodes can be greatly reduced. Can be small. In addition, even when the width dimension of the gap region between adjacent pixel electrodes is narrowed as compared with the configuration in which the shield line is disposed between the pixel electrodes on the same insulating film, the shield line is disposed with a sufficient width dimension. be able to.

本発明において、前記素子基板上には、複数の絶縁膜が積層されており、前記シールド線は、前記複数の絶縁膜のうち、前記画素電極が上層に形成された絶縁膜より下層に形成された絶縁膜上に形成されている構成を採用してもよい。このように構成すると、隣接する画素電極間において、下層側の絶縁膜を回り込もうとする電気力線をシールド線によって遮断することができるので、隣接する画素電極の間に寄生する容量を極めて小さくすることができる。また、同一の絶縁膜上で画素電極の間にシールド線を配置した構成と比較して、隣接する画素電極の隙間領域の幅寸法を狭くした場合でも、シールド線を十分な幅寸法をもって配置することができる。   In the present invention, a plurality of insulating films are laminated on the element substrate, and the shield line is formed in a lower layer than the insulating film in which the pixel electrode is formed in an upper layer among the plurality of insulating films. Alternatively, a structure formed on the insulating film may be employed. With this configuration, the electric lines of force that attempt to wrap around the insulating film on the lower layer side can be blocked by the shield line between the adjacent pixel electrodes, so that the parasitic capacitance between the adjacent pixel electrodes can be greatly reduced. Can be small. In addition, even when the width dimension of the gap region between adjacent pixel electrodes is narrowed as compared with the configuration in which the shield line is disposed between the pixel electrodes on the same insulating film, the shield line is disposed with a sufficient width dimension. be able to.

本発明において、画素電極とシールド線とが別の絶縁膜上に形成されている場合、前記シールド線は、前記隙間領域よりも幅広に形成されていることが好ましい。このように構成すると、隣接する画素電極間で上層側あるいは下層側の絶縁膜を回り込もうとする電気力線をシールド線によって遮断することができるので、隣接する画素電極の間に寄生する容量を極めて小さくすることができる。   In the present invention, when the pixel electrode and the shield line are formed on different insulating films, the shield line is preferably formed wider than the gap region. With this configuration, the electric lines of force that attempt to wrap around the insulating film on the upper layer side or the lower layer side between the adjacent pixel electrodes can be blocked by the shield line, so that the capacitance parasitic between the adjacent pixel electrodes Can be made extremely small.

本発明において、前記シールド線には、前記対向基板において前記液晶層が位置する側の面に形成された対向電極と同一の電位が印加されていることが好ましい。このように構成すると、画素電極近傍にシールド線を配置した場合でも、液晶の配向を乱すことがない。   In the present invention, it is preferable that the same electric potential is applied to the shield wire as to the counter electrode formed on the surface of the counter substrate on the side where the liquid crystal layer is located. With this configuration, the alignment of the liquid crystal is not disturbed even when the shield line is disposed in the vicinity of the pixel electrode.

本発明において、前記画素電極は、光反射性導電膜からなり、前記シールド線は、透光性導電膜からなり、前記素子基板は、透光性基板からなる構成を採用することができる。このように構成すると、反射型の電気光学装置であるが、素子基板として透光性基板を用い、シールド線を透光性導電膜により形成したので、対向基板側から入射した光が画素電極で挟まれた隙間領域で漏れて素子基板側に入射した際、かかる光はシールド線を透過した後、素子基板を透過する。このため、隣接する画素電極で挟まれた隙間領域にシールド線を設けた場合でも、シールド線での反射が起こらない。従って、シールド線で反射した光が迷光となって電界効果型トランジスタに到達することがない。それ故、電気効果型トランジスタにおいて、光電流に起因する誤動作の発生を防止することができる。   In the present invention, the pixel electrode may be made of a light reflective conductive film, the shield line may be made of a light transmissive conductive film, and the element substrate may be made of a light transmissive substrate. With such a configuration, a reflection type electro-optical device is used. However, since a light-transmitting substrate is used as an element substrate and a shield line is formed of a light-transmitting conductive film, light incident from the counter substrate side is transmitted through the pixel electrode. When the light leaks in the sandwiched gap region and enters the element substrate side, the light passes through the element substrate after passing through the shield line. For this reason, even when a shield line is provided in a gap region sandwiched between adjacent pixel electrodes, reflection by the shield line does not occur. Therefore, the light reflected by the shield line does not reach the field effect transistor as stray light. Therefore, it is possible to prevent the malfunction due to the photocurrent in the electric effect transistor.

本発明において、前記画素電極は、光反射性導電膜からなり、前記シールド線は、遮光性導電膜からなる構成を採用することができる。このように構成すると、対向基板側から入射した光が画素電極で挟まれた隙間領域を介して電界効果型トランジスタに到達しようとするのをシールド線によって防止することができる。それ故、電気効果型トランジスタにおいて、光電流に起因する誤動作の発生を防止することができる。   In the present invention, the pixel electrode may be made of a light-reflective conductive film, and the shield line may be made of a light-shielding conductive film. With this configuration, it is possible to prevent the light incident from the counter substrate side from reaching the field effect transistor through the gap region sandwiched between the pixel electrodes by the shield line. Therefore, it is possible to prevent the malfunction due to the photocurrent in the electric effect transistor.

本発明において、前記素子基板は、透光性基板からなり、前記画素電極は、透光性導電膜からなり、前記シールド線は、遮光性導電膜からなる構成を採用することができる。このように構成すると、シールド線がブラックマトリクスとして機能するため、対向基板側から入射した光が画素電極で挟まれた隙間領域から素子基板側に入射して電界効果型トランジスタに到達することがない。従って、電気効果型トランジスタにおいて、光電流に起因する誤動作の発生を防止することができる。   In the present invention, the element substrate may be made of a light transmissive substrate, the pixel electrode may be made of a light transmissive conductive film, and the shield line may be made of a light shielding conductive film. With this configuration, since the shield line functions as a black matrix, light incident from the counter substrate side does not enter the element substrate side from the gap region sandwiched between the pixel electrodes and reach the field effect transistor. . Therefore, in the electric effect transistor, it is possible to prevent a malfunction caused by the photocurrent.

本発明を適用した電気光学装置は種々の電子機器に用いることができ、例えば、本発明を適用した電気光学装置を投射型表示装置のライトバルブとして用いる場合、当該投射型表示装置は、前記電気光学装置に光を供給するための光源部と、前記電気光学装置によって光変調された光を被投射面に投射する投射光学系とを備えている。   The electro-optical device to which the present invention is applied can be used in various electronic devices. For example, when the electro-optical device to which the present invention is applied is used as a light valve of a projection display device, the projection display device is the electric device. A light source unit configured to supply light to the optical device; and a projection optical system configured to project light modulated by the electro-optical device onto a projection surface.

図面を参照して、本発明の実施の形態を説明する。本発明は反射型電気光学装置および透過型電気光学装置に適用できるから、実施の形態１〜４において本発明を反射型電気光学装置に適用した例を説明し、実施の形態５〜８において本発明を透過型電気光学装置に適用した例を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。なお、電界効果型トランジスタを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。   Embodiments of the present invention will be described with reference to the drawings. Since the present invention can be applied to a reflection type electro-optical device and a transmission type electro-optical device, an example in which the present invention is applied to a reflection type electro-optical device will be described in the first to fourth embodiments. An example in which the invention is applied to a transmissive electro-optical device will be described. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. Note that when the direction of the current flowing through the field-effect transistor is reversed, the source and the drain are interchanged. However, in the following description, for convenience, the side to which the pixel electrode is connected is used as the drain and the data line is connected. The side is described as a source.

［実施の形態１］
（全体構成）
図１は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図１に示すように、電気光学装置１００は、液晶パネル１００ｐを有しており、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された画素領域１０ｂを備えている。かかる液晶パネル１００ｐにおいて、後述する素子基板１０には、画素領域１０ｂの内側で複数本の走査線３ａがＸ方向に延在しているとともに、複数本のデータ線６ａがＹ方向に延在しており、走査線３ａとデータ線６ａとの交差に対応する位置に画素１００ａが構成されている。 [Embodiment 1]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of an electro-optical device to which the present invention is applied. As shown in FIG. 1, the electro-optical device 100 includes a liquid crystal panel 100p, and the liquid crystal panel 100p includes a pixel region 10b in which a plurality of pixels 100a are arranged in a matrix in the central region. In the liquid crystal panel 100p, on the element substrate 10 described later, a plurality of scanning lines 3a extend in the X direction and a plurality of data lines 6a extend in the Y direction inside the pixel region 10b. The pixel 100a is formed at a position corresponding to the intersection of the scanning line 3a and the data line 6a.

複数の画素１００ａの各々には、画素スイッチング素子としての電界効果型トランジスタ３０、および後述する画素電極９ａが形成されている。電界効果型トランジスタ３０のソースにはデータ線６ａが電気的に接続され、電界効果型トランジスタ３０のゲートには走査線３ａが電気的に接続され、電界効果型トランジスタ３０のドレインには、画素電極９ａが電気的に接続されている。このようにして、電界効果型トランジスタ３０は、データ線６ａおよび走査線３ａに電気的に接続され、画素電極９ａは、電界効果型トランジスタ３０を介してデータ線６ａに電気的に接続されている。   In each of the plurality of pixels 100a, a field effect transistor 30 as a pixel switching element and a pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the field effect transistor 30, the scanning line 3 a is electrically connected to the gate of the field effect transistor 30, and the pixel electrode is connected to the drain of the field effect transistor 30. 9a is electrically connected. In this way, the field effect transistor 30 is electrically connected to the data line 6a and the scanning line 3a, and the pixel electrode 9a is electrically connected to the data line 6a via the field effect transistor 30. .

素子基板１０において、画素領域１０ｂの外側領域には走査線駆動回路１０４およびデータ線駆動回路１０１が構成されている。走査線駆動回路１０４は、各走査線３ａに電気的に接続しており、走査信号を各走査線３ａに順次供給する。データ線駆動回路１０１は各データ線６ａの一端に電気的に接続しており、画像処理回路から供給される画像信号を各データ線６ａに順次供給する。図示を省略するが、データ線駆動回路１０１において、データ線６ａは、サンプルホールド回路を介して画像信号線に電気的接続しており、画像信号は、データ線６ａおよび電界効果型トランジスタ３０を介して各画素１００ａに書き込まれる。そして、画素電極９ａの電位が一定期間保持されることによって、後述する液晶層に電界を印加し、光変調を行なって画像を表示する。   In the element substrate 10, a scanning line driving circuit 104 and a data line driving circuit 101 are configured outside the pixel region 10 b. The scanning line driving circuit 104 is electrically connected to each scanning line 3a, and sequentially supplies a scanning signal to each scanning line 3a. The data line driving circuit 101 is electrically connected to one end of each data line 6a, and sequentially supplies the image signal supplied from the image processing circuit to each data line 6a. Although not shown, in the data line driving circuit 101, the data line 6a is electrically connected to the image signal line via the sample hold circuit, and the image signal is transmitted via the data line 6a and the field effect transistor 30. Is written in each pixel 100a. Then, by holding the potential of the pixel electrode 9a for a certain period, an electric field is applied to a liquid crystal layer, which will be described later, and light modulation is performed to display an image.

各画素１００ａにおいて、画素電極９ａは、後述する対向基板に形成された対向電極と液晶を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に保持容量６０が付加されている。本形態では、保持容量６０を構成するために、複数の画素１００ａに跨って走査線３ａと並行してＸ方向に延在する容量線３ｂが形成されている。本形態において、容量線３ｂには、後述する対向電極と同様、共通電位ＣＯＭが印加されている。   In each pixel 100a, the pixel electrode 9a is opposed to a counter electrode formed on a counter substrate, which will be described later, via a liquid crystal, and constitutes a liquid crystal capacitor 50a. In addition, a holding capacitor 60 is added to each pixel 100a in parallel with the liquid crystal capacitor 50a in order to prevent fluctuation of an image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to configure the storage capacitor 60, the capacitor line 3b extending in the X direction in parallel with the scanning line 3a is formed across the plurality of pixels 100a. In the present embodiment, a common potential COM is applied to the capacitor line 3b as in the counter electrode described later.

また、本形態では、後述するように、Ｘ方向およびＹ方向で隣接する画素１００ａの境界領域に沿ってシールド線７ａが形成されており、本形態において、シールド線７ａには、容量線３ｂと同様、共通電位ＣＯＭが印加されている。   In this embodiment, as will be described later, the shield line 7a is formed along the boundary region between the pixels 100a adjacent in the X direction and the Y direction. In this embodiment, the shield line 7a includes the capacitor line 3b and the shield line 7a. Similarly, a common potential COM is applied.

（液晶パネルおよび素子基板の構成）
図２（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００の液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図２（ａ）、（ｂ）に示すように、電気光学装置１００の液晶パネル１００ｐでは、素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の縁に沿うように配置されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、素子基板１０の基材を構成する基板１０ｄは、石英ガラスや無アルカリガラスなどといった透光性基板であり、対向基板２０の基材を構成する基板２０ａも、同様な透光性基板である。 (Configuration of liquid crystal panel and element substrate)
FIGS. 2A and 2B are a plan view of the liquid crystal panel 100p of the electro-optical device 100 to which the present invention is applied as viewed from the side of the counter substrate together with each component, and a cross-sectional view thereof taken along line HH ′. . As shown in FIGS. 2A and 2B, in the liquid crystal panel 100p of the electro-optical device 100, the element substrate 10 and the counter substrate 20 are bonded to each other with a sealant 107 through a predetermined gap. 107 is arranged along the edge of the counter substrate 20. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value. In this embodiment, the substrate 10d constituting the base material of the element substrate 10 is a light-transmitting substrate such as quartz glass or non-alkali glass, and the substrate 20a constituting the base material of the counter substrate 20 is also similar in light-transmitting property. It is a substrate.

素子基板１０において、シール材１０７の外側領域では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０９が形成されている。   In the element substrate 10, the data line driving circuit 101 and the plurality of terminals 102 are formed along one side of the element substrate 10 in the outer region of the sealing material 107, and the scanning line is formed along another side adjacent to the one side. A drive circuit 104 is formed. Further, at least one corner of the counter substrate 20 is formed with a vertical conductive material 109 for electrical conduction between the element substrate 10 and the counter substrate 20.

詳しくは後述するが、素子基板１０には、複数の画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁２３ｂが形成され、その内側が画像表示領域１０ａとされている。なお、額縁１０８は形成されない場合もある。対向基板２０には、ＩＴＯ（Indium Tin Oxide）膜からなる対向電極２１が形成されており、かかる対向電極２１には、素子基板１０の側から上下導通材１０９を介して供給された共通電位ＣＯＭが印加されている。なお、対向基板２０には、隣接する画素電極９ａに挟まれた隙間領域と対向する位置にブラックマトリクスあるいはブラックストライプと称せられる遮光膜２３ａが形成されることがあり、かかる遮光膜２３ａは、額縁２３ｂと同時形成される。また、画素領域１０ｂには、額縁２３ｂと重なる領域にダミーの画素が構成される場合があり、この場合、画素領域１０ｂのうち、ダミー画素を除いた領域が画像表示領域１０ａとして利用されることになる。   As will be described in detail later, a plurality of pixel electrodes 9 a are formed in a matrix on the element substrate 10. On the other hand, on the counter substrate 20, a frame 23b made of a light-shielding material is formed in the inner region of the sealing material 107, and the inner side is an image display region 10a. Note that the frame 108 may not be formed. A counter electrode 21 made of an ITO (Indium Tin Oxide) film is formed on the counter substrate 20, and a common potential COM supplied to the counter electrode 21 from the element substrate 10 side through the vertical conduction member 109. Is applied. Note that a light shielding film 23a called a black matrix or a black stripe may be formed on the counter substrate 20 at a position facing a gap region sandwiched between adjacent pixel electrodes 9a. 23b is formed at the same time. In addition, in the pixel area 10b, a dummy pixel may be configured in an area overlapping the frame 23b. In this case, an area excluding the dummy pixel in the pixel area 10b is used as the image display area 10a. become.

このように形成した電気光学装置１００は、後述するように反射型液晶装置あるいは後述する透過型液晶装置として構成される。電気光学装置１００が反射型液晶装置として構成された場合、対向基板２０の側から入射した光が画素電極９ａで反射して再び、対向基板２０の側から出射される間に液晶層５０によって画素毎に光変調される結果、画像が表示される。これに対して、電気光学装置１００が透過型液晶装置として構成された場合、対向基板２０の側から入射した光が画素電極９ａを透過して素子基板１０の側から出射される間に液晶層５０によって画素毎に光変調される結果、画像が表示される。なお、電気光学装置１００が透過型液晶装置として構成された場合、素子基板２０の側から入射した光が画素電極９ａを透過して対向基板２０の側から出射されることもある。ここで、電気光学装置１００は、モバイルコンピュータ、携帯電話機などといった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルタ（図示せず）や保護膜が形成される。また、電気光学装置１００において、素子基板１０の側または／および対向基板２０の側には、使用する液晶層５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。さらに、電気光学装置１００は、後述する投射型表示装置（液晶プロジェクタ）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルタは形成されない。   The electro-optical device 100 formed in this way is configured as a reflective liquid crystal device or a transmissive liquid crystal device described later, as will be described later. When the electro-optical device 100 is configured as a reflective liquid crystal device, light incident from the counter substrate 20 side is reflected by the pixel electrode 9 a and is again emitted from the counter substrate 20 side by the liquid crystal layer 50. As a result of the light modulation performed every time, an image is displayed. On the other hand, when the electro-optical device 100 is configured as a transmissive liquid crystal device, the liquid crystal layer is formed while light incident from the counter substrate 20 is transmitted through the pixel electrode 9a and emitted from the element substrate 10 side. As a result of light modulation for each pixel by 50, an image is displayed. When the electro-optical device 100 is configured as a transmissive liquid crystal device, light incident from the element substrate 20 side may pass through the pixel electrode 9a and be emitted from the counter substrate 20 side. Here, the electro-optical device 100 can be used as a color display device of an electronic apparatus such as a mobile computer or a mobile phone. In this case, a color filter (not shown) or a protective film is formed on the counter substrate 20. The Further, in the electro-optical device 100, on the element substrate 10 side and / or the counter substrate 20 side, the type of liquid crystal layer 50 to be used, that is, operations such as TN (twisted nematic) mode, STN (super TN) mode, and the like. Depending on the mode and the normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction. Furthermore, the electro-optical device 100 can be used as an RGB light valve in a projection display device (liquid crystal projector) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, and thus no color filter is formed. .

（各画素の構成）
図３（ａ）、（ｂ）は、本発明の実施の形態１に係る電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、および図３（ａ）のＡ１−Ａ１′線に相当する位置で電気光学装置１００を切断したときの断面図である。なお、図３（ａ）において、画素電極９ａについては長い点線で示し、データ線６ａについては一点鎖線で示し、走査線３ａおよび容量線３ｂは実線で示し、半導体層１ａは短い点線で示してある。また、シールド線７ａについては二点鎖線で示してある。 (Configuration of each pixel)
3A and 3B are plan views of adjacent pixels in the element substrate 10 used in the electro-optical device 100 according to the first embodiment of the present invention, and A1-A1 ′ in FIG. FIG. 6 is a cross-sectional view when the electro-optical device 100 is cut at a position corresponding to a line. In FIG. 3A, the pixel electrode 9a is indicated by a long dotted line, the data line 6a is indicated by a one-dot chain line, the scanning line 3a and the capacitor line 3b are indicated by solid lines, and the semiconductor layer 1a is indicated by a short dotted line. is there. The shield wire 7a is indicated by a two-dot chain line.

図３（ａ）、（ｂ）に示すように、素子基板１０には、石英基板やガラス基板などからなる基板１０ｄの第１面１０ｘおよび第２面１０ｙのうち、対向基板２０側に位置する第１面１０ｘにシリコン酸化膜などからなる透光性の下地絶縁層１５が形成されているとともに、その上層側において、画素電極９ａと重なる位置にＮチャネル型の電界効果型トランジスタ３０が形成されている。電界効果型トランジスタ３０は、島状のポリシリコン膜、あるいは島状の単結晶半導体層からなる半導体層１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ構造を備えている。   As shown in FIGS. 3A and 3B, the element substrate 10 is located on the counter substrate 20 side of the first surface 10x and the second surface 10y of the substrate 10d made of a quartz substrate, a glass substrate, or the like. A transparent base insulating layer 15 made of a silicon oxide film or the like is formed on the first surface 10x, and an N-channel field effect transistor 30 is formed on the upper layer side at a position overlapping the pixel electrode 9a. ing. The field effect transistor 30 includes a channel region 1g, a low-concentration source region 1b, a high-concentration source region 1d, a low-concentration drain with respect to an island-shaped polysilicon film or a semiconductor layer 1a made of an island-shaped single crystal semiconductor layer. It has an LDD structure in which a region 1c and a high concentration drain region 1e are formed.

半導体層１ａの表面側には、シリコン酸化膜からなる透光性のゲート絶縁膜２が形成されており、ゲート絶縁膜２の表面に、ゲート電極（走査線３ａ）が形成されている。かかるゲート電極および走査線３ａは、高融点金属を含む金属シリサイド膜、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｒ（クロム）などの単体膜あるいは積層膜からなる金属膜、ドープトシリコン膜などを用いることができ、本形態では、ドープトシリコン膜が用いられている。   A light-transmitting gate insulating film 2 made of a silicon oxide film is formed on the surface side of the semiconductor layer 1a, and a gate electrode (scanning line 3a) is formed on the surface of the gate insulating film 2. The gate electrode and the scanning line 3a are made of a metal silicide film containing a refractory metal, Al (aluminum), Mo (molybdenum), W (tungsten), Ti (titanium), TiN (titanium nitride), Cr (chromium), or the like. A metal film made of a single film or a laminated film, a doped silicon film, or the like can be used. In this embodiment, a doped silicon film is used.

半導体層１ａにおける高濃度ドレイン領域１ｅからの延設部分には、ゲート絶縁膜２を介して容量線３ｂが対向し、保持容量６０が形成されている。なお、本形態において、電界効果型トランジスタ３０はＬＤＤ（Lightly Doped Drain）構造を備えていたが、高濃度ソース領域および高濃度ドレイン領域が走査線３ａに自己整合的に形成されている構造を採用してもよい。また、本形態では、ゲート絶縁膜２は、熱酸化により形成されたシリコン酸化膜からなるが、ＣＶＤ法などにより形成されたシリコン酸化膜やシリコン窒化膜を用いることもできる。   A capacity line 3b is opposed to a portion of the semiconductor layer 1a extending from the high-concentration drain region 1e with the gate insulating film 2 interposed therebetween, and a storage capacitor 60 is formed. In this embodiment, the field effect transistor 30 has an LDD (Lightly Doped Drain) structure, but a structure in which a high concentration source region and a high concentration drain region are formed in a self-aligned manner on the scanning line 3a is adopted. May be. In this embodiment, the gate insulating film 2 is made of a silicon oxide film formed by thermal oxidation, but a silicon oxide film or silicon nitride film formed by a CVD method or the like can also be used.

電界効果型トランジスタ３０の上層側には、シリコン酸化膜やシリコン窒化膜などといった透光性絶縁膜からなる層間絶縁膜７１、７３が形成されている。層間絶縁膜７３の表面には金属膜やドープトシリコン膜からなるデータ線６ａおよびドレイン電極６ｂが形成されている。データ線６ａは、層間絶縁膜７１に形成されたコンタクトホール７１ａを介して高濃度ソース領域１ｄに電気的に接続し、ドレイン電極６ｂは、層間絶縁膜７１に形成されたコンタクトホール７１ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。かかるデータ線６ａおよびドレイン電極６ｂは、高融点金属を含む金属シリサイド膜、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｒ（クロム）などの単体膜あるいは積層膜からなる金属膜、ドープトシリコン膜などを用いることができ、本形態では、アルミニウム膜が用いられている。   On the upper layer side of the field effect transistor 30, interlayer insulating films 71 and 73 made of a translucent insulating film such as a silicon oxide film or a silicon nitride film are formed. On the surface of the interlayer insulating film 73, a data line 6a and a drain electrode 6b made of a metal film or a doped silicon film are formed. The data line 6a is electrically connected to the high concentration source region 1d through a contact hole 71a formed in the interlayer insulating film 71, and the drain electrode 6b is connected through a contact hole 71b formed in the interlayer insulating film 71. It is electrically connected to the high concentration drain region 1e. The data line 6a and the drain electrode 6b include a metal silicide film containing a refractory metal, Al (aluminum), Mo (molybdenum), W (tungsten), Ti (titanium), TiN (titanium nitride), Cr (chromium), and the like. A metal film made of a single film or a laminated film, a doped silicon film, or the like can be used. In this embodiment, an aluminum film is used.

層間絶縁膜７３の表面には画素電極９ａが形成され、その上層には配向膜１６が形成されている。画素電極９ａは、層間絶縁膜７１、７３に形成されたコンタクトホール７３ａを介してドレイン電極６ｂに電気的に接続している。   A pixel electrode 9a is formed on the surface of the interlayer insulating film 73, and an alignment film 16 is formed thereon. The pixel electrode 9 a is electrically connected to the drain electrode 6 b through a contact hole 73 a formed in the interlayer insulating films 71 and 73.

このように構成した素子基板１０は、画素電極９ａと対向電極２１とが対面するように対向基板２０に対向配置され、かつ、これらの基板間には、シール材１０７により囲まれた空間内に電気光学物質としての液晶層５０が封入されている。液晶層５０は、画素電極９ａからの電界が印加されていない状態で、素子基板１０および対向基板２０に形成された配向膜１６、２６により所定の配向状態をとる。液晶層５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。   The element substrate 10 configured as described above is disposed so as to face the counter substrate 20 so that the pixel electrode 9a and the counter electrode 21 face each other, and between these substrates is in a space surrounded by the sealing material 107. A liquid crystal layer 50 as an electro-optical material is enclosed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 26 formed on the element substrate 10 and the counter substrate 20 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, one or a mixture of several types of nematic liquid crystals.

このように構成した電気光学装置１００を反射型液晶装置として構成する場合、画素電極９ａは、光反射性導電膜によって構成される。これに対して、電気光学装置１００を透過型液晶装置として構成する場合、画素電極９ａは、ＩＴＯ膜などといった透光性導電膜によって構成される。   When the electro-optical device 100 configured as described above is configured as a reflective liquid crystal device, the pixel electrode 9a is configured by a light reflective conductive film. On the other hand, when the electro-optical device 100 is configured as a transmissive liquid crystal device, the pixel electrode 9a is configured by a translucent conductive film such as an ITO film.

本形態においては、電気光学装置１００が反射型液晶装置として構成されていることから、画素電極９ａは、アルミニウム単体膜、アルミニウム合金膜、ＴｉＮ（窒化チタン）、銀単体膜、銀合金膜、あるいはそれらの積層膜などといった光反射性導電膜によって構成されている。また、画素電極９ａ上に、保護膜として酸化珪素膜や窒化珪素膜、あるいはそれらの積層膜を形成する場合もある。なお、絶縁膜７３は、画素電極９ａの表面が平坦となるように、ＣＭＰなどの平坦化処理が施されている。   In the present embodiment, since the electro-optical device 100 is configured as a reflective liquid crystal device, the pixel electrode 9a includes a single aluminum film, an aluminum alloy film, TiN (titanium nitride), a single silver film, a silver alloy film, or It is constituted by a light reflective conductive film such as a laminated film thereof. In some cases, a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed as a protective film on the pixel electrode 9a. Note that the insulating film 73 is subjected to a planarization process such as CMP so that the surface of the pixel electrode 9a becomes flat.

（シールド対策）
図４は、本発明の実施の形態１に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図である。 (Shield measures)
FIG. 4 is an explanatory diagram schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 1 of the present invention.

図３（ａ）、（ｂ）および図４に示すように、本形態の電気光学装置１００において、素子基板１０では、層間絶縁膜７３上で複数の画素電極９ａがＸ方向およびＹ方向に配列されている。このような構成の場合、Ｘ方向およびＹ方向で隣接する画素電極９ａの間に大きな寄生容量が存在すると、寄生容量を介して、隣接する画素電極９ａ同士が干渉し、画素１００ａで保持される電位が変動してしまう。例えば、保持期間中の画素電極９ａに隣接する画素電極９ａに電位を書き込む際、画素電極９ａ間の寄生容量によって、保持状態の画素電極９ａの電位が、隣接する画素電極９ａの電位を変動させてしまう。   As shown in FIGS. 3A, 3B, and 4, in the electro-optical device 100 of this embodiment, in the element substrate 10, a plurality of pixel electrodes 9a are arranged on the interlayer insulating film 73 in the X direction and the Y direction. Has been. In such a configuration, when a large parasitic capacitance exists between the pixel electrodes 9a adjacent in the X direction and the Y direction, the adjacent pixel electrodes 9a interfere with each other through the parasitic capacitance and are held in the pixel 100a. The potential fluctuates. For example, when writing a potential to the pixel electrode 9a adjacent to the pixel electrode 9a during the holding period, the potential of the pixel electrode 9a in the holding state changes the potential of the adjacent pixel electrode 9a due to the parasitic capacitance between the pixel electrodes 9a. End up.

そこで、本形態では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿ってＸ方向およびＹ方向に延在している。ここで、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）、画素電極９ａに印加される画像信号の電位の振幅の中間電位、共通電位ＣＯＭと中間電位との中間の電位などが固定電位として印加される。本形態では、シールド線７ａに共通電位ＣＯＭが印加されている。本形態では、容量線３ｂにも共通電位ＣＯＭが印加されていることから、図１に示すように、シールド線７ａおよび容量線３ｂでは、共通の配線を介して共通電位ＣＯＭが印加されている。   Therefore, in the present embodiment, the shield line 7a is formed in a region overlapping the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction in plan view, and the shield line 7a is formed in the gap region 9s. Along the X and Y directions. Here, the shield line 7a has the same potential (common potential COM) as the counter electrode 21 formed on the counter substrate 20, the intermediate potential of the amplitude of the image signal applied to the pixel electrode 9a, the common potential COM and the intermediate potential. An intermediate potential is applied as a fixed potential. In this embodiment, a common potential COM is applied to the shield line 7a. In this embodiment, since the common potential COM is also applied to the capacitor line 3b, as shown in FIG. 1, the common potential COM is applied to the shield line 7a and the capacitor line 3b via the common wiring. .

本形態において、シールド線７ａは、画素電極９ａと同様、層間絶縁膜７３の上に形成されており、シールド線７ａは、隣接する画素電極９ａの間に挟まれた位置で延在している。このため、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより小さく、シールド線７ａの幅方向の両端部は、画素電極９ａと所定の隙間を隔てている。   In this embodiment, the shield line 7a is formed on the interlayer insulating film 73 like the pixel electrode 9a, and the shield line 7a extends at a position sandwiched between adjacent pixel electrodes 9a. . Therefore, the width dimension Wb of the shield line 7a is smaller than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a, and both end portions in the width direction of the shield line 7a have a predetermined gap from the pixel electrode 9a. It is separated.

ここで、画素電極７ａは光反射線導電膜により形成されているのに対して、シールド線７ａは、ＩＴＯ膜などといった透光性導電膜により形成されている。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図３（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。   Here, the pixel electrode 7a is formed of a light reflecting conductive film, whereas the shield line 7a is formed of a light transmitting conductive film such as an ITO film. It should be noted that, at the position facing the gap region 9s on the counter substrate 20, as shown in FIG. 2B, a configuration in which a light shielding film 23a (black matrix) is formed, and as shown in FIG. Any configuration in which the matrix is omitted may be adopted.

（本形態の主な効果）
以上説明したように、本形態において、基板１０ｄ上には、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた領域に、定電位が印加されたシールド線７ａが形成されているため、画素電極９ａとシールド線７ａとの間に寄生容量が発生するが、隣接する画素電極９ａの間に形成される電気力線をシールド線７ａで遮断することができるので、隣接する画素電極９ａ同士の間に寄生する容量は極めて小さい。このため、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、品位の高い画像を表示することができる。 (Main effects of this form)
As described above, in this embodiment, the shield line 7a to which a constant potential is applied is formed on the substrate 10d in a region sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. Although parasitic capacitance is generated between the pixel electrode 9a and the shield line 7a, the electric lines of force formed between the adjacent pixel electrodes 9a can be blocked by the shield line 7a. The parasitic capacitance between the two is extremely small. Therefore, the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, so that a high quality image can be displayed.

また、本形態では、画素電極９ａが光反射性導電膜からなり、電気光学装置１００が反射型液晶装置として構成されているが、基板１０ｄが透光性基板であり、シールド線７ａは透光性導電膜からなる。このため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓで漏れて素子基板１０側に入射した際、かかる光はシールド線７ａを透過した後、基板１０ｄを透過して抜けてしまう。このため、画素電極９ａで挟まれた隙間領域９ｓにシールド線７ａを設けた場合でも、シールド線７ａでの光の反射に起因する迷光の発生を防止することができ、かかる迷光が電界効果型トランジスタ３０に入射して誤動作を発させることを回避することができる。   In this embodiment, the pixel electrode 9a is made of a light-reflective conductive film, and the electro-optical device 100 is configured as a reflective liquid crystal device. However, the substrate 10d is a light-transmitting substrate, and the shield line 7a is light-transmitting. Made of a conductive film. Therefore, when light incident from the counter substrate 20 side leaks through the gap region 9s sandwiched between the pixel electrodes 9a and enters the element substrate 10 side, the light passes through the shield wire 7a and then passes through the substrate 10d. Will come off. For this reason, even when the shield line 7a is provided in the gap region 9s sandwiched between the pixel electrodes 9a, it is possible to prevent the generation of stray light due to the reflection of light on the shield line 7a, and the stray light is generated by the field effect type. It is possible to avoid a malfunction caused by entering the transistor 30.

また、本形態では、画素電極９ａとシールド線７ａは同一の層間絶縁膜７３上に形成されているため、シールド線７ａを追加する場合でも、層間絶縁膜の層数を増やす必要がない。それ故、製造工程数が大幅に増大することを回避することができる。   In this embodiment, since the pixel electrode 9a and the shield line 7a are formed on the same interlayer insulating film 73, it is not necessary to increase the number of interlayer insulating films even when the shield line 7a is added. Therefore, it is possible to avoid a significant increase in the number of manufacturing steps.

さらに、本形態では、シールド線７ａの電位を固定するにあたって、対向電極２１と同一の共通電位ＣＯＭを印加しているため、画素電極９ａとシールド線７ａとの間に発生する横電界によって液晶層５０の配向が乱されることを最小限に抑えることができる。   Further, in the present embodiment, since the same common potential COM as that of the counter electrode 21 is applied when fixing the potential of the shield line 7a, the liquid crystal layer is generated by a lateral electric field generated between the pixel electrode 9a and the shield line 7a. It is possible to minimize the disturbance of the 50 orientation.

［実施の形態２］
図５（ａ）、（ｂ）は、本発明の実施の形態２に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態２に係る電気光学装置１００を図３（ａ）に示すＡ１−Ａ１′線に相当する位置で切断したときの断面図である。なお、本形態は基本的な構成が、実施の形態１と同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 2]
5A and 5B are explanatory diagrams schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 2 of the present invention. FIG. 4 is a cross-sectional view of the electro-optical device 100 according to Embodiment 2 of the present invention cut at a position corresponding to the line A1-A1 ′ shown in FIG. Since the basic configuration of this embodiment is the same as that of Embodiment 1, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図５（ａ）、（ｂ）に示すように、本形態の電気光学装置１００においても、実施の形態１と同様、素子基板１０では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿って延在している。本形態でも、実施の形態１と同様、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）が印加されている。   As shown in FIGS. 5A and 5B, also in the electro-optical device 100 of the present embodiment, as in the first embodiment, the element substrate 10 is sandwiched between pixel electrodes 9a adjacent in the X direction and the Y direction. A shield wire 7a is formed in a region overlapping the gap region 9s in plan view, and the shield wire 7a extends along the gap region 9s. Also in this embodiment, as in the first embodiment, the same potential (common potential COM) as that of the counter electrode 21 formed on the counter substrate 20 is applied to the shield line 7a.

かかるシールド線７ａを構成するにあたって、本形態では、まず、隣接する画素電極９ａに挟まれた隙間領域９ｓはシリコン酸化膜やシリコン窒化膜などの絶縁膜７４で埋められており、かかる絶縁膜７４の上面にシールド線７ａが形成されている。従って、画素電極９ａは層間絶縁膜７３の上に形成されているが、シールド線７ａは層間絶縁膜７３より上層に位置する絶縁膜７４の上に形成されている。なお、絶縁膜７４の上面は、画素電極９ａの上面と一体の平坦な平面を構成しており、かかる構成は、画素電極９ａを形成した後、絶縁膜７４を形成し、次に、絶縁膜７４の上面をＣＭＰ処理などにより研磨して平坦化することにより実現することができる。   In configuring this shield line 7a, in this embodiment, first, a gap region 9s sandwiched between adjacent pixel electrodes 9a is filled with an insulating film 74 such as a silicon oxide film or a silicon nitride film. A shield wire 7a is formed on the upper surface of the substrate. Accordingly, the pixel electrode 9 a is formed on the interlayer insulating film 73, but the shield line 7 a is formed on the insulating film 74 positioned above the interlayer insulating film 73. Note that the upper surface of the insulating film 74 forms a flat plane that is integral with the upper surface of the pixel electrode 9a. In this configuration, after the pixel electrode 9a is formed, the insulating film 74 is formed, and then the insulating film is formed. It can be realized by polishing and flattening the upper surface of 74 by a CMP process or the like.

ここで、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより小さい。このため、シールド線７ａの幅方向の両端部は、画素電極９ａと所定の隙間を隔てている。また、画素電極９ａは光反射性導電膜からなり、電気光学装置１０は反射型液晶装置として構成されているが、基板１０ｄは透光性基板からなり、シールド線７ａは、ＩＴＯ膜などといった透光性導電膜からなる。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図５（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は、実施の形態１と同様であるため、説明を省略する。   Here, the width dimension Wb of the shield line 7a is smaller than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a. For this reason, both ends of the shield line 7a in the width direction are separated from the pixel electrode 9a by a predetermined gap. The pixel electrode 9a is made of a light-reflective conductive film, and the electro-optical device 10 is configured as a reflective liquid crystal device. However, the substrate 10d is made of a light-transmitting substrate, and the shield line 7a is a light-transmissive material such as an ITO film. It consists of a photoconductive film. It should be noted that, at the position facing the gap region 9s on the counter substrate 20, as shown in FIG. 2B, a configuration in which a light shielding film 23a (black matrix) is formed, and as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first embodiment, description thereof is omitted.

このように構成した場合も、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面的に重なる領域にシールド線７ａが形成されている。また、シールド線７ａは、絶縁膜７４の上に形成され、画素電極９ａよりも上層に位置する。このため、画素電極９の上面から、隣接する画素電極９ａに向かう電気力線を効果的に遮断することができるので、隣接する画素電極９ａ同士の間に寄生する容量が極めて小さい。従って、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、品位の高い画像を表示することができる。それ故、各画素１００ａに適正な電位を保持させることができるので、品位の高い画像を表示することができる。   Even in such a configuration, as in the first embodiment, the shield line 7a is formed in a region that planarly overlaps the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. The shield line 7a is formed on the insulating film 74, and is located in an upper layer than the pixel electrode 9a. For this reason, it is possible to effectively block the electric lines of force from the upper surface of the pixel electrode 9 toward the adjacent pixel electrode 9a, so that the parasitic capacitance between the adjacent pixel electrodes 9a is extremely small. Accordingly, since the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, a high-quality image can be displayed. Therefore, since each pixel 100a can hold an appropriate potential, a high-quality image can be displayed.

さらに、画素電極９ａが光反射性導電膜からなり、電気光学装置１００が反射型液晶装置として構成されているが、基板１０ｄが透光性基板であり、シールド線７ａは透光性導電膜からなる。このため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓで漏れて素子基板１０側に入射した際、かかる光はシールド線７ａを透過した後、基板１０ｄを透過して抜けてしまうため、シールド線７ａでの光の反射に起因する迷光の発生を防止することができる。   Further, the pixel electrode 9a is made of a light reflective conductive film, and the electro-optical device 100 is configured as a reflective liquid crystal device. However, the substrate 10d is a light transmissive substrate, and the shield line 7a is made of a light transmissive conductive film. Become. Therefore, when light incident from the counter substrate 20 side leaks through the gap region 9s sandwiched between the pixel electrodes 9a and enters the element substrate 10 side, the light passes through the shield wire 7a and then passes through the substrate 10d. Therefore, stray light caused by reflection of light at the shield wire 7a can be prevented.

さらに、シールド線７ａと対向電極２１との距離が近いので、隙間領域９ｓにおいて液晶にかかる縦電界が強くなり、画素電極９ａによる横電界の影響を受け難くなる。よって、隙間領域９ｓにおいて、液晶の乱れが少なくなり、品位の高い画像を表示することができる。   Further, since the distance between the shield line 7a and the counter electrode 21 is short, the vertical electric field applied to the liquid crystal becomes strong in the gap region 9s, and is hardly affected by the horizontal electric field by the pixel electrode 9a. Accordingly, the liquid crystal is less disturbed in the gap region 9s, and a high-quality image can be displayed.

［実施の形態３］
図６（ａ）、（ｂ）は、本発明の実施の形態３に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態３に係る電気光学装置１００を図３（ａ）に示すＡ１−Ａ１′線に相当する位置で切断したときの断面図である。なお、本形態は基本的な構成が、実施の形態１と同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 3]
6A and 6B are explanatory diagrams schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 3 of the present invention. FIG. 6 is a cross-sectional view of the electro-optical device 100 according to Embodiment 3 of the present invention cut at a position corresponding to the line A1-A1 ′ shown in FIG. Since the basic configuration of this embodiment is the same as that of Embodiment 1, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図６（ａ）、（ｂ）に示すように、本形態の電気光学装置１００においても、実施の形態１と同様、素子基板１０では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿って延在している。本形態でも、実施の形態１と同様、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）が印加されている。   As shown in FIGS. 6A and 6B, also in the electro-optical device 100 of the present embodiment, the element substrate 10 is sandwiched between pixel electrodes 9a adjacent in the X direction and the Y direction as in the first embodiment. A shield wire 7a is formed in a region overlapping the gap region 9s in plan view, and the shield wire 7a extends along the gap region 9s. Also in this embodiment, as in the first embodiment, the same potential (common potential COM) as that of the counter electrode 21 formed on the counter substrate 20 is applied to the shield line 7a.

かかるシールド線７ａを構成するにあたって、本形態では、実施の形態２と同等、隣接する画素電極９ａに挟まれた隙間領域９ｓはシリコン酸化膜やシリコン窒化膜などの絶縁膜７４で埋められ、かかる絶縁膜７４の上にシールド線７ａが形成されている。すなわち、画素電極９ａは層間絶縁膜７３の上に形成されているが、シールド線７ａは層間絶縁膜７３より上層に位置する絶縁膜７４の上に形成されている。   In configuring the shield line 7a, in this embodiment, as in the second embodiment, the gap region 9s sandwiched between adjacent pixel electrodes 9a is filled with an insulating film 74 such as a silicon oxide film or a silicon nitride film. A shield line 7 a is formed on the insulating film 74. That is, the pixel electrode 9 a is formed on the interlayer insulating film 73, but the shield line 7 a is formed on the insulating film 74 positioned above the interlayer insulating film 73.

本形態において、絶縁膜７４は、実施の形態２と違って、画素電極９ａの上面にも薄く形成されており、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより大きい。このため、シールド線７ａの幅方向の両端部は、絶縁膜７４の薄い部分を介しては画素電極９ａの端部に重なっている。かかる構成は、画素電極９ａを形成した後、絶縁膜７４を形成し、次に、絶縁膜７４の上面をＣＭＰ処理などにより研磨して平坦化した後、シールド線７ａを形成することにより実現することができる。   In the present embodiment, unlike the second embodiment, the insulating film 74 is also formed thinly on the upper surface of the pixel electrode 9a, and the width dimension Wb of the shield line 7a is a gap region sandwiched between adjacent pixel electrodes 9a. It is larger than the width dimension Wa of 9s. For this reason, both end portions in the width direction of the shield line 7a overlap the end portions of the pixel electrodes 9a through the thin portions of the insulating film 74. Such a configuration is realized by forming the pixel electrode 9a, forming the insulating film 74, and then polishing and planarizing the upper surface of the insulating film 74 by CMP or the like, and then forming the shield line 7a. be able to.

ここで、画素電極９ａは光反射性導電膜からなり、電気光学装置１０は反射型液晶装置として構成されているが、基板１０ｄは透光性基板からなり、シールド線７ａは、ＩＴＯ膜などといった透光性導電膜からなる。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図６（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は、実施の形態１と同様であるため、説明を省略する。   Here, the pixel electrode 9a is made of a light-reflective conductive film, and the electro-optical device 10 is configured as a reflective liquid crystal device, but the substrate 10d is made of a light-transmitting substrate, and the shield line 7a is made of an ITO film or the like. It consists of a translucent conductive film. It should be noted that, at the position facing the gap region 9s on the counter substrate 20, as shown in FIG. 2B, a configuration in which a light shielding film 23a (black matrix) is formed, and as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first embodiment, description thereof is omitted.

このように構成した場合も、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面的に重なる領域にシールド線７ａが形成されている。また、シールド線７ａは、絶縁膜７４の上に形成され、画素電極９ａよりも上層に位置する。しかも、シールド線７ａの幅方向の両端部は、絶縁膜７４の薄い部分を介しては画素電極９ａの端部に重なっている。このため、画素電極９の上面から、隣接する画素電極９ａに向かう電気力線を効果的に遮断することができるので、画素電極９ａ同士の間に寄生する容量が極めて小さい。従って、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、各画素１００ａに適正な電位を保持させることができる。   Even in such a configuration, as in the first embodiment, the shield line 7a is formed in a region that planarly overlaps the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. The shield line 7a is formed on the insulating film 74, and is located in an upper layer than the pixel electrode 9a. In addition, both end portions of the shield line 7a in the width direction overlap the end portions of the pixel electrodes 9a through the thin portions of the insulating film 74. For this reason, the electric lines of force from the upper surface of the pixel electrode 9 toward the adjacent pixel electrode 9a can be effectively cut off, so that the parasitic capacitance between the pixel electrodes 9a is extremely small. Therefore, since the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, each pixel 100a can be held at an appropriate potential.

さらに、画素電極９ａが光反射性導電膜からなり、電気光学装置１００が反射型液晶装置として構成されているが、基板１０ｄが透光性基板であり、シールド線７ａは透光性導電膜からなる。このため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓで漏れて素子基板１０側に入射した際、かかる光はシールド線７ａを透過した後、基板１０ｄを透過して抜けてしまうため、シールド線７ａでの光の反射に起因する迷光の発生を防止することができる。   Further, the pixel electrode 9a is made of a light reflective conductive film, and the electro-optical device 100 is configured as a reflective liquid crystal device. However, the substrate 10d is a light transmissive substrate, and the shield line 7a is made of a light transmissive conductive film. Become. Therefore, when light incident from the counter substrate 20 side leaks through the gap region 9s sandwiched between the pixel electrodes 9a and enters the element substrate 10 side, the light passes through the shield wire 7a and then passes through the substrate 10d. Therefore, stray light caused by reflection of light at the shield wire 7a can be prevented.

さらに、シールド線７ａと対向電極２１との距離が近いので、隙間領域９ｓにおいて液晶にかかる縦電界が強くなり、画素電極９ａによる横電界の影響を受け難くなる。よって、隙間領域９ｓにおいて、液晶の乱れが少なくなり、品位の高い画像を表示することができる。   Further, since the distance between the shield line 7a and the counter electrode 21 is short, the vertical electric field applied to the liquid crystal becomes strong in the gap region 9s, and is hardly affected by the horizontal electric field by the pixel electrode 9a. Accordingly, the liquid crystal is less disturbed in the gap region 9s, and a high-quality image can be displayed.

［実施の形態４］
図７（ａ）、（ｂ）は、本発明の実施の形態４に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態４に係る電気光学装置１００を図３（ａ）に示すＡ１−Ａ１′線に相当する位置で切断したときの断面図である。なお、本形態は基本的な構成が、実施の形態１と同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 4]
7A and 7B are explanatory diagrams schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 4 of the present invention. And FIG. 6 is a cross-sectional view of the electro-optical device 100 according to Embodiment 4 of the present invention cut at a position corresponding to the line A1-A1 ′ shown in FIG. Since the basic configuration of this embodiment is the same as that of Embodiment 1, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図７（ａ）、（ｂ）に示すように、本形態の電気光学装置１００においても、実施の形態１と同様、素子基板１０では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿って延在している。本形態でも、実施の形態１と同様、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）が印加されている。   As shown in FIGS. 7A and 7B, in the electro-optical device 100 of the present embodiment as well, in the element substrate 10, the element substrate 10 is sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. A shield wire 7a is formed in a region overlapping the gap region 9s in plan view, and the shield wire 7a extends along the gap region 9s. Also in this embodiment, as in the first embodiment, the same potential (common potential COM) as that of the counter electrode 21 formed on the counter substrate 20 is applied to the shield line 7a.

かかるシールド線７ａを構成するにあたって、本形態では、まず、層間絶縁膜７３の上に層間絶縁膜７５が積層され、画素電極９ａは層間絶縁膜７５の上層に形成されている。このため、画素電極９ａとドレイン電極６ｂとを電気的接続するためのコンタクトホール７３ｂは、層間絶縁膜７３、７５およびゲート絶縁膜２を貫通するように形成されている。   In configuring the shield line 7 a, in this embodiment, first, the interlayer insulating film 75 is laminated on the interlayer insulating film 73, and the pixel electrode 9 a is formed in the upper layer of the interlayer insulating film 75. Therefore, a contact hole 73b for electrically connecting the pixel electrode 9a and the drain electrode 6b is formed so as to penetrate the interlayer insulating films 73 and 75 and the gate insulating film 2.

また、層間絶縁膜７５の下層に位置する層間絶縁膜７３の上にはシールド線７ａが形成され、かかるシールド線７ａは、層間絶縁膜７５で覆われている。シールド線７ａの幅寸法Ｗｂについては、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより大きい構成、および小さい構成のいずれを採用してもよいが、本形態では、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより大きい構成を採用しているため、平面視において、シールド線７ａの幅方向の両端部は、層間絶縁膜７５を介して画素電極９ａの端部に重なっている。   A shield line 7 a is formed on the interlayer insulating film 73 located below the interlayer insulating film 75, and the shield line 7 a is covered with the interlayer insulating film 75. As for the width dimension Wb of the shield line 7a, either a configuration larger or smaller than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a may be adopted. In this embodiment, the shield line 7a The width dimension Wb is larger than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a. Therefore, both ends of the shield line 7a in the width direction in the plan view are interlayer insulating films. 75 overlaps the end of the pixel electrode 9a.

ここで、画素電極９ａは光反射性導電膜からなり、電気光学装置１０は反射型液晶装置として構成されているが、基板１０ｄは透光性基板からなり、シールド線７ａは、ＩＴＯ膜などといった透光性導電膜からなる。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図７（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は、実施の形態１と同様であるため、説明を省略する。   Here, the pixel electrode 9a is made of a light-reflective conductive film, and the electro-optical device 10 is configured as a reflective liquid crystal device, but the substrate 10d is made of a light-transmitting substrate, and the shield line 7a is made of an ITO film or the like. It consists of a translucent conductive film. It should be noted that a configuration in which a light shielding film 23a (black matrix) is formed as shown in FIG. 2B and a black color as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first embodiment, description thereof is omitted.

このように構成した場合も、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面的に重なる領域にシールド線７ａが形成されている。また、シールド線７ａは、絶縁膜７３の上に形成され、画素電極９ａよりも下層に位置する。しかも、シールド線７ａの幅方向の両端部は、層間絶縁膜７５を介しては画素電極９ａの端部に重なっている。このため、画素電極９の下面から、隣接する画素電極９ａに向かう電気力線を効果的に遮断することができるので、隣接する画素電極９ａ同士の間に寄生する容量が極めて小さい。従って、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、各画素１００ａに適正な電位を保持させることができる。   Even in such a configuration, as in the first embodiment, the shield line 7a is formed in a region that planarly overlaps the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. The shield line 7a is formed on the insulating film 73, and is positioned below the pixel electrode 9a. In addition, both end portions in the width direction of the shield line 7 a overlap with the end portion of the pixel electrode 9 a through the interlayer insulating film 75. For this reason, the electric lines of force from the lower surface of the pixel electrode 9 toward the adjacent pixel electrode 9a can be effectively cut off, so that the parasitic capacitance between the adjacent pixel electrodes 9a is extremely small. Therefore, since the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, each pixel 100a can be held at an appropriate potential.

さらに、画素電極９ａが光反射性導電膜からなり、電気光学装置１００が反射型液晶装置として構成されているが、基板１０ｄが透光性基板であり、シールド線７ａは透光性導電膜からなる。このため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓで漏れて素子基板１０側に入射した際、かかる光はシールド線７ａを透過した後、基板１０ｄを透過して抜けてしまうため、シールド線７ａでの光の反射に起因する迷光の発生を防止することができる。   Further, the pixel electrode 9a is made of a light reflective conductive film, and the electro-optical device 100 is configured as a reflective liquid crystal device. However, the substrate 10d is a light transmissive substrate, and the shield line 7a is made of a light transmissive conductive film. Become. Therefore, when light incident from the counter substrate 20 side leaks through the gap region 9s sandwiched between the pixel electrodes 9a and enters the element substrate 10 side, the light passes through the shield wire 7a and then passes through the substrate 10d. Therefore, stray light caused by reflection of light at the shield wire 7a can be prevented.

［実施の形態１〜４の変形例］
実施の形態１〜４では、反射型液晶装置からなる電気光学装置１００において、シールド線７ａとして透光性導電膜を用いたが、シールド線７ａについては、高融点金属を含む金属シリサイド膜、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｒ（クロム）などの単体膜あるいは積層膜からなる金属膜、ドープトシリコン膜などといった遮光性導電膜を用いてもよい。このように構成すると、シールド線７ａがブラックマトリクスとして機能するため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓを介して電界効果型トランジスタ３０に到達しようとするのをシールド線７ａによって防止することができる。それ故、対向基板２０の側において、隣接する画素電極９ａに挟まれた隙間領域９ｓと対向する位置にブラックマトリクスと称せられる遮光膜２３ａ（図２（ｂ）参照）を形成しなくても、電気効果型トランジスタ３０において、光電流に起因する誤動作の発生を防止することができる。 [Modification of Embodiments 1 to 4]
In the first to fourth embodiments, a light-transmitting conductive film is used as the shield wire 7a in the electro-optical device 100 including the reflective liquid crystal device. However, the shield wire 7a includes a metal silicide film containing a refractory metal, Al Light shielding conductivity such as a single film or a laminated film such as (aluminum), Mo (molybdenum), W (tungsten), Ti (titanium), TiN (titanium nitride), Cr (chromium), or a doped silicon film. A membrane may be used. With this configuration, since the shield line 7a functions as a black matrix, light incident from the counter substrate 20 side tries to reach the field effect transistor 30 through the gap region 9s sandwiched between the pixel electrodes 9a. Can be prevented by the shield wire 7a. Therefore, on the side of the counter substrate 20, even if the light shielding film 23a (refer to FIG. 2B) called a black matrix is not formed at a position facing the gap region 9s sandwiched between the adjacent pixel electrodes 9a, In the electric effect transistor 30, it is possible to prevent the malfunction caused by the photocurrent.

［実施の形態５］
以下、透過型液晶装置として構成した電気光学装置１００に本発明を適用した例を説明する。図８（ａ）、（ｂ）は各々、本発明の実施の形態５に係る電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、および図８（ａ）のＡ２−Ａ２′線に相当する位置で電気光学装置１００を切断したときの断面図である。なお、図８（ａ）においても、画素電極９ａについては長い点線で示し、データ線６ａについては一点鎖線で示し、走査線３ａおよび容量線３ｂは実線で示し、半導体層１ａは短い点線で示してある。また、シールド線７ａについては二点鎖線で示してある。 [Embodiment 5]
Hereinafter, an example in which the present invention is applied to the electro-optical device 100 configured as a transmissive liquid crystal device will be described. 8A and 8B are respectively a plan view of adjacent pixels in the element substrate 10 used in the electro-optical device 100 according to Embodiment 5 of the present invention, and A2-A2 in FIG. 8A. FIG. 6 is a cross-sectional view of the electro-optical device 100 cut at a position corresponding to the line '. 8A, the pixel electrode 9a is indicated by a long dotted line, the data line 6a is indicated by a one-dot chain line, the scanning line 3a and the capacitor line 3b are indicated by a solid line, and the semiconductor layer 1a is indicated by a short dotted line. It is. The shield wire 7a is indicated by a two-dot chain line.

また、本形態の電気光学装置１００において、素子基板１０上に形成した画素電極９ａおよびシールド線７ａの平面的な構成については図４と同様であるため、画素電極およびシールド線の平面的な構成の説明には図４を参照する。また、本形態のその他の構成も、実施の形態１と略同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。   Further, in the electro-optical device 100 of this embodiment, the planar configuration of the pixel electrode 9a and the shield line 7a formed on the element substrate 10 is the same as that in FIG. Reference is made to FIG. In addition, since the other configuration of the present embodiment is also substantially the same as that of the first embodiment, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図４および図８（ａ）、（ｂ）に示すように、本形態でも、実施の形態１と同様、素子基板１０では、透光性基板からなる基板１０ｄ上には、複数の画素１００ａの各々に、画素電極９ａおよびＮチャネル型の電界効果型トランジスタ３０が形成されており、電界効果型トランジスタ３０の半導体層１ａはデータ線６ａの下層側おいて平面視でデータ線６ａと重なる領域に形成されている。電界効果型トランジスタ３０の上層側には、シリコン酸化膜やシリコン窒化膜などといった透光性絶縁膜からなる層間絶縁膜７１、７３が形成されており、層間絶縁膜７３の表面には金属膜やドープトシリコン膜からなるデータ線６ａおよびドレイン電極６ｂが形成され、層間絶縁膜７３の表面には画素電極９ａが形成されている。本形態では、電気光学装置１００が透過型液晶装置として構成されていることから、画素電極９ａは、ＩＴＯ膜などといった透光性導電膜によって構成される。   As shown in FIG. 4 and FIGS. 8A and 8B, in this embodiment as well, in the element substrate 10, a plurality of pixels 100 a are formed on a substrate 10 d made of a light-transmitting substrate, as in the first embodiment. Each pixel electrode 9a and N-channel field effect transistor 30 are formed, and the semiconductor layer 1a of the field effect transistor 30 is in a region overlapping the data line 6a in plan view on the lower layer side of the data line 6a. Is formed. Interlayer insulating films 71 and 73 made of a light-transmitting insulating film such as a silicon oxide film or a silicon nitride film are formed on the upper layer side of the field effect transistor 30, and a metal film or an insulating film is formed on the surface of the interlayer insulating film 73. A data line 6 a and a drain electrode 6 b made of a doped silicon film are formed, and a pixel electrode 9 a is formed on the surface of the interlayer insulating film 73. In this embodiment, since the electro-optical device 100 is configured as a transmissive liquid crystal device, the pixel electrode 9a is configured by a translucent conductive film such as an ITO film.

このように構成した電気光学装置１００でも、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａの間に大きな寄生容量が存在すると、寄生容量を介して、隣接する画素電極９ａ同士が干渉し、画素１００ａで保持される電位が変動してしまう。そこで、本形態でも、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿ってＸ方向およびＹ方向に延在しており、共通電位ＣＯＭが印加されている。   Also in the electro-optical device 100 configured as described above, when a large parasitic capacitance exists between the pixel electrodes 9a adjacent in the X direction and the Y direction, as in the first embodiment, the adjacent pixel electrode 9a is interposed via the parasitic capacitance. They interfere with each other, and the potential held in the pixel 100a changes. Therefore, also in the present embodiment, similarly to the first embodiment, the shield line 7a is formed in a region overlapping in a plan view with the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. 7a extends in the X direction and the Y direction along the gap region 9s, and is applied with a common potential COM.

本形態において、シールド線７ａは、画素電極９ａと同様、層間絶縁膜７３の上に形成されており、シールド線７ａは、隣接する画素電極９ａの間に挟まれた位置で延在している。このため、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより小さく、シールド線７ａの幅方向の両端部は、画素電極９ａと所定の隙間を隔てている。   In this embodiment, the shield line 7a is formed on the interlayer insulating film 73 like the pixel electrode 9a, and the shield line 7a extends at a position sandwiched between adjacent pixel electrodes 9a. . Therefore, the width dimension Wb of the shield line 7a is smaller than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a, and both end portions in the width direction of the shield line 7a have a predetermined gap from the pixel electrode 9a. It is separated.

ここで、画素電極７ａは透光性導電膜により形成されているのに対して、シールド線７ａは、高融点金属を含む金属シリサイド膜、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｒ（クロム）などの単体膜あるいは積層膜からなる金属膜、ドープトシリコン膜などといった遮光性導電膜により形成されている。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図８（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は実施の形態１と同様であるため、説明を省略する。   Here, the pixel electrode 7a is formed of a translucent conductive film, whereas the shield line 7a is formed of a metal silicide film containing a refractory metal, Al (aluminum), Mo (molybdenum), W (tungsten). , Ti (titanium), TiN (titanium nitride), Cr (chromium), etc., and a light-shielding conductive film such as a metal film made of a laminated film or a doped silicon film. It should be noted that, at the position facing the gap region 9s on the counter substrate 20, as shown in FIG. 2B, a structure in which a light shielding film 23a (black matrix) is formed, and as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first embodiment, description thereof is omitted.

このように本形態において、基板１０ｄ上には、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた領域に、定電位が印加されたシールド線７ａが形成されているため、画素電極９ａとシールド線７ａとの間に寄生容量が発生するが、隣接する画素電極９ａの間に形成される電気力線をシールド線７ａで遮断することができるので、隣接する画素電極９ａ同士の間に寄生する容量は極めて小さい。このため、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、品位の高い画像を表示することができる。   As described above, in this embodiment, the shield line 7a to which a constant potential is applied is formed on the substrate 10d in a region sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. Is generated between the adjacent pixel electrodes 9a, but the electric lines of force formed between the adjacent pixel electrodes 9a can be blocked by the shield lines 7a. The parasitic capacitance is extremely small. Therefore, the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, so that a high quality image can be displayed.

また、本形態では、シールド線７ａは遮光性導電膜からなるため、シールド線７ａはブラックマトリクスとして機能する。このため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓで漏れて素子基板１０側に入射しようとした際、かかる光の漏れがシールド線７ａで遮られるため、漏れた光が電界効果型トランジスタ３０に入射して誤動作を発させることを回避することができる。   In this embodiment, since the shield line 7a is made of a light-shielding conductive film, the shield line 7a functions as a black matrix. For this reason, when the light incident from the counter substrate 20 side leaks through the gap region 9s sandwiched between the pixel electrodes 9a and attempts to enter the element substrate 10 side, the light leakage is blocked by the shield wire 7a. It can be avoided that the incident light enters the field effect transistor 30 and causes a malfunction.

また、本形態では、画素電極９ａとシールド線７ａは同一の層間絶縁膜７３上に形成されているため、シールド線７ａを追加する場合でも、層間絶縁膜の層数を増やす必要がない。それ故、製造工程数が大幅に増大することを回避することができる。   In this embodiment, since the pixel electrode 9a and the shield line 7a are formed on the same interlayer insulating film 73, it is not necessary to increase the number of interlayer insulating films even when the shield line 7a is added. Therefore, it is possible to avoid a significant increase in the number of manufacturing steps.

さらに、本形態では、シールド線７ａの電位を固定するにあたって、対向電極２１と同一の共通電位ＣＯＭを印加しているため、画素電極９ａとシールド線７ａとの間に発生する横電界によって液晶層５０の配向が乱されることを最小限に抑えることができる。   Further, in the present embodiment, since the same common potential COM as that of the counter electrode 21 is applied when fixing the potential of the shield line 7a, the liquid crystal layer is generated by a lateral electric field generated between the pixel electrode 9a and the shield line 7a. It is possible to minimize the disturbance of the 50 orientation.

［実施の形態６］
図９（ａ）、（ｂ）は、本発明の実施の形態６に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態６に係る電気光学装置１００を図８（ａ）に示すＡ２−Ａ２′線に相当する位置で切断したときの断面図である。なお、本形態は基本的な構成が、実施の形態１と同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 6]
FIGS. 9A and 9B are explanatory views schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 6 of the present invention. And FIG. 9 is a cross-sectional view of the electro-optical device 100 according to Embodiment 6 of the present invention cut at a position corresponding to the line A2-A2 ′ shown in FIG. Since the basic configuration of this embodiment is the same as that of Embodiment 1, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図９（ａ）、（ｂ）に示すように、本形態の電気光学装置１００においても、実施の形態１、５と同様、素子基板１０では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿って延在している。本形態でも、実施の形態１と同様、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）が印加されている。   As shown in FIGS. 9A and 9B, also in the electro-optical device 100 according to the present embodiment, in the element substrate 10, the pixel electrodes 9 a adjacent in the X direction and the Y direction are formed in the element substrate 10 as in the first and fifth embodiments. A shield line 7a is formed in a region overlapping the sandwiched gap region 9s in plan view, and the shield line 7a extends along the gap region 9s. Also in this embodiment, as in the first embodiment, the same potential (common potential COM) as that of the counter electrode 21 formed on the counter substrate 20 is applied to the shield line 7a.

かかるシールド線７ａを構成するにあたって、本形態では、まず、隣接する画素電極９ａに挟まれた隙間領域９ｓはシリコン酸化膜やシリコン窒化膜などの絶縁膜７４で埋められ、絶縁膜７４の上面と画素電極９ａの上面とは一体の平面を構成している。また、絶縁膜７４の上にはシールド線７ａが形成されている。すなわち、画素電極９ａは層間絶縁膜７３の上に形成されているが、シールド線７ａは層間絶縁膜７３より上層に位置する絶縁膜７４の上に形成されている。ここで、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより小さい。このため、シールド線７ａの幅方向の両端部は、画素電極９ａと所定の隙間を隔てている。   In configuring this shield line 7a, in this embodiment, first, a gap region 9s sandwiched between adjacent pixel electrodes 9a is filled with an insulating film 74 such as a silicon oxide film or a silicon nitride film, and the upper surface of the insulating film 74 is The upper surface of the pixel electrode 9a forms an integral plane. On the insulating film 74, a shield line 7a is formed. That is, the pixel electrode 9 a is formed on the interlayer insulating film 73, but the shield line 7 a is formed on the insulating film 74 positioned above the interlayer insulating film 73. Here, the width dimension Wb of the shield line 7a is smaller than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a. For this reason, both ends of the shield line 7a in the width direction are separated from the pixel electrode 9a by a predetermined gap.

なお、基板１０ｄは透光性基板であり、画素電極９ａは透光性導電膜からなり、シールド線７ａは遮光性導電膜からなる。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図９（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は実施の形態１、５と同様であるため、説明を省略する。   The substrate 10d is a translucent substrate, the pixel electrode 9a is made of a translucent conductive film, and the shield line 7a is made of a light-shielding conductive film. It should be noted that, at the position facing the gap region 9s on the counter substrate 20, as shown in FIG. 2B, a configuration in which a light shielding film 23a (black matrix) is formed, and as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first and fifth embodiments, description thereof is omitted.

このよう構成した場合も、実施の形態１、５と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面的に重なる領域にシールド線７ａが形成されている。また、シールド線７ａは、絶縁膜７４の上に形成され、画素電極９ａよりも上層に位置する。このため、画素電極９ａの上面から、隣接する画素電極９ａに向かう電気力線を効果的に遮断することができるので、隣接する画素電極９ａ同士の間に寄生する容量が極めて小さい。従って、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、品位の高い画像を表示することができる。それ故、各画素１００ａに適正な電位を保持させることができるので、品位の高い画像を表示することができる。また、本形態では、シールド線７ａは遮光性導電膜からなるため、シールド線７ａはブラックマトリクスとして機能する。   Even in such a configuration, as in the first and fifth embodiments, the shield line 7a is formed in a region that planarly overlaps the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. The shield line 7a is formed on the insulating film 74, and is located in an upper layer than the pixel electrode 9a. For this reason, the electric lines of force from the upper surface of the pixel electrode 9a toward the adjacent pixel electrode 9a can be effectively cut off, so that the parasitic capacitance between the adjacent pixel electrodes 9a is extremely small. Accordingly, since the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, a high-quality image can be displayed. Therefore, since each pixel 100a can hold an appropriate potential, a high-quality image can be displayed. In this embodiment, since the shield line 7a is made of a light-shielding conductive film, the shield line 7a functions as a black matrix.

さらに、シールド線７ａと対向電極２１との距離が近いので、隙間領域９ｓにおいて液晶にかかる縦電界が強くなり、画素電極９ａによる横電界の影響を受け難くなる。よって、隙間領域９ｓにおいて、液晶の乱れが少なくなり、品位の高い画像を表示することができる。   Further, since the distance between the shield line 7a and the counter electrode 21 is short, the vertical electric field applied to the liquid crystal becomes strong in the gap region 9s, and is hardly affected by the horizontal electric field by the pixel electrode 9a. Accordingly, the liquid crystal is less disturbed in the gap region 9s, and a high-quality image can be displayed.

［実施の形態７］
図１０（ａ）、（ｂ）は、本発明の実施の形態７に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態７に係る電気光学装置１００を図８（ａ）に示すＡ２−Ａ２′線に相当する位置で切断したときの断面図である。なお、本形態は基本的な構成が、実施の形態１、５と同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 7]
10A and 10B are explanatory diagrams schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 7 of the present invention. And FIG. 9 is a cross-sectional view of the electro-optical device 100 according to Embodiment 7 of the present invention cut at a position corresponding to the line A2-A2 ′ shown in FIG. Since the basic configuration of this embodiment is the same as that of Embodiments 1 and 5, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図１０（ａ）、（ｂ）に示すように、本形態の電気光学装置１００においても、実施の形態１と同様、素子基板１０では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿って延在している。本形態でも、実施の形態１、５と同様、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）が印加されている。   As shown in FIGS. 10A and 10B, also in the electro-optical device 100 of this embodiment, the element substrate 10 is sandwiched between pixel electrodes 9a adjacent in the X direction and the Y direction, as in the first embodiment. A shield wire 7a is formed in a region overlapping the gap region 9s in plan view, and the shield wire 7a extends along the gap region 9s. Also in this embodiment, as in the first and fifth embodiments, the same potential (common potential COM) as that of the counter electrode 21 formed on the counter substrate 20 is applied to the shield line 7a.

かかるシールド線７ａを構成するにあたって、本形態では、実施の形態６と同等、隣接する画素電極９ａに挟まれた隙間領域９ｓはシリコン酸化膜やシリコン窒化膜などの絶縁膜７４で埋められ、かかる絶縁膜７４の上にシールド線７ａが形成されている。すなわち、画素電極９ａは層間絶縁膜７３の上に形成されているが、シールド線７ａは層間絶縁膜７３より上層に位置する絶縁膜７４の上に形成されている。   In configuring this shield line 7a, in this embodiment, the gap region 9s sandwiched between adjacent pixel electrodes 9a is filled with an insulating film 74 such as a silicon oxide film or a silicon nitride film, as in the sixth embodiment. A shield line 7 a is formed on the insulating film 74. That is, the pixel electrode 9 a is formed on the interlayer insulating film 73, but the shield line 7 a is formed on the insulating film 74 positioned above the interlayer insulating film 73.

また、絶縁膜７４は、実施の形態６と違って、画素電極９ａの上面にも薄く形成されており、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより大きい。このため、シールド線７ａの幅方向の両端部は、絶縁膜７４の薄い部分を介しては画素電極９ａの端部に重なっている。かかる構成は、画素電極９ａを形成した後、絶縁膜７４を形成し、次に、絶縁膜７４の上面をＣＭＰ処理などにより研磨して平坦化した後、シールド線７ａを形成することにより実現することができる。   Further, unlike the sixth embodiment, the insulating film 74 is also formed thinly on the upper surface of the pixel electrode 9a, and the width dimension Wb of the shield line 7a is equal to that of the gap region 9s sandwiched between the adjacent pixel electrodes 9a. It is larger than the width dimension Wa. For this reason, both end portions in the width direction of the shield line 7a overlap the end portions of the pixel electrodes 9a through the thin portions of the insulating film 74. Such a configuration is realized by forming the pixel electrode 9a, forming the insulating film 74, and then polishing and planarizing the upper surface of the insulating film 74 by CMP or the like, and then forming the shield line 7a. be able to.

なお、基板１０ｄは透光性基板であり、画素電極９ａは透光性導電膜からなり、シールド線７ａは遮光性導電膜からなる。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図１０（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は実施の形態１、５と同様であるため、説明を省略する。   The substrate 10d is a translucent substrate, the pixel electrode 9a is made of a translucent conductive film, and the shield line 7a is made of a light-shielding conductive film. It should be noted that the counter substrate 20 has a structure in which a light shielding film 23a (black matrix) is formed as shown in FIG. 2B and a black surface as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first and fifth embodiments, description thereof is omitted.

このように構成した場合も、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面的に重なる領域にシールド線７ａが形成されている。また、シールド線７ａは、絶縁膜７４の上に形成され、画素電極９ａよりも上層に位置する。しかも、シールド線７ａの幅方向の両端部は、絶縁膜７４の薄い部分を介しては画素電極９ａの端部に重なっている。このため、画素電極９の上面から、隣接する画素電極９ａに向かう電気力線を効果的に遮断することができるので、画素電極９ａ同士の間に寄生する容量が極めて小さい。従って、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、各画素１００ａに適正な電位を保持させることができる。また、本形態では、シールド線７ａは遮光性導電膜からなるため、シールド線７ａはブラックマトリクスとして機能する。   Even in such a configuration, as in the first embodiment, the shield line 7a is formed in a region that planarly overlaps the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. The shield line 7a is formed on the insulating film 74, and is located in an upper layer than the pixel electrode 9a. In addition, both end portions of the shield line 7a in the width direction overlap the end portions of the pixel electrodes 9a through the thin portions of the insulating film 74. For this reason, the electric lines of force from the upper surface of the pixel electrode 9 toward the adjacent pixel electrode 9a can be effectively cut off, so that the parasitic capacitance between the pixel electrodes 9a is extremely small. Therefore, since the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, each pixel 100a can be held at an appropriate potential. In this embodiment, since the shield line 7a is made of a light-shielding conductive film, the shield line 7a functions as a black matrix.

さらに、シールド線７ａと対向電極２１との距離が近いので、隙間領域９ｓにおいて液晶にかかる縦電界が強くなり、画素電極９ａによる横電界の影響を受け難くなる。よって、隙間領域９ｓにおいて、液晶の乱れが少なくなり、品位の高い画像を表示することができる。   Further, since the distance between the shield line 7a and the counter electrode 21 is short, the vertical electric field applied to the liquid crystal becomes strong in the gap region 9s, and is hardly affected by the horizontal electric field by the pixel electrode 9a. Accordingly, the liquid crystal is less disturbed in the gap region 9s, and a high-quality image can be displayed.

［実施の形態８］
図１１（ａ）、（ｂ）は、本発明の実施の形態８に係る電気光学装置１００において、素子基板１０上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態８に係る電気光学装置１００を図８（ａ）に示すＡ２−Ａ２′線に相当する位置で切断したときの断面図である。なお、本形態は基本的な構成が、実施の形態１、５と同一であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 8]
11A and 11B are explanatory diagrams schematically showing a planar configuration of pixel electrodes and shield lines formed on the element substrate 10 in the electro-optical device 100 according to Embodiment 8 of the present invention. And FIG. 9 is a cross-sectional view of the electro-optical device 100 according to Embodiment 8 of the present invention cut at a position corresponding to the line A2-A2 ′ shown in FIG. Since the basic configuration of this embodiment is the same as that of Embodiments 1 and 5, portions having common functions are denoted by the same reference numerals and description thereof is omitted.

図１１（ａ）、（ｂ）に示すように、本形態の電気光学装置１００においても、実施の形態１、５と同様、素子基板１０では、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面視で重なる領域にシールド線７ａが形成されており、かかるシールド線７ａは、隙間領域９ｓに沿って延在している。本形態でも、実施の形態１、５と同様、シールド線７ａは、対向基板２０に形成した対向電極２１と同一の電位（共通電位ＣＯＭ）が印加されている。   As shown in FIGS. 11A and 11B, also in the electro-optical device 100 according to the present embodiment, in the element substrate 10, the pixel electrodes 9 a adjacent in the X direction and the Y direction are arranged in the element substrate 10. A shield line 7a is formed in a region overlapping the sandwiched gap region 9s in plan view, and the shield line 7a extends along the gap region 9s. Also in this embodiment, as in the first and fifth embodiments, the same potential (common potential COM) as that of the counter electrode 21 formed on the counter substrate 20 is applied to the shield line 7a.

かかるシールド線７ａを構成するにあたって、本形態では、まず、層間絶縁膜７３の上に層間絶縁膜７５が積層され、画素電極９ａは層間絶縁膜７５の上層に形成されている。このため、画素電極９ａとドレイン電極６ｂとを電気的接続するためのコンタクトホール７３ｂは、層間絶縁膜７３、７５およびゲート絶縁膜２を貫通するように形成されている。   In configuring the shield line 7 a, in this embodiment, first, the interlayer insulating film 75 is laminated on the interlayer insulating film 73, and the pixel electrode 9 a is formed in the upper layer of the interlayer insulating film 75. Therefore, a contact hole 73b for electrically connecting the pixel electrode 9a and the drain electrode 6b is formed so as to penetrate the interlayer insulating films 73 and 75 and the gate insulating film 2.

また、層間絶縁膜７５の下層に位置する層間絶縁膜７３の上にはシールド線７ａが形成され、かかるシールド線７ａは、層間絶縁膜７５で覆われている。シールド線７ａの幅寸法Ｗｂについては、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより大きい構成、および小さい構成のいずれを採用してもよいが、本形態では、シールド線７ａの幅寸法Ｗｂは、隣接する画素電極９ａに挟まれた隙間領域９ｓの幅寸法Ｗａより大きい構成を採用しているため、平面視において、シールド線７ａの幅方向の両端部は、層間絶縁膜７５を介して画素電極９ａの端部に重なっている。   A shield line 7 a is formed on the interlayer insulating film 73 located below the interlayer insulating film 75, and the shield line 7 a is covered with the interlayer insulating film 75. As for the width dimension Wb of the shield line 7a, either a configuration larger or smaller than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a may be adopted. In this embodiment, the shield line 7a The width dimension Wb is larger than the width dimension Wa of the gap region 9s sandwiched between the adjacent pixel electrodes 9a. Therefore, both ends of the shield line 7a in the width direction in the plan view are interlayer insulating films. 75 overlaps the end of the pixel electrode 9a.

なお、基板１０ｄは透光性基板であり、画素電極９ａは透光性導電膜からなり、シールド線７ａは遮光性導電膜からなる。なお、対向基板２０において隙間領域９ｓと対向する位置には、図２（ｂ）に示すように、遮光膜２３ａ（ブラックマトリクス）を形成した構成、および図１１（ｂ）に示すように、ブラックマトリクスを省略した構成のいずれを採用してもよい。その他の構成は実施の形態１、５と同様であるため、説明を省略する。   The substrate 10d is a translucent substrate, the pixel electrode 9a is made of a translucent conductive film, and the shield line 7a is made of a light-shielding conductive film. It should be noted that, at the position facing the gap region 9s on the counter substrate 20, as shown in FIG. 2B, a configuration in which a light shielding film 23a (black matrix) is formed, and as shown in FIG. Any configuration in which the matrix is omitted may be adopted. Since other configurations are the same as those of the first and fifth embodiments, description thereof is omitted.

このように構成した場合も、実施の形態１と同様、Ｘ方向およびＹ方向で隣接する画素電極９ａに挟まれた隙間領域９ｓに平面的に重なる領域にシールド線７ａが形成されている。また、シールド線７ａは、絶縁膜７３の上に形成され、画素電極９ａよりも下層に位置する。しかも、シールド線７ａの幅方向の両端部は、層間絶縁膜７５を介しては画素電極９ａの端部に重なっている。このため、画素電極９の下面から、隣接する画素電極９ａに向かう電気力線を効果的に遮断することができるので、隣接する画素電極９ａ同士の間に寄生する容量が極めて小さい。従って、各画素１００ａに保持される電位は、Ｘ方向およびＹ方向で隣接する画素電極９ａの電位変化の影響を受けないので、各画素１００ａに適正な電位を保持させることができる。また、本形態では、シールド線７ａは遮光性導電膜からなるため、シールド線７ａはブラックマトリクスとして機能する。   Even in such a configuration, as in the first embodiment, the shield line 7a is formed in a region that planarly overlaps the gap region 9s sandwiched between the pixel electrodes 9a adjacent in the X direction and the Y direction. The shield line 7a is formed on the insulating film 73, and is positioned below the pixel electrode 9a. In addition, both end portions in the width direction of the shield line 7 a overlap with the end portion of the pixel electrode 9 a through the interlayer insulating film 75. For this reason, the electric lines of force from the lower surface of the pixel electrode 9 toward the adjacent pixel electrode 9a can be effectively cut off, so that the parasitic capacitance between the adjacent pixel electrodes 9a is extremely small. Therefore, since the potential held in each pixel 100a is not affected by the potential change of the pixel electrode 9a adjacent in the X direction and the Y direction, each pixel 100a can be held at an appropriate potential. In this embodiment, since the shield line 7a is made of a light-shielding conductive film, the shield line 7a functions as a black matrix.

［実施の形態５〜８の変形例］
実施の形態５〜８では、透過型液晶装置からなる電気光学装置１００において、シールド線７ａとして遮光性導電膜を用いたが、シールド線７ａについては透光性導電膜を用いてもよい。このように構成すると、実施の形態５では、シールド線７ａと画素電極９ａとを同時形成することができる。 [Modifications of Embodiments 5 to 8]
In the fifth to eighth embodiments, in the electro-optical device 100 including the transmissive liquid crystal device, a light-shielding conductive film is used as the shield line 7a. However, a light-transmitting conductive film may be used for the shield line 7a. With this configuration, in the fifth embodiment, the shield line 7a and the pixel electrode 9a can be formed simultaneously.

［電子機器への搭載例］
図１２は、本発明を適用した電気光学装置を用いた電子機器の説明図である。本発明に係る電気光学装置１００のうち、実施の形態１〜４で説明した反射型の電気光学装置は、図１２（ａ）に示す投射型表示装置のライトバルブとして用いることができ、実施の形態５〜８で説明した透過型の電気光学装置は、図１２（ｂ）に示す投射型表示装置のライトバルブとして用いることができる。また、本発明の実施の形態１〜８に係る電気光学装置１００は、図１２（ｃ）、（ｄ）に示す直視型表示装置として利用することもきる。 [Example of mounting on electronic equipment]
FIG. 12 is an explanatory diagram of an electronic apparatus using the electro-optical device to which the present invention is applied. Of the electro-optical device 100 according to the present invention, the reflective electro-optical device described in the first to fourth embodiments can be used as a light valve of the projection display device illustrated in FIG. The transmissive electro-optical device described in the fifth to eighth embodiments can be used as a light valve of the projection display device shown in FIG. In addition, the electro-optical device 100 according to the first to eighth embodiments of the present invention can be used as a direct-view display device illustrated in FIGS.

まず、図１２（ａ）に示す投射型表示装置１０００は、システム光軸Ｌに沿って配置した光源部８１０、インテグレータレンズ８２０および偏光変換素子８３０を備えた偏光照明装置８００と、この偏光照明装置８００から出射されたＳ偏光光束をＳ偏光光束反射面８４１により反射させる偏光ビームスプリッタ８４０と、偏光ビームスプリッタ８４０のＳ偏光光束反射面８４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー８４２と、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー８４３とを有している。また、投射型表示装置１０００は、各色光が入射する３枚の電気光学装置１００（反射型の電気光学装置１００Ｒ、１００Ｇ、１００Ｂ）を備えている。さらに、投射型表示装置１０００は、３つの電気光学装置１００Ｒ、１００Ｇ、１００Ｂにて変調された光をダイクロイックミラー８４２、８４３、および偏光ビームスプリッタ８４０にて合成した後、この合成光をスクリーン８６０に投写する。   First, a projection display apparatus 1000 shown in FIG. 12A includes a polarization illumination apparatus 800 including a light source unit 810, an integrator lens 820, and a polarization conversion element 830 arranged along the system optical axis L, and the polarization illumination apparatus. The polarization beam splitter 840 that reflects the S-polarized light beam emitted from 800 by the S-polarized light beam reflection surface 841, and the component of blue light (B) among the light reflected from the S-polarized light beam reflection surface 841 of the polarization beam splitter 840 And a dichroic mirror 843 that reflects and separates the red light (R) component of the luminous flux after the blue light is separated. The projection display device 1000 includes three electro-optical devices 100 (reflection electro-optical devices 100R, 100G, and 100B) on which each color light is incident. Further, the projection display apparatus 1000 combines the light modulated by the three electro-optical devices 100R, 100G, and 100B by the dichroic mirrors 842 and 843 and the polarization beam splitter 840, and then combines the combined light on the screen 860. Project.

図１２（ｂ）に示す投射型表示装置１１０も、観察者側に設けられたスクリーン１１１に光を照射し、このスクリーン１１１で反射した光を観察する、いわゆる投影型のプロジェクタである。そして、投射型表示装置１１０は、光源１１２、ダイクロイックミラー１１３、１１４、およびリレー系１２０などを備えた光源部１４０と、液晶ライトバルブ１１５〜１１７（透過型の電気光学装置１００）と、クロスダイクロイックプリズム１１９（合成光学系）と、投射光学系１１８とを備えている。   The projection type display device 110 shown in FIG. 12B is also a so-called projection type projector that irradiates light onto a screen 111 provided on the viewer side and observes the light reflected by the screen 111. The projection display device 110 includes a light source unit 140 including a light source 112, dichroic mirrors 113 and 114, a relay system 120, liquid crystal light valves 115 to 117 (transmission type electro-optical device 100), and a cross dichroic. A prism 119 (synthetic optical system) and a projection optical system 118 are provided.

光源１１２は、赤色光、緑色光および青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー１１３は、光源１１２からの赤色光を透過させると共に緑色光および青色光を反射する構成となっている。また、ダイクロイックミラー１１４は、ダイクロイックミラー１１３で反射された緑色光および青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー１１３、１１４は、光源１１２から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light, green light, and blue light. The dichroic mirror 113 is configured to transmit red light from the light source 112 and reflect green light and blue light. The dichroic mirror 114 is configured to transmit blue light and reflect green light among green light and blue light reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light, green light, and blue light.

ここで、ダイクロイックミラー１１３と光源１１２との間には、インテグレータ１２１および偏光変換素子１２２が光源１１２から順に配置されている。インテグレータ１２１は、光源１１２から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子１２２は、光源１１２からの光を例えばｓ偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are arranged in order from the light source 112. The integrator 121 is configured to make the illuminance distribution of the light emitted from the light source 112 uniform. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ１１５は、ダイクロイックミラー１１３を透過して反射ミラー１２３で反射した赤色光を画像信号に応じて変調する透過型の電気光学装置である。液晶ライトバルブ１１５は、λ／２位相差板１１５ａ、第１偏光板１１５ｂ、液晶パネル１１５ｃおよび第２偏光板１１５ｄを備えている。ここで、液晶ライトバルブ１１５に入射する赤色光は、ダイクロイックミラー１１３を透過しても光の偏光は変化しないことから、ｓ偏光のままである。   The liquid crystal light valve 115 is a transmissive electro-optical device that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflecting mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, a liquid crystal panel 115c, and a second polarizing plate 115d. Here, the red light incident on the liquid crystal light valve 115 remains s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ／２位相差板１１５ａは、液晶ライトバルブ１１５に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１５ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１５ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１５ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１５は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 115c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light in accordance with the image signal and to emit the modulated red light toward the cross dichroic prism 119.

なお、λ／２位相差板１１５ａおよび第１偏光板１１５ｂは、偏光を変換させない透光性のガラス板１１５ｅに接した状態で配置されており、λ／２位相差板１１５ａおよび第１偏光板１１５ｂが発熱によって歪むのを回避することができる。   The λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert polarized light, and the λ / 2 phase difference plate 115a and the first polarizing plate 115b. It is possible to avoid distortion of 115b due to heat generation.

液晶ライトバルブ１１６は、ダイクロイックミラー１１３で反射した後にダイクロイックミラー１１４で反射した緑色光を画像信号に応じて変調する透過型の電気光学装置である。そして、液晶ライトバルブ１１６は、液晶ライトバルブ１１５と同様に、第１偏光板１１６ｂ、液晶パネル１１６ｃおよび第２偏光板１１６ｄを備えている。液晶ライトバルブ１１６に入射する緑色光は、ダイクロイックミラー１１３、１１４で反射されて入射するｓ偏光である。第１偏光板１１６ｂは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。また、液晶パネル１１６ｃは、ｓ偏光を画像信号に応じた変調によってｐ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。そして、第２偏光板１１６ｄは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１６は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。   The liquid crystal light valve 116 is a transmissive electro-optical device that modulates green light reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similarly to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, a liquid crystal panel 116c, and a second polarizing plate 116d. Green light incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The liquid crystal panel 116c is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Therefore, the liquid crystal light valve 116 is configured to modulate green light in accordance with an image signal and to emit the modulated green light toward the cross dichroic prism 119.

液晶ライトバルブ１１７は、ダイクロイックミラー１１３で反射し、ダイクロイックミラー１１４を透過した後でリレー系１２０を経た青色光を画像信号に応じて変調する透過型の電気光学装置である。そして、液晶ライトバルブ１１７は、液晶ライトバルブ１１５、１１６と同様に、λ／２位相差板１１７ａ、第１偏光板１１７ｂ、液晶パネル１１７ｃおよび第２偏光板１１７ｄを備えている。ここで、液晶ライトバルブ１１７に入射する青色光は、ダイクロイックミラー１１３で反射してダイクロイックミラー１１４を透過した後にリレー系１２０の後述する２つの反射ミラー１２５ａ、１２５ｂで反射することから、ｓ偏光となっている。   The liquid crystal light valve 117 is a transmissive electro-optical device that modulates blue light reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114 and then through the relay system 120 in accordance with an image signal. Similarly to the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 phase difference plate 117a, a first polarizing plate 117b, a liquid crystal panel 117c, and a second polarizing plate 117d. Here, since the blue light incident on the liquid crystal light valve 117 is reflected by the two reflecting mirrors 125a and 125b described later of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114, the s-polarized light is reflected. It has become.

λ／２位相差板１１７ａは、液晶ライトバルブ１１７に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１７ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１７ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１７ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１７は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。なお、λ／２位相差板１１７ａおよび第１偏光板１１７ｂは、ガラス板１１７ｅに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 117c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Accordingly, the liquid crystal light valve 117 is configured to modulate blue light in accordance with an image signal and to emit the modulated blue light toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are arranged in contact with the glass plate 117e.

リレー系１２０は、リレーレンズ１２４ａ、１２４ｂと反射ミラー１２５ａ、１２５ｂとを備えている。リレーレンズ１２４ａ、１２４ｂは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ１２４ａは、ダイクロイックミラー１１４と反射ミラー１２５ａとの間に配置されている。また、リレーレンズ１２４ｂは、反射ミラー１２５ａ、１２５ｂの間に配置されている。反射ミラー１２５ａは、ダイクロイックミラー１１４を透過してリレーレンズ１２４ａから出射した青色光をリレーレンズ１２４ｂに向けて反射するように配置されている。また、反射ミラー１２５ｂは、リレーレンズ１２４ｂから出射した青色光を液晶ライトバルブ１１７に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to a long blue light path. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is arranged to reflect the blue light emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム１１９は、２つのダイクロイック膜１１９ａ、１１９ｂをＸ字型に直交配置した色合成光学系である。ダイクロイック膜１１９ａは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜１１９ｂは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム１１９は、液晶ライトバルブ１１５〜１１７のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系１１８に向けて射出するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light and transmits green light, and the dichroic film 119b is a film that reflects red light and transmits green light. Therefore, the cross dichroic prism 119 is configured to combine the red light, the green light, and the blue light modulated by the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118.

なお、液晶ライトバルブ１１５、１１７からクロスダイクロイックプリズム１１９に入射する光はｓ偏光であり、液晶ライトバルブ１１６からクロスダイクロイックプリズム１１９に入射する光はｐ偏光である。このようにクロスダイクロイックプリズム１１９に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム１１９において各液晶ライトバルブ１１５〜１１７から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜１１９ａ、１１９ｂはｓ偏光の反射特性に優れている。このため、ダイクロイック膜１１９ａ、１１９ｂで反射される赤色光および青色光をｓ偏光とし、ダイクロイック膜１１９ａ、１１９ｂを透過する緑色光をｐ偏光としている。投射光学系１１８は、投影レンズ（図示略）を有しており、クロスダイクロイックプリズム１１９で合成された光をスクリーン１１１に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be effectively combined. Here, in general, the dichroic films 119a and 119b are excellent in the reflection characteristics of s-polarized light. For this reason, red light and blue light reflected by the dichroic films 119a and 119b are s-polarized light, and green light transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

また、図１２（ｃ）に示す携帯電話機３０００は、複数の操作ボタン３００１、スクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１２（ｄ）に示す情報携帯端末（ＰＤＡ：Personal Digital Assistants）は、複数の操作ボタン４００１、電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備えており、電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。   A cellular phone 3000 shown in FIG. 12C includes a plurality of operation buttons 3001, scroll buttons 3002, and the electro-optical device 100 as a display unit. By operating the scroll button 3002, the screen displayed on the electro-optical device 100 is scrolled. A personal digital assistant (PDA) shown in FIG. 12D includes a plurality of operation buttons 4001, a power switch 4002, and the electro-optical device 100 as a display unit. When the power switch 4002 is operated, Various types of information such as an address book and a schedule book are displayed on the electro-optical device 100.

なお、対向基板２０などにカラーフィルタを形成すれば、カラー表示可能な電気光学装置１００を形成することができる。また、カラーフィルタを形成した電気光学装置１００を用いれば、単板式の投射型表示装置を構成することもできる。   If a color filter is formed on the counter substrate 20 or the like, the electro-optical device 100 capable of color display can be formed. Further, if the electro-optical device 100 in which a color filter is formed is used, a single-plate projection display device can be configured.

本発明を適用した電気光学装置の電気的構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of an electro-optical device to which the present invention is applied. （ａ）、（ｂ）は各々、本発明を適用した電気光学装置の液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。(A), (b) is the top view which looked at the liquid crystal panel of the electro-optical apparatus to which this invention was applied from the opposing board | substrate side with each component, and its HH 'sectional drawing. （ａ）、（ｂ）は、本発明の実施の形態１に係る電気光学装置に用いた素子基板において相隣接する画素の平面図、および図３（ａ）のＡ１−Ａ１′線に相当する位置で電気光学装置を切断したときの断面図である。(A), (b) is equivalent to the top view of the pixel which adjoins in the element substrate used for the electro-optical apparatus which concerns on Embodiment 1 of this invention, and the A1-A1 'line of Fig.3 (a). It is sectional drawing when an electro-optical apparatus is cut | disconnected by the position. 本発明の実施の形態１に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図である。In the electro-optical device according to Embodiment 1 of the present invention, it is an explanatory view schematically showing a planar configuration of a pixel electrode and a shield line formed on an element substrate. FIG. （ａ）、（ｂ）は、本発明の実施の形態２に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態２に係る電気光学装置を図３（ａ）に示すＡ１−Ａ１′線に相当する位置で切断したときの断面図である。(A), (b) is explanatory drawing which shows typically the planar structure of the pixel electrode and shield line which were formed on the element substrate in the electro-optical device which concerns on Embodiment 2 of this invention, and this invention FIG. 6 is a cross-sectional view of the electro-optical device according to the second embodiment when cut at a position corresponding to the line A1-A1 ′ shown in FIG. （ａ）、（ｂ）は、本発明の実施の形態３に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態３に係る電気光学装置を図３（ａ）に示すＡ１−Ａ１′線に相当する位置で切断したときの断面図である。(A), (b) is explanatory drawing which shows typically the planar structure of the pixel electrode and shield line which were formed on the element substrate in the electro-optical apparatus which concerns on Embodiment 3 of this invention, and this invention FIG. 6 is a cross-sectional view of the electro-optical device according to the third embodiment when cut at a position corresponding to the line A1-A1 ′ shown in FIG. （ａ）、（ｂ）は、本発明の実施の形態４に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態４に係る電気光学装置を図３（ａ）に示すＡ１−Ａ１′線に相当する位置で切断したときの断面図である。(A), (b) is explanatory drawing which shows typically the planar structure of the pixel electrode and shield line which were formed on the element substrate in the electro-optical device which concerns on Embodiment 4 of this invention, and this invention FIG. 6 is a cross-sectional view of the electro-optical device according to the fourth embodiment when cut at a position corresponding to the line A1-A1 ′ shown in FIG. （ａ）、（ｂ）は各々、本発明の実施の形態５に係る電気光学装置に用いた素子基板１０において相隣接する画素の平面図、および図８（ａ）のＡ２−Ａ２′線に相当する位置で電気光学装置を切断したときの断面図である。(A) and (b) are respectively a plan view of adjacent pixels in the element substrate 10 used in the electro-optical device according to Embodiment 5 of the present invention, and a line A2-A2 ′ in FIG. 8 (a). It is sectional drawing when an electro-optical apparatus is cut | disconnected in the corresponding position. （ａ）、（ｂ）は、本発明の実施の形態６に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態６に係る電気光学装置を図８（ａ）に示すＡ２−Ａ２′線に相当する位置で切断したときの断面図である。(A), (b) is explanatory drawing which shows typically the planar structure of the pixel electrode and shield line which were formed on the element substrate in the electro-optical device which concerns on Embodiment 6 of this invention, and this invention FIG. 10 is a cross-sectional view of the electro-optical device according to Embodiment 6 cut at a position corresponding to the line A2-A2 ′ shown in FIG. （ａ）、（ｂ）は、本発明の実施の形態７に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態７に係る電気光学装置を図８（ａ）に示すＡ２−Ａ２′線に相当する位置で切断したときの断面図である。(A), (b) is explanatory drawing which shows typically the planar structure of the pixel electrode and shield line which were formed on the element substrate in the electro-optical device which concerns on Embodiment 7 of this invention, and this invention FIG. 10 is a cross-sectional view of the electro-optical device according to the seventh embodiment when cut at a position corresponding to the line A2-A2 ′ shown in FIG. （ａ）、（ｂ）は、本発明の実施の形態８に係る電気光学装置において、素子基板上に形成した画素電極およびシールド線の平面的な構成を模式的に示す説明図、および本発明の実施の形態８に係る電気光学装置を図８（ａ）に示すＡ２−Ａ２′線に相当する位置で切断したときの断面図である。(A), (b) is explanatory drawing which shows typically the planar structure of the pixel electrode and shield line which were formed on the element substrate in the electro-optical device which concerns on Embodiment 8 of this invention, and this invention FIG. 10 is a cross-sectional view of the electro-optical device according to the eighth embodiment when cut at a position corresponding to the line A2-A2 ′ shown in FIG. 本発明を適用した電気光学装置を用いた電子機器の説明図である。It is explanatory drawing of the electronic device using the electro-optical apparatus to which this invention is applied.

符号の説明Explanation of symbols

３ａ・・走査線、３ｂ・・容量線、６ａ・・データ線、７ａ・・シールド線、９ａ・・画素電極、９ｓ・・隣接する画素電極の隙間領域、１０・・素子基板、１０ｄ・・基板、３０・・電界効果型トランジスタ、５０・・液晶層、１００・・電気光学装置、１００ａ・・画素 3a..Scanning line, 3b..Capacitance line, 6a..Data line, 7a..Shield line, 9a..Pixel electrode, 9s..Gap area between adjacent pixel electrodes, 10..Element substrate, 10d .. Substrate, 30 ... field effect transistor, 50 ... liquid crystal layer, 100 ... electro-optical device, 100a ... pixel

Claims (10)

Ｘ方向に延在する複数の走査線と、
前記Ｘ方向と交差するＹ方向に延在する複数のデータ線と、
マトリクス状に配置された複数の画素と、
前記複数の画素の各々に配置され、前記走査線および前記データ線に電気的に接続された複数の画素スイッチング素子と、
該画素スイッチング素子を介して前記データ線に電気的に接続された複数の画素電極と、が形成された素子基板と、
該素子基板に対向配置された対向基板と、
前記素子基板と前記対向基板との間に保持された液晶層と、を有する電気光学装置において、
前記素子基板には、平面視で、Ｘ方向およびＹ方向で隣接する前記画素電極に挟まれた隙間領域で延在するシールド線が形成され、
当該シールド線には、固定電位が印加されていることを特徴とする電気光学装置。 A plurality of scanning lines extending in the X direction;
A plurality of data lines extending in the Y direction intersecting the X direction;
A plurality of pixels arranged in a matrix;
A plurality of pixel switching elements disposed in each of the plurality of pixels and electrically connected to the scan line and the data line;
A plurality of pixel electrodes electrically connected to the data lines via the pixel switching elements, and an element substrate on which are formed;
A counter substrate disposed opposite to the element substrate;
In an electro-optical device having a liquid crystal layer held between the element substrate and the counter substrate,
The element substrate is formed with a shield line extending in a gap region sandwiched between the pixel electrodes adjacent in the X direction and the Y direction in plan view,
An electro-optical device, wherein a fixed potential is applied to the shield wire. 前記素子基板上には、複数の絶縁膜が積層されており、
前記シールド線および前記画素電極は、前記複数の絶縁膜のうち、同一の絶縁膜上に形成されていることを特徴とする請求項１に記載の電気光学装置。 A plurality of insulating films are stacked on the element substrate,
The electro-optical device according to claim 1, wherein the shield line and the pixel electrode are formed on the same insulating film among the plurality of insulating films. 前記素子基板上には、複数の絶縁膜が積層されており、
前記シールド線は、前記複数の絶縁膜のうち、前記画素電極が上層に形成された絶縁膜より上層に形成された絶縁膜上に形成されていることを特徴とする請求項１に記載の電気光学装置。 A plurality of insulating films are stacked on the element substrate,
2. The electricity according to claim 1, wherein the shield line is formed on an insulating film formed in a layer above the insulating film in which the pixel electrode is formed in an upper layer among the plurality of insulating films. Optical device. 前記素子基板上には、複数の絶縁膜が積層されており、
前記シールド線は、前記複数の絶縁膜のうち、前記画素電極が上層に形成された絶縁膜より下層に形成された絶縁膜上に形成されていることを特徴とする請求項１に記載の電気光学装置。 A plurality of insulating films are stacked on the element substrate,
2. The electricity according to claim 1, wherein the shield line is formed on an insulating film formed in a lower layer than the insulating film in which the pixel electrode is formed in an upper layer among the plurality of insulating films. Optical device. 前記シールド線は、前記隙間領域よりも幅広に形成されていることを特徴とする請求項３または４に記載の電気光学装置。   The electro-optical device according to claim 3, wherein the shield wire is formed wider than the gap region. 前記シールド線には、前記対向基板において前記液晶層が位置する側の面に形成された対向電極と同一の電位が印加されていることを特徴とする請求項１乃至５の何れか一項に記載の電気光学装置。   6. The shield wire is applied with the same potential as a counter electrode formed on a surface of the counter substrate on which the liquid crystal layer is located. The electro-optical device described. 前記画素電極は、光反射性導電膜からなり、
前記シールド線は、透光性導電膜からなり、
前記素子基板は、透光性基板からなることを特徴とする請求項１乃至６の何れか一項に記載の電気光学装置。 The pixel electrode is made of a light reflective conductive film,
The shield wire is made of a translucent conductive film,
The electro-optical device according to claim 1, wherein the element substrate is made of a translucent substrate. 前記画素電極は、光反射性導電膜からなり、
前記シールド線は、遮光性導電膜からなることを特徴とする請求項１乃至６の何れか一項に記載の電気光学装置。 The pixel electrode is made of a light reflective conductive film,
The electro-optical device according to claim 1, wherein the shield line is made of a light-shielding conductive film. 前記素子基板は、透光性基板からなり、
前記画素電極は、透光性導電膜からなり、
前記シールド線は、遮光性導電膜からなることを特徴とする請求項１乃至６の何れか一項に記載の電気光学装置。 The element substrate is made of a translucent substrate,
The pixel electrode is made of a translucent conductive film,
The electro-optical device according to claim 1, wherein the shield line is made of a light-shielding conductive film. 請求項１乃至９の何れか一項に記載の電気光学装置を備え、
当該電気光学装置に光を供給するための光源部と、前記電気光学装置によって光変調された光を被投射面に投射する投射光学系と、を備えていることを特徴とする投射型表示装置。 An electro-optical device according to any one of claims 1 to 9,
A projection display device comprising: a light source unit for supplying light to the electro-optical device; and a projection optical system that projects light modulated by the electro-optical device onto a projection surface. .

Images