JP2009266262A - メモリシステム、該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ、および該メモリシステムに搭載されるリフレッシュ動作が不要なメモリ - Google Patents
メモリシステム、該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ、および該メモリシステムに搭載されるリフレッシュ動作が不要なメモリ Download PDFInfo
- Publication number
- JP2009266262A JP2009266262A JP2008111005A JP2008111005A JP2009266262A JP 2009266262 A JP2009266262 A JP 2009266262A JP 2008111005 A JP2008111005 A JP 2008111005A JP 2008111005 A JP2008111005 A JP 2008111005A JP 2009266262 A JP2009266262 A JP 2009266262A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- refresh operation
- command
- access
- require
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
【解決手段】リフレッシュ動作が必要なメモリとリフレッシュ動作が不要なメモリとを含む複数のメモリを有するメモリシステムにおいて、リフレッシュ動作の不要なメモリに対するアクセスコマンドを認識するコマンド認識部と、コマンド認識部によりアクセス開始指令を認識することに応じて、リフレッシュ動作の周期を、アクセス開始指令の認識以前に設定されていた周期に比して短周期に変更するリフレッシュ周期変更部とを備えて構成されている。
【選択図】図1
Description
図5において、電源投入後、SDRAMコントローラ10からのモードレジスタ設定コマンドがコマンドデコーダ回路21Aによりデコードされ、モードレジスタ22に対してモードレジスタ設定信号MRSSが出力される。その結果、モードレジスタ22には、リフレッシュ動作周期情報信号として所定のリフレッシュ動作周期(例えば、16μs)が設定される。以後、SDRAM20は、所定のリフレッシュ動作周期(例えば、16μs)でリフレッシュ動作が行なわれる。図5には、この間のSDRAM20に対するコマンドは記載されていないが、通常のアクセスコマンドが随時入力可能であることは言うまでもない。
例えば、本実施形態では、モードレジスタ変更信号MRSCによりモードレジスタ22の内容が変更されるとした。変更されたリフレッシュ動作周期管理情報は、SNVM30、60のアクセス終了指令に応じて元の設定に戻されることを考慮すれば、モードレジスタ22に設定されているリフレッシュ動作周期管理情報の変更に当たっては、モードレジスタ設定信号MRSSにより予め設定されているリフレッシュ動作周期管理情報を別途格納しておく構成を有することが好ましい。SNVM30、60のアクセス終了指令に応じて発せられるモードレジスタ変更信号MRSCにより、別途格納したリフレッシュ動作周期管理情報をモードレジスタ22に戻すことができるからである。
また、本実施形態では、モードレジスタ22は、モードレジスタ設定コマンドで設定されるリフレッシュ動作周期管理情報を格納するレジスタであるとして説明したが、本発明はこれに限定されるものではない。モードレジスタ22をモードレジスタ設定信号MRSSにより設定されるリフレッシュ動作周期管理情報を格納するレジスタとは別個に備えておき、このレジスタからモードレジスタ22にリフレッシュ動作周期管理情報を読み出す構成とすることもできる。これにより、モードレジスタ設定信号MRSSにより設定されるリフレッシュ動作周期管理情報は保持された状態で、モードレジスタ変更信号MRSCによるリフレッシュ動作周期管理情報の変更を行なうことができる。
10 シンクロナスDRAM(SDRAM)コントローラ
20、40 シンクロナスDRAM(SDRAM)
21 コマンド判定回路
21A コマンドデコーダ回路
21B NVコマンドデコーダ回路
22 モードレジスタ
23 リフレッシュ制御回路
24 メモリセル
25 タイマ
26 リフレッシュアドレスカウンタ
27 リフレッシュ管理部
30、60 シンクロナスフラッシュメモリ(SNVM)
61 アクセス開始/終了報知回路
Claims (18)
- リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリとを含む複数のメモリを有するメモリシステムにおいて、
前記リフレッシュ動作の不要なメモリに対するアクセスコマンドを認識するコマンド認識部と、
前記コマンド認識部によりアクセス開始指令を認識することに応じて、前記リフレッシュ動作の周期を、前記アクセス開始指令の認識以前に設定されていた周期に比して短周期に変更するリフレッシュ周期変更部とを備えることを特徴とするメモリシステム。 - 前記コマンド認識部は、更に、アクセス終了指令を認識し、
前記リフレッシュ周期変更部は、前記コマンド認識部による前記アクセス終了指令の認識に応じて、前記リフレッシュ動作の周期を、前記アクセス開始指令の認識以前に設定されていた周期に戻すことを特徴とする請求項1に記載のメモリシステム。 - 前記アクセス終了指令は、アクセスを中断するターミネートコマンドであり、
前記アクセス開始指令は、アクセスを再開するレジュームコマンドであることを特徴とする請求項2に記載のメモリシステム。 - 前記リフレッシュ変更部は、
前記コマンド認識部による前記アクセスコマンドの認識に対して前記リフレッシュ動作の周期を変更するまでの時間を調整する時間調整部を備えることを特徴とする請求項1乃至3の少なくとも何れか1項に記載のメモリシステム。 - 前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリが同一パッケージに積層実装されたデバイスで構成されること特徴とする請求項1乃至4の少なくとも何れか1項に記載のメモリシステム。
- 前記デバイスが積層実装される複合デバイスで構成されること特徴とする請求項5に記載のメモリシステム。
- 前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリがそれぞれ異なるパッケージに積層実装されたデバイスで構成され、それらのデバイスが積層実装される複合デバイスで構成されること特徴とする請求項1乃至4の少なくとも何れか1項に記載のメモリシステム。
- 前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリとの、コマンド制御端子、アドレス端子、およびデータ端子は共通に接続されること特徴とする請求項1乃至7の少なくとも何れか1項に記載のメモリシステム。
- リフレッシュ動作が不要なメモリを含む複数のメモリを有するメモリシステムに搭載される前記リフレッシュ動作が必要なメモリであって、
前記リフレッシュ動作の不要なメモリに対するアクセスコマンドを認識するコマンド認識部と、
前記コマンド認識部によりアクセス開始指令を認識することに応じて、前記リフレッシュ動作の周期を、前記アクセス開始指令の認識以前に設定されていた周期に比して短周期に変更するリフレッシュ周期変更部とを備えることを特徴とするリフレッシュ動作が必要なメモリ。 - リフレッシュ動作が不要なメモリを含む複数のメモリを有するメモリシステムに搭載される前記リフレッシュ動作が必要なメモリであって、
前記リフレッシュ動作の不要なメモリから、該リフレッシュ動作の不要なメモリに対してアクセス開始が指令されたことを報知する報知信号を受けて、前記リフレッシュ動作の周期を、前記報知信号の受信以前に設定されていた周期に比して短周期に変更するリフレッシュ周期変更部を備えることを特徴とするリフレッシュ動作が必要なメモリ。 - 前記アクセスは、
前記リフレッシュ動作が不要なメモリと前記リフレッシュ動作が必要なメモリへの同時アクセスを含む、ことを特徴とする請求項9または10に記載のリフレッシュ動作が必要なメモリ。 - 前記報知信号は、前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリが同一パッケージに積層実装されたデバイス内で、前記リフレッシュ動作の不要なメモリと前記リフレッシュ動作が必要なメモリ間を接続する信号線である、こと特徴とする請求項10または11に記載のメモリシステム。
- 前記報知信号は、前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリがそれぞれ異なるパッケージに積層実装されたデバイスで構成され、それらのデバイスが積層実装される複合デバイス内で、前記リフレッシュ動作の不要なメモリと前記リフレッシュ動作が必要なメモリ間を接続する信号線である、こと特徴とする請求項10または11に記載のメモリシステム。
- 前記リフレッシュ周期変更部は、
前記アクセス開始指令の認識または前記報知信号に対して前記リフレッシュ動作を短周期に変更するまでの時間を調整する時間調整部を備えることを特徴とする請求項9または10に記載のリフレッシュ動作が必要なメモリ。 - リフレッシュ動作が必要なメモリを含む複数のメモリを有するメモリシステムに搭載される前記リフレッシュ動作が不要なメモリであって、
前記リフレッシュ動作が不要なメモリのアクセス開始が指令されたことを前記リフレッシュ動作が必要なメモリへ報知する報知部を備えることを特徴とするリフレッシュ動作が不要なメモリ。 - 前記アクセスは、
前記リフレッシュ動作が不要なメモリと前記リフレッシュ動作が必要なメモリへの同時アクセスを含む、ことを特徴とする請求項15に記載のリフレッシュ動作が不要なメモリ。 - 前記報知部の出力信号は、前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリが同一パッケージに積層実装されたデバイス内で、前記リフレッシュ動作の不要なメモリと前記リフレッシュ動作が必要なメモリ間を接続する信号線である、こと特徴とする請求項15または16に記載のメモリシステム。
- 前記報知部の出力信号は、前記リフレッシュ動作が必要なメモリと前記リフレッシュ動作が不要なメモリがそれぞれ異なるパッケージに積層実装されたデバイスで構成され、それらのデバイスが積層実装される複合デバイス内で、前記リフレッシュ動作の不要なメモリと前記リフレッシュ動作が必要なメモリ間を接続する信号線である、こと特徴とする請求項15または16に記載のメモリシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008111005A JP4765084B2 (ja) | 2008-04-22 | 2008-04-22 | メモリシステム、および該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008111005A JP4765084B2 (ja) | 2008-04-22 | 2008-04-22 | メモリシステム、および該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009266262A true JP2009266262A (ja) | 2009-11-12 |
JP4765084B2 JP4765084B2 (ja) | 2011-09-07 |
Family
ID=41391927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008111005A Expired - Fee Related JP4765084B2 (ja) | 2008-04-22 | 2008-04-22 | メモリシステム、および該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4765084B2 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01116994A (ja) * | 1987-10-28 | 1989-05-09 | Nec Corp | 記憶装置 |
JPH02123592A (ja) * | 1988-11-02 | 1990-05-11 | Nec Corp | ダイナミック型半導体メモリ |
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JPH10269767A (ja) * | 1997-03-19 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置 |
WO2002082454A1 (fr) * | 2001-04-02 | 2002-10-17 | Nec Electronics Corporation | Dispositif de memoire a semi-conducteur |
JP2006120144A (ja) * | 2004-10-20 | 2006-05-11 | Hewlett-Packard Development Co Lp | Dramリフレッシュレートを動的に調整するための方法及びシステム |
JP2006244641A (ja) * | 2005-03-04 | 2006-09-14 | Nec Electronics Corp | 半導体記憶装置及びその動作方法 |
JP2006309935A (ja) * | 2005-04-29 | 2006-11-09 | Infineon Technologies Ag | 電力消費量が最適化されているリフレッシュ回路 |
JP2009163585A (ja) * | 2008-01-09 | 2009-07-23 | Spansion Llc | メモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法 |
JP2009252277A (ja) * | 2008-04-04 | 2009-10-29 | Spansion Llc | 積層型メモリ装置、メモリシステム、及びそのリフレッシュ動作制御方法 |
-
2008
- 2008-04-22 JP JP2008111005A patent/JP4765084B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01116994A (ja) * | 1987-10-28 | 1989-05-09 | Nec Corp | 記憶装置 |
JPH02123592A (ja) * | 1988-11-02 | 1990-05-11 | Nec Corp | ダイナミック型半導体メモリ |
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JPH10269767A (ja) * | 1997-03-19 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置 |
WO2002082454A1 (fr) * | 2001-04-02 | 2002-10-17 | Nec Electronics Corporation | Dispositif de memoire a semi-conducteur |
JP2006120144A (ja) * | 2004-10-20 | 2006-05-11 | Hewlett-Packard Development Co Lp | Dramリフレッシュレートを動的に調整するための方法及びシステム |
JP2006244641A (ja) * | 2005-03-04 | 2006-09-14 | Nec Electronics Corp | 半導体記憶装置及びその動作方法 |
JP2006309935A (ja) * | 2005-04-29 | 2006-11-09 | Infineon Technologies Ag | 電力消費量が最適化されているリフレッシュ回路 |
JP2009163585A (ja) * | 2008-01-09 | 2009-07-23 | Spansion Llc | メモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法 |
JP2009252277A (ja) * | 2008-04-04 | 2009-10-29 | Spansion Llc | 積層型メモリ装置、メモリシステム、及びそのリフレッシュ動作制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4765084B2 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9087602B2 (en) | Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof | |
US7882324B2 (en) | Method and apparatus for synchronizing memory enabled systems with master-slave architecture | |
US9335951B2 (en) | Memory device for reducing a write fail, a system including the same, and a method thereof | |
US20180203621A1 (en) | Semiconductor apparatus, memory module and operation method thereof | |
US20160064063A1 (en) | Semiconductor device | |
CN101354907B (zh) | 减小上电峰值电流的多芯片封装 | |
US7206244B2 (en) | Temperature based DRAM refresh | |
CN108511012B (zh) | 能够降低功耗的存储器模块和包括其的半导体*** | |
US7362639B2 (en) | Semiconductor memory device and refresh control method | |
US7721010B2 (en) | Method and apparatus for implementing memory enabled systems using master-slave architecture | |
JP4555956B2 (ja) | メモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法 | |
US7042798B2 (en) | Memory control device and memory control method | |
JP4750526B2 (ja) | 半導体記憶装置 | |
US8270236B2 (en) | Semiconductor memory device | |
JP4574602B2 (ja) | 半導体装置 | |
US9691469B2 (en) | Semiconductor memory device and operating method thereof | |
US8687439B2 (en) | Semiconductor apparatus and memory system including the same | |
JP4765084B2 (ja) | メモリシステム、および該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ | |
US8699285B2 (en) | Semiconductor memory device and integrated circuit | |
JPWO2007116439A1 (ja) | 半導体メモリおよびメモリシステム | |
JP4910117B2 (ja) | 積層型メモリ装置 | |
US20210173773A1 (en) | Memory with post-packaging master die selection | |
US20110050311A1 (en) | Flag signal generation circuit and semiconductor device having the same | |
US11508422B2 (en) | Methods for memory power management and memory devices and systems employing the same | |
US9530484B1 (en) | Semiconductor apparatus and semiconductor system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4765084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |