JP2009260302A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2009260302A JP2009260302A JP2009063929A JP2009063929A JP2009260302A JP 2009260302 A JP2009260302 A JP 2009260302A JP 2009063929 A JP2009063929 A JP 2009063929A JP 2009063929 A JP2009063929 A JP 2009063929A JP 2009260302 A JP2009260302 A JP 2009260302A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- chip
- wiring board
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体パッケージは、多層配線基板3と、多層配線基板3上に複数のはんだバンプ2を介して接続された半導体チップ1と、多層配線基板3と半導体チップ1との間に設けられた封止用樹脂とを備えている。封止用樹脂4,5は、多層配線基板3と半導体チップ1との間隙に充填された第一のチップ封止用樹脂4と、半導体チップ1の外周部とこの外周部に対向する多層配線基板3箇所との間に設けられた第二のチップ封止用樹脂5とを備えている。第一のチップ封止用樹脂4と第二のチップ封止用樹脂5は互いに異なる弾性率を有している。あるいは、第一のチップ封止用樹脂4と第二のチップ封止用樹脂5は互いに異なる線膨張係数を有している。
【選択図】図1
Description
フリップチップ接続では、図3に示すように、配線基板3と、配線基板3上に複数のバンプ電極2を介して接続された半導体チップ1と、配線基板3と半導体チップ1との間に設けられた封止用樹脂6とを備える半導体パッケージが製造される。
従来のようなコア層を持ち、比較的総厚が厚い多層配線基板上に半導体チップをフリップチップ接続で実装する場合は、多層配線基板はそれほど反らないが、電気特性に優れるコア層を持たず、総厚が薄い多層配線基板では、封止用樹脂を熱により硬化させる工程で、多層配線基板と半導体チップと封止用樹脂の熱膨張係数の相異から、多層配線基板が反ってしまい、実装不良または実装信頼性の低下を引き起こす(図3参照)。
半導体パッケージは、多層配線基板3と、多層配線基板3上に複数のはんだバンプ2(バンプ電極)を介して接続された半導体チップ1と、多層配線基板3と半導体チップ1との間に設けられた封止用樹脂4,5とを備えている。
封止用樹脂4,5は、多層配線基板3と半導体チップ1との間隙に充填された第一のチップ封止用樹脂4と、第一のチップ封止用樹脂4の外側で半導体チップ1の外周部とこの外周部に対向する多層配線基板3箇所との間に設けられた第二のチップ封止用樹脂5とを備えている。
第一のチップ封止用樹脂4と第二のチップ封止用樹脂5は互いに異なる弾性率を有している。
あるいは、第一のチップ封止用樹脂4と第二のチップ封止用樹脂5は互いに異なる線膨張係数を有している。
ここで図1の模式図は、封止用樹脂4,5を注入した直後で封止用樹脂4,5の硬化前の状態であり、従って加熱等による反り生じていない状態を示している。本発明では、上記2種類のチップ封止用樹脂4、5の線膨張係数、もしくは硬化後の弾性率がそれぞれ異なることを特徴としている。ここで本発明での弾性率とはヤング率を意味するものとする。以下、本明細書における封止用樹脂の弾性率は、樹脂硬化後のヤング率である。
図3の半導体パッケージでは、半導体チップ1と封止用樹脂6と多層配線基板3との熱膨張係数の相異により、封止樹脂6を熱硬化させる工程で、半導体チップ1直下部分の多層配線基板3がせり上がり、半導体チップ1が実装された側と反対の面に反りが生じている。
一方、図2に示した本発明の半導体パッケージでは、半導体チップ1の外周部に形成された封止用樹脂5の弾性率が封止用樹脂4の弾性率よりも大きいため、基板温度が低下した際、多層配線基板3を反りとは逆方向に引っ張る力が働き、反りが低減される。
また、封止用樹脂5の線膨張係数が封止用樹脂4の線膨張係数よりも大きい場合も、基板温度が低下した際、多層配線基板5を反りとは逆方向に引っ張る力が働き、反りが低減される。
以下に本発明による半導体チップ実装方法を、実施例に基づいて説明する。
多層配線基板3として、ポリイミドを絶縁層、銅を配線部とする線膨張係数が20ppmの6層基板を用意した。
実施例における封止用樹脂4と同一の樹脂材料の一種類の封止用樹脂6のみで封止を行った以外は同様の工程で多層配線基板3上にはんだバンプ2を介して半導体チップ1を実装し、半導体パッケージを作製した。当該半導体パッケージの多層配線基板3の平面度を測定したところ、400μmであり、本発明の実施例と比較して2倍以上の反りが生じていた。
2・・・はんだバンプ
3・・・多層配線基板
4・・・封止用樹脂
5・・・封止用樹脂
6・・・封止用樹脂
Claims (6)
- 配線基板と、
前記配線基板上に複数のバンプ電極を介して接続された半導体チップと、
前記配線基板と前記半導体チップとの間に設けられた封止用樹脂と、
を備える半導体パッケージであって、
前記封止用樹脂は、前記配線基板と前記半導体チップとの間隙に充填された第一のチップ封止用樹脂と、前記第一のチップ封止用樹脂の外側で前記半導体チップの外周部とこの外周部に対向する前記配線基板箇所との間に設けられた第二のチップ封止用樹脂とを備え、
前記第一のチップ封止用樹脂と前記第二のチップ封止用樹脂は互いに異なる弾性率を有している、
ことを特徴とする半導体パッケージ。 - 配線基板と、
前記配線基板上に複数のバンプ電極を介して接続された半導体チップと、
前記配線基板と前記半導体チップとの間に設けられた封止用樹脂と、
を備える半導体パッケージであって、
前記封止用樹脂は、前記配線基板と前記半導体チップとの間隙に充填された第一のチップ封止用樹脂と、前記第一のチップ封止用樹脂の外側で前記半導体チップの外周部とこの外周部に対向する前記配線基板箇所との間に設けられた第二のチップ封止用樹脂とを備え、
前記第一のチップ封止用樹脂と前記第二のチップ封止用樹脂は互いに異なる線膨張係数を有している、
ことを特徴とする半導体パッケージ。 - 前記第二のチップ封止用樹脂は、前記第一のチップ封止用樹脂よりも高い弾性率を有することを特徴とする請求項1又は2記載の半導体パッケージ。
- 前記第二のチップ封止用樹脂は、前記第一のチップ封止用樹脂よりも高い線膨張係数を有することを特徴とする請求項1〜3に何れか1項記載の半導体パッケージ。
- 前記第二のチップ封止用樹脂と前記第一のチップ封止用樹脂の弾性率の差が1GPa以上であることを特徴とする請求項1〜4に何れか1項記載の半導体パッケージ。
- 前記第二のチップ封止用樹脂と前記第一のチップ封止用樹脂の線膨張係数の差が10ppm以上であることを特徴とする請求項1〜5に何れか1項記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063929A JP2009260302A (ja) | 2008-03-28 | 2009-03-17 | 半導体パッケージ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086404 | 2008-03-28 | ||
JP2009063929A JP2009260302A (ja) | 2008-03-28 | 2009-03-17 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260302A true JP2009260302A (ja) | 2009-11-05 |
Family
ID=41387269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009063929A Pending JP2009260302A (ja) | 2008-03-28 | 2009-03-17 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260302A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8653676B2 (en) | 2011-10-04 | 2014-02-18 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220077A (ja) * | 1997-10-15 | 1999-08-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH11274375A (ja) * | 1998-03-26 | 1999-10-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000164610A (ja) * | 1998-11-30 | 2000-06-16 | Ngk Spark Plug Co Ltd | 半導体装置及びその製造方法 |
JP2000299414A (ja) * | 1999-02-12 | 2000-10-24 | Shin Etsu Chem Co Ltd | フリップチップ型半導体装置 |
JP2006024657A (ja) * | 2004-07-07 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007149931A (ja) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-03-17 JP JP2009063929A patent/JP2009260302A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220077A (ja) * | 1997-10-15 | 1999-08-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH11274375A (ja) * | 1998-03-26 | 1999-10-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000164610A (ja) * | 1998-11-30 | 2000-06-16 | Ngk Spark Plug Co Ltd | 半導体装置及びその製造方法 |
JP2000299414A (ja) * | 1999-02-12 | 2000-10-24 | Shin Etsu Chem Co Ltd | フリップチップ型半導体装置 |
JP2006024657A (ja) * | 2004-07-07 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007149931A (ja) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8653676B2 (en) | 2011-10-04 | 2014-02-18 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
US8945985B2 (en) | 2011-10-04 | 2015-02-03 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5918664B2 (ja) | 積層型半導体装置の製造方法 | |
US8362364B2 (en) | Wiring board assembly and manufacturing method thereof | |
JP4110189B2 (ja) | 半導体パッケージ | |
JP5075463B2 (ja) | 半導体装置 | |
US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
JP2011077108A (ja) | 半導体装置 | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
JP6327140B2 (ja) | 電子装置 | |
KR20130129100A (ko) | 반도체 장치 및 그 제조 방법 | |
KR101590453B1 (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
JP2011243624A (ja) | 半導体装置およびその製造方法 | |
US20110316150A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
JP2007067047A (ja) | 半導体装置及びその製造方法 | |
JP2008277823A (ja) | フリップチップパッケージ及びその製造方法 | |
JP2009260302A (ja) | 半導体パッケージ | |
JP2008153601A (ja) | 実装構造及び半導体装置 | |
JP2010135501A (ja) | 半導体装置の製造方法 | |
KR102494332B1 (ko) | 전자소자 패키지 | |
JP2010205888A (ja) | 半導体装置 | |
JP6464762B2 (ja) | 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 | |
JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
JP2013106031A (ja) | 半導体パッケージ及びその製造方法 | |
JP2010267792A (ja) | 半導体装置およびその製造方法 | |
JP2009231296A (ja) | 放熱型多穿孔半導体パッケージ | |
JP2011035283A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |