JP2009244111A - 制御基板の検査装置及び検査方法、制御基板 - Google Patents
制御基板の検査装置及び検査方法、制御基板 Download PDFInfo
- Publication number
- JP2009244111A JP2009244111A JP2008091211A JP2008091211A JP2009244111A JP 2009244111 A JP2009244111 A JP 2009244111A JP 2008091211 A JP2008091211 A JP 2008091211A JP 2008091211 A JP2008091211 A JP 2008091211A JP 2009244111 A JP2009244111 A JP 2009244111A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- control board
- signal
- signal source
- source device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】デバイス実装後の制御基板について、製造上のばらつきによって生じる特性の変化を、総合的に判定することにある。
【解決手段】検査装置20は、ASIC7と、ASIC7からの信号を受信するAD変換回路9と、ASIC7とAD変換回路9とを接続するクロックライン11とを有する制御基板1の特性を検査するための装置であって、基準伝送路21と、オシロスコープ23とを備えている。基準伝送路21は、クロックライン11上のAD変換回路9側のパッド11bに接続され、特性インピーダンス及び線長が規定されている。オシロスコープ23は、クロックライン11上のASIC7側のパッド11aに接続され、ASIC7からクロックライン11上をAD変換回路9側に伝播する信号の波形を観測するための装置である。
【選択図】図1
【解決手段】検査装置20は、ASIC7と、ASIC7からの信号を受信するAD変換回路9と、ASIC7とAD変換回路9とを接続するクロックライン11とを有する制御基板1の特性を検査するための装置であって、基準伝送路21と、オシロスコープ23とを備えている。基準伝送路21は、クロックライン11上のAD変換回路9側のパッド11bに接続され、特性インピーダンス及び線長が規定されている。オシロスコープ23は、クロックライン11上のASIC7側のパッド11aに接続され、ASIC7からクロックライン11上をAD変換回路9側に伝播する信号の波形を観測するための装置である。
【選択図】図1
Description
本発明は、制御基板の検査装置及び検査方法、その検査装置によって検査される制御基板に関する。
電子機器内に配される制御基板として、MOSFET(metal-oxide-semiconductor field-effect transistor)構造などを有する半導体デバイスが実装された制御基板では、信号伝送路は、一般に、半導体、パッケージ内配線、伝送線路、ワイヤーハーネス等で構成される。このような信号伝送路として、高速にスイッチングするものにおいては、製造上生じるばらつきによって、その特性を示す特性インピーダンスが変化することが知られている。
そこで、従来、伝送路のインピーダンスの調整や、各デバイスのドライブ能力の調整などによる調整が行われている。これに関連する技術として、例えば、特許文献1乃至4に示す技術が既に提案されている。
特開平10−12980号公報
特開平10−56135号公報
特開2000−151394号公報
特開2003−50256号公報
しかし、デバイス等が実際に実装された制御基板では、半導体、伝送線路等だけでなく、その基板内で生成する電源の精度のばらつきや、電源ラインのインピーダンスなども複合的に信号波形に影響している。
本発明の目的は、デバイス実装後の制御基板について、製造上のばらつきによって生じる特性の変化を、総合的に判定することにある。
発明1に係る検査装置は、信号源デバイスと、信号源デバイスからの信号を受信する受信端デバイスと、信号源デバイスと受信端デバイスとを接続する伝送線路とを有する制御基板の特性を検査するための装置であって、基準伝送路と、波形観測装置とを備えている。基準伝送路は、伝送線路上の受信端デバイス側の部位に接続され、特性インピーダンス及び線長が規定されている。波形観測装置は、伝送線路上の信号源デバイス側の部位に接続され、信号源デバイスから伝送線路上を受信端デバイス側に伝播する信号の波形を観測するための装置である。
この検査装置によれば、デバイス実装後の制御基板についてインピーダンスの不整合と信号レベルのばらつきを確認でき、伝送線路のみでなく、各デバイスの製造上のばらつきも含めて、制御基板の複合的な特性を判断することができる。そして、このようにして判断した結果に基づいて、制御基板の伝送線路等の特性を事前に調整することができる。
発明2に係る検査方法は、第1乃至第4ステップを含む。第1ステップでは、伝送線路が形成されたプリント基板に、信号源デバイスと、信号源デバイスからの信号を受信する受信端デバイスとを実装する。第2ステップでは、伝送線路上の受信端デバイス側の部位に、特性インピーダンス及び線長が規定された基準伝送路を接続する。第3ステップでは、伝送線路上の信号源デバイス側の部位に波形観測装置を接続する。第4ステップでは、波形観測装置から信号を送り、信号源デバイスから伝送線路上を受信端デバイス側に伝播する信号の波形を観測する。
この検査方法によれば、デバイス実装後の制御基板についてインピーダンスの不整合と信号レベルのばらつきを確認でき、伝送線路のみでなく、各デバイスの製造上のばらつきも含めて、制御基板の複合的な特性を判断することができる。そして、このようにして判断した結果に基づいて、制御基板の伝送線路等の特性を事前に調整することができる。
発明3に係る制御基板は、プリント基板と、信号源デバイスと、受信端デバイスとを備えている。プリント基板は、伝送線路と、伝送線路上に形成され、発明1又は2の検査装置の基準伝送路及び波形観測装置がそれぞれ接続される複数のパッドとが形成されている。信号源デバイスは、プリント基板上に実装されている。受信端デバイスは、プリント基板上に実装され、信号源デバイスからの信号を受信する。
この制御基板は、上述の検査装置又は検査方法によって検査可能であり、上述の検査装置又は検査方法を用いてのインピーダンスの不整合と信号レベルのばらつきの確認を行うことができる。
本発明によれば、デバイス実装後の制御基板についてインピーダンスの不整合と信号レベルのばらつきを確認でき、伝送線路のみでなく、各デバイスの製造上のばらつきも含めて、制御基板の複合的な特性を判断することができる。そして、このようにして判断した結果に基づいて、制御基板の伝送線路等の特性を事前に調整することができる。
図1に、本発明の一実施形態による制御基板1及びこれに接続された検査装置20を模式的に示す。
<制御基板>
この制御基板1は、複合機、複写機等の画像形成装置や、スキャナ装置内に配された基板である。
この制御基板1は、複合機、複写機等の画像形成装置や、スキャナ装置内に配された基板である。
制御基板1は、プリント基板3に、ASIC7(Application Specific Integrated Circuit)、AD変換回路9等の各種デバイスが実装されてなる。
プリント基板3は、基材に絶縁性樹脂を含浸してなる基板上に、銅箔などの導電体で回路(パターン)配線が形成されたものであり、多数の伝送線路が形成されている。これら伝送線路には、ASIC7及びAD変換回路9を接続するクロックライン11や、これに併走して配されたグラウンドライン(図示せず)が含まれる。
クロックライン11は、高速のクロックを伝送するための配線であり、途中には、後述するオシロスコープ23及び基準伝送路21から延びる配線によってそれぞれプローブされるパッド11a,11bが設けられている。また、クロックライン11には、特性を調整するための抵抗Rが設けられている。抵抗Rは、反射ノイズのノイズレベルを下げるために、ASIC7の出力直後に直列に挿入され、これにより、デバイス(ASIC7)と伝送線路のインピーダンスが整合されている。
グラウンドラインは、クロックライン11を伝播する信号の品質を確保するために配された配線であり、オシロスコープ23及び基準伝送路21から延びる他の配線によってそれぞれプローブされるパッド13a,13bが設けられている。
なお、伝送線路は、サブトラクティブ法、アディティブ法のいずれの方法により形成されたものであっても良い。
ASIC7(信号源デバイス)は、画像処理用途に設計された集積回路であり、AD変換回路から送られる高解像度の画像データに対し高速処理を施す機能を有する。ASIC7では、半導体と、これが実装されるパッケージ内の配線によって信号伝送路が形成されている。
AD変換回路(受信端デバイス)9は、CCD画像センサから送られるアナログ信号をデジタル信号に変換するための素子であり、画像形成装置やスキャナ装置内のCCD(Charge Coupled Device)画像センサに対し、CCDドライブ等の電子部品を介して接続されている。
基板内電源15は、ASIC7、AD変換回路9等の各デバイスを動作させるためのもの電源である。
なお、制御基板1には、ASIC、AD変換回路以外にも、他の集積回路、抵抗器、コンデンサ等の電子部品が実装されている。
なお、本発明で用いられるプリント基板としては、リジッド基板、フレキシブル基板、リジッドフレキシブル基板のいずれの形態のものが用いられてもよく、また、片面基板、両面基板、多層基板、ビルドアップ基板等いずれの構造のものが用いられても良い。
<検査装置>
検査装置20は、基準伝送路21と、オシロスコープ23とを備えている。
検査装置20は、基準伝送路21と、オシロスコープ23とを備えている。
基準伝送路21は、特定インピーダンスと線長が規定された同軸ケーブルで構成され、例えば、特性インピーダンス50Ω、線路長100mmの同軸ケーブルを用いることができる。この同軸ケーブルからは、プリント基板3のクロックライン11及びグランドラインの各パッド11b,13bをプローブするための配線が延びている。
オシロスコープ(波形観測装置)23としては、50ps以下程度の立ち上りの速いステップパルスを送出するジェネレータと、波形を検出するサンプラーと、検出した波形を表示するディスプレイとを有するディタイジングオシロスコープが用いられる。ジェネレータからは、プリント基板1のクロックライン11及びグランドラインの各パッド11a,13aをプローブするための配線が延びている。なお、オシロスコープ23の入出力インピーダンスは、ここでは50Ωである。
<検査方法>
デバイス実装後の制御基板1に対し、検査装置20を連結する。具体的には、オシロスコープ23及び基準伝送路21からの配線を、クロックライン11及びグラウンドラインの各パッド11a,11b,13a,13bに繋ぐ。なお、終端はオープン状態である。
デバイス実装後の制御基板1に対し、検査装置20を連結する。具体的には、オシロスコープ23及び基準伝送路21からの配線を、クロックライン11及びグラウンドラインの各パッド11a,11b,13a,13bに繋ぐ。なお、終端はオープン状態である。
この状態で、オシロスコープ23のジェネレータから、高速スイッチング動作するステップ信号(立ち上がり時間20〜50ps程度)を伝送路に送り込むと、クロックライン11上を信号が伝播し、全反射でリターンしたパルスが元の入力パルスに重畳された形でサンプラーによって検出され、反射波形がディスプレイに表示される。
このように、検査装置20に未知のインピーダンスを有する制御基板1を繋ぐことによって、インピーダンスのミスマッチによる反射の度合を、電圧値(パルス高)によって観測することができる。ここでは、図2に示すように、制御基板1の伝送路(各デバイスの半導体及びパッケージ内配線、プリント基板の伝送線路)と基準伝送路21との差異は、ステップ状の波形として観測される。この観測方法は、TDR(Time Domein Reflectmetry)法によって特性インピーダンスの測定するのと同様の原理による。
図2に示す観測結果からは、下記点を確認できる。
(1)基準伝送路21の電圧値V1と、制御基板1の伝送路の電圧値V2との差から、各デバイスのドライブ能力と、線路インピーダンスの不整合によって生じる階段状波形の発生
(2)V2の信号レベルから、基板内電源15及び各デバイスの半導体の製造上のばらつきによって発生する出力信号レベル
これらを確認した上で、公知の方法で、伝送路のインピーダンスの調整や各デバイスのドライブ能力の調整を行うことで、伝送線路の特性を事前に調整すれば、デバイス実装後の制御基板1の複合的な特性を考慮した調整を行うことができる。
(1)基準伝送路21の電圧値V1と、制御基板1の伝送路の電圧値V2との差から、各デバイスのドライブ能力と、線路インピーダンスの不整合によって生じる階段状波形の発生
(2)V2の信号レベルから、基板内電源15及び各デバイスの半導体の製造上のばらつきによって発生する出力信号レベル
これらを確認した上で、公知の方法で、伝送路のインピーダンスの調整や各デバイスのドライブ能力の調整を行うことで、伝送線路の特性を事前に調整すれば、デバイス実装後の制御基板1の複合的な特性を考慮した調整を行うことができる。
<他の実施形態>
(a)信号源デバイス及び受信端デバイスとしては、上述のものに限られず、マイクロコンピュータ及びメモリ等、他のデバイスを用いることもできる。また、制御基板は、画像読取装置に用いられるものに限られない。
(a)信号源デバイス及び受信端デバイスとしては、上述のものに限られず、マイクロコンピュータ及びメモリ等、他のデバイスを用いることもできる。また、制御基板は、画像読取装置に用いられるものに限られない。
(b)ワイヤーハーネスで繋がれた複数の制御基板について、伝送線路の特性を検査する場合は、信号端デバイスが実装された制御基板の信号源デバイスの出力直後の線路上の部位と、受信端デバイスが実装された制御基板の信号源デバイスの入力直前の線路上の部位とに、オシロスコープ及び基準伝送路からの配線をそれぞれプローブさせることで、上記実施形態と同様にして、デバイス実装後の制御基板について複合的な特性を検査することができる。
1 制御基板
3 プリント基板
7 ASIC(信号源デバイス)
9 AD変換回路(受信端デバイス)
11 クロックライン
11a,11b パッド
13a,13b グラウンドラインのパッド
15 基板内電源
20 検査装置
21 基準伝送路
23 オシロスコープ(波形観測装置)
3 プリント基板
7 ASIC(信号源デバイス)
9 AD変換回路(受信端デバイス)
11 クロックライン
11a,11b パッド
13a,13b グラウンドラインのパッド
15 基板内電源
20 検査装置
21 基準伝送路
23 オシロスコープ(波形観測装置)
Claims (3)
- 信号源デバイスと、前記信号源デバイスからの信号を受信する受信端デバイスと、前記信号源デバイスと前記受信端デバイスとを接続する伝送線路とを有する制御基板の特性を検査するための検査装置であって、
前記伝送線路上の前記受信端デバイス側の部位に接続され、特性インピーダンス及び線長が規定された基準伝送路と、
前記伝送線路上の前記信号源デバイス側の部位に接続され、前記信号源デバイスから前記伝送線路上を前記受信端デバイス側に伝播する信号の波形を観測するための波形観測装置と、
を備えた制御基板の検査装置。 - 伝送線路が形成されたプリント基板に、信号源デバイスと、前記信号源デバイスからの信号を受信する受信端デバイスとを実装する第1ステップと、
前記伝送線路上の前記受信端デバイス側の部位に、特性インピーダンス及び線長が規定された基準伝送路を接続する第2ステップと、
前記伝送線路上の前記信号源デバイス側の部位に波形観測装置を接続する第3ステップと、
前記波形観測装置から信号を送り、前記信号源デバイスから前記伝送線路上を前記受信端デバイス側に伝播する信号の波形を観測する第4ステップと、
を含む制御基板の検査方法。 - 伝送線路と、前記伝送線路上に形成され、請求項1又は2に記載の検査装置の基準伝送路及び波形観測装置がそれぞれ接続される複数のパッドとが形成されたプリント基板と、
前記プリント基板上に実装された信号源デバイスと、
前記プリント基板上に実装され、前記信号源デバイスからの信号を受信する前記受信端デバイスと、
を備えた制御基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091211A JP2009244111A (ja) | 2008-03-31 | 2008-03-31 | 制御基板の検査装置及び検査方法、制御基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091211A JP2009244111A (ja) | 2008-03-31 | 2008-03-31 | 制御基板の検査装置及び検査方法、制御基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009244111A true JP2009244111A (ja) | 2009-10-22 |
Family
ID=41306170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091211A Pending JP2009244111A (ja) | 2008-03-31 | 2008-03-31 | 制御基板の検査装置及び検査方法、制御基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009244111A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2617885C2 (ru) * | 2013-02-25 | 2017-04-28 | Роузмаунт Инк. | Передатчик температуры процесса с улучшенной диагностикой датчика |
-
2008
- 2008-03-31 JP JP2008091211A patent/JP2009244111A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2617885C2 (ru) * | 2013-02-25 | 2017-04-28 | Роузмаунт Инк. | Передатчик температуры процесса с улучшенной диагностикой датчика |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8134380B2 (en) | Test probe structure | |
CN110018388B (zh) | 多芯电缆的检查方法及装置、多芯电缆组件的制造方法 | |
JP2003098222A (ja) | 検査用基板、検査装置及び半導体装置の検査方法 | |
JP2007178406A (ja) | プローブカード | |
JP2009071533A (ja) | 差動信号伝送装置および試験装置 | |
US8593166B2 (en) | Semiconductor wafer, semiconductor circuit, substrate for testing and test system | |
CN110018383B (zh) | 多芯电缆的检查方法及装置、多芯电缆组件的制造方法 | |
CN111220894A (zh) | 探针装置、电气检查装置、以及电气检查方法 | |
JP2009244111A (ja) | 制御基板の検査装置及び検査方法、制御基板 | |
JP2009250761A (ja) | 基板接続検査装置 | |
JP2010122139A (ja) | 高周波プローブカード | |
CN219737650U (zh) | 一种测试装置和信号测试*** | |
EP1783504A1 (en) | Semiconductor test system | |
US7863921B2 (en) | Circuit board and method for automatic testing | |
JP2009294101A (ja) | プリント基板検査装置およびプリント基板検査方法 | |
JP2008210839A (ja) | フレキシブル基板及び電子部品試験装置 | |
JP5500632B2 (ja) | 断線検出方法及び電子機器 | |
CN111241773B (zh) | 电路布线设计方法以及电路布线设计*** | |
JP6109060B2 (ja) | プリント基板検査装置 | |
KR101872007B1 (ko) | 테스트 정확도를 향상시키는 테스트 보드 시스템 | |
JP2007218779A (ja) | 半導体テスター用テストボード | |
JP2008286773A (ja) | 混合信号処理回路を有するプローブカードおよび被試験カード | |
TWI580980B (zh) | 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法 | |
WO2012120396A1 (en) | Non-contact testing devices for printed circuit boards transporting high-speed signals | |
JP2014173939A (ja) | 超音波探傷方法及び超音波探傷装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091016 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |