CN102779740A

CN102779740A - 一种半导体工艺方法

Info

Publication number: CN102779740A
Application number: CN2011101184653A
Authority: CN
Inventors: 朱慧珑; 尹海洲; 骆志炯
Original assignee: Institute of Microelectronics of CAS; Beijing NMC Co Ltd
Current assignee: Institute of Microelectronics of CAS; Beijing NMC Co Ltd; Beijing North Microelectronics Co Ltd
Priority date: 2011-05-09
Filing date: 2011-05-09
Publication date: 2012-11-14

Abstract

本发明提供一种半导体工艺方法，包括：提供衬底，所述衬底上具有金属层；对所述金属层进行离子注入；对所述金属层进行干法刻蚀。利于金属的完全、均匀刻蚀。

Description

一种半导体工艺方法

技术领域

本发明涉及半导体制造技术，尤其涉及一种半导体工艺方法。

背景技术

在半导体器件制作中使用了各种各样的金属层，包括欧姆接触膜、扩散阻挡层、导电金属布线，以及随着半导体制程进入超深亚微米工艺节点后引入的金属栅电极，金属层的刻蚀存在着许多技术困难，已成为影响半导体器件成品率的一个重要因素。首先，为了防止大电流下的金属电迁移，提高器件可靠性，半导体器件中广泛采用由粘附层、阻挡层和导电层组成的多层结构，其中，用的金属通常有钛、钨、钛钨合金、铂、金等难熔金属，这些金属原子间的键能较高，刻蚀比较困难，在刻蚀过程中可能出现刻蚀剂残留、重金属污染、表面较大刻蚀损伤等问题。其次，随着半导体器件尺寸不断缩小，金属结构间距相应减小，而晶圆尺寸日趋增加，这就对金属刻蚀的均匀性提出了更高的要求，传统的各向同性湿法腐蚀也已无法满足金属微细间距的要求。如何实现微细间距、精细线条的金属刻蚀，保证刻蚀完全、图形完整、刻蚀均匀，已成为刻蚀工艺面临的一个突出技术难点。

发明内容

本发明的目的是提供一种半导体工艺方法，利于金属的完全、均匀刻蚀。该方法包括以下步骤：

a) 提供衬底，所述衬底上具有金属层；

b) 对所述金属层进行离子注入；

c) 对所述金属层进行干法刻蚀。

采用本发明提供的半导体工艺方法，通过对金属层进行离子注入，在金属层中引入损伤，破坏键能较高的金属键，然后再对金属层进行干法刻蚀，可以较容易地实现对金属层的完全、均匀刻蚀，以及精细间距金属刻蚀，不会产生刻蚀残留，或对其他结构或材料造成损伤，提高半导体器件的成品率及可靠性。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为根据本发明的半导体工艺方法的流程图；

图2至图6为根据本发明的一个优选实施例、按照图1所示流程半导体工艺方法的各个阶段的示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了各种特定的工艺和材料的例子，但是本领域技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。

下面对该半导体工艺方法进行阐述，参考图1，该方法包括：

步骤S101，提供衬底100，所述衬底100上具有金属层200，所述金属层200上具有掩膜层300；

步骤S102，对所述金属层进行离子注入；

步骤S103，对所述金属层进行干法刻蚀。

下面结合图2至图6对步骤S101至步骤S103进行说明。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。

参考图2和图3，执行步骤S101，所示为衬底100，在衬底上有金属层200。在本实施例中，衬底100包括硅衬底(例如硅晶片)。根据现有技术公知的设计要求，衬底100可以包括各种掺杂配置，即例如是P型衬底或者N型衬底。其他实施例中衬底100还可以包括其他基本半导体（如Ⅲ-Ⅴ族材料），例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400μm-800μm的厚度范围内。

可选地，在形成所述金属层200之前，在所述衬底上还可以形成栅极堆叠、侧墙、在所述栅极堆叠两侧形成源/漏区、层间介质层等，均未在图中示出。

优选地，所述金属层200是金属栅极、金属硅化物或者金属互连。

所述金属层200可以通过蒸发、溅射、化学气相淀积、原子层沉积、电镀的方法形成在所述衬底上，所述金属层200的厚度为20nm-3μm。所述金属层200的材料可以是钛（Ti）、钨（W）、铜（Cu）、铂（Pt）、铱（Ir）、钌（Ru）、金（Au）、铝（Al）、钼（Mo）、钴（Co）、铪（Hf）、钽（Ta），氮化钛（TiN）、氮化铪（HfN）、钽硅氮化物（TaSiN），及其组合，特别的，当衬底材料为硅时，所述金属层200可以是以上各种金属的硅化物。

所述掩膜层300的材料可以是光刻胶、有机聚合物、氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃及其组合。所述掩膜层300为光刻胶时，可以通过旋涂、喷胶的方法形成在所述金属层200上，并通过曝光、显影进行图形化。所述掩膜层为有机聚合物时，可以通过旋涂、升华的方法形成在所述金属层200上；而当所述掩膜层300为氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃时，可以通过化学气相淀积、溅射等合适的方法形成在所述金属层200上，然后，再沉积光刻胶作为掩膜，通过干法刻蚀或湿法腐蚀进行图形化，如图3所示。

参考图4，执行步骤S102，对所述金属层200进行离子注入。在本实施例中，在金属层中所注入的离子为硅或锗离子，注入能量为5~200keV，注入剂量为10¹¹~10¹⁶/cm²。采用离子注入可以精确地控制离子的注入深度，通过在金属层200中进行离子注入，可以破坏键能较高的金属键，在金属层中引入损伤，利于后续金属的干法刻蚀。如图4所示，210为经过离子注入的金属层部分。

参考图5和图6，执行步骤S103，对所述金属层210进行干法刻蚀，图6为去除掩膜层300后的剖面图。所述干法刻蚀的方法包括等离子体刻蚀、离子铣、反溅射、反应离子刻蚀。所述金属层210经过离子注入步骤，在膜层中引入了损伤，然后再采用半导体制造技术中常用的干法刻蚀方法，可以较容易的实现金属的完全刻蚀，不会产生刻蚀残留，或造成对其他材料或结构的损伤。

虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims

1.一种半导体工艺方法，该方法包括以下步骤：

a) 提供衬底，所述衬底上具有金属层；

b) 对所述金属层进行离子注入；

c) 对所述金属层进行干法刻蚀。

2.根据权利要求1所述的方法，其中，所述金属层是金属栅极、金属硅化物或金属互连。

3.根据权利要求1所述的方法，其中，所述步骤a）中，还包括，

在所述金属层上形成掩膜层；

对所述掩膜层进行图形化。

4.根据权利要求1所述的方法，其中，所述金属层的材料为钛、钨、铜、铂、铱、钌、金、铝、钼、钴、铪、钽，以上各种金属的硅化物，氮化钛、氮化铪、钽硅氮化物，或其组合。

5.根据权利要求1所述的方法，其中，所述离子注入方法所注入的离子为硅或锗。

6.根据权利要求1所述的方法，其中，所述离子注入方法的注入能量为5~200keV。

7.根据权利要求1所述的方法，其中，所述离子注入方法的注入剂量为10¹¹~10¹⁶/cm²。

8.根据权利要求1所述的方法，其中，所述干法刻蚀的方法包括等离子体刻蚀、离子铣、反溅射、或反应离子刻蚀。

9.根据权利要求2所述的方法，其中，所述掩膜层的材料包括光刻胶、有机聚合物、氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃或其组合。