JP2009231326A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2009231326A JP2009231326A JP2008071388A JP2008071388A JP2009231326A JP 2009231326 A JP2009231326 A JP 2009231326A JP 2008071388 A JP2008071388 A JP 2008071388A JP 2008071388 A JP2008071388 A JP 2008071388A JP 2009231326 A JP2009231326 A JP 2009231326A
- Authority
- JP
- Japan
- Prior art keywords
- land
- hole
- layer
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】前記ランドが、グランドプレーンや電源プレーンと対向、あるいは一部対向し、かつランド自身のあらゆる部分間で導通しており、なおかつランド内部に空隙部分を有することを特徴とする多層配線基板であって、前記ランド内部での最大の空隙の幅が、該ランドと接続するビアホール及びスルーホールの直径以下であることを特徴とする多層配線基板である。
【選択図】図2
Description
インターポーザーのサイズを小さくして、なおかつ配線の高密度化を実現するための方法として、インターポーザーの配線層を複数にして垂直方向に積層し、配線層相互の接続をとるビルドアップ工法がある。ビルドアップ工法においては、各配線層間で短絡のないように、配線層間に絶縁層を設け、配線層間の接続は所定の位置に配置されたビアホール及びスルーホールを介して行われるのが通常である。
っきし導通を取った部分を単にビアと記す)、スルーホールの接点など、線路のスケールが大きく変わる箇所があると、伝送特性は劣化する。また、導電体同士が、誘電体を挟んで対向する構造となっている部分があると、そこで一種のコンデンサが形成され、容量性起因のノイズを発生させることになる。
れに限定されるものではなく、目的に応じて選べばよい。また、市販のもので所望の厚さのものがなければ、市販のものにハーフエッチング処理をすることによって、所望の厚さを得ることができる。
(比較例1)
スルーホールのランドが、直径300μmの円形であり、その内部が完全に銅で充たされている構造をとっていることを除いては、実施例と全く同様の工程により、多層配線基板を得た。
(比較例2)
スルーホール5のランドが、外周において直径300μmの円形であり、その中心に直径150μmの円形の導体欠損部がある構造をとっていることを除けば、実施例と全く同様の工程により、多層配線基板を得た。
(高速伝送特性の評価)
実施例、および比較例1、比較例2の基板をプリント配線板に実装してサンプルとした。プリント配線板は、基板と1849個の半田ボールで接続され、そのうち、基板の外周部から一辺につき20本、計80本の信号線が引き出されており、プリント配線板上でさらに外側に引き出され、その末端は測定用のプローブが接触するための端子となっている。また、基板側でも最上層のランドを端子として使用でき、対応する両端に測定用プローブを当てることにより、高周波伝送特性の測定を行った。
実施例、および比較例1、比較例2の各基板に対して、テスト用半導体チップを実装し、断線、ショートの測定用回路を完成させた。これは、基板上面に設けた2ヶ所の端子を両端とし、スルーホールビアホールを介して、最上面から最下面まで降りて、また最上面に戻ってくる構造をとっている。
2・・・コアの導体層
3・・・ビルドアップ層の絶縁樹脂層
4・・・ビルドアップ層の導体層
5・・・スルーホール
6・・・スルーホールランド
7・・・ビアホール
8・・・ビアランド
9・・・ソルダーレジスト層
10・・・半田ボール
11・・・ICチップ
100・・・多層配線基板
101・・・コア層
102・・・ビルドアップ層
Claims (4)
- 誘電体層と導電体層が交互に積層され、該導電体層間の電気的導通をとるためのビアホール及びスルーホールの開口部に形成されたランドを有する多層配線基板において、該ランドが、グランドプレーンや電源プレーンと対向、あるいは一部対向し、かつランド自身のあらゆる部分間で連結しており、なおかつランド内部に空隙部分を有することを特徴とする多層配線基板。
- 上記ランド内部での最大の空隙の幅が、該ランドと接続するビアホール及びスルーホールの直径以下であることを特徴とする、請求項1に記載の多層配線基板。
- 前記ランドの形状が、渦巻き型であることを特徴とする請求項1又は2記載の多層配線基板。
- 前記ランドの形状が、サーペンタイン型であることを特徴とする請求項1又は2記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071388A JP2009231326A (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071388A JP2009231326A (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231326A true JP2009231326A (ja) | 2009-10-08 |
Family
ID=41246444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071388A Pending JP2009231326A (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231326A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263865A (ja) * | 1994-03-25 | 1995-10-13 | Oki Electric Ind Co Ltd | 薄膜多層配線基板 |
JP2003101233A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | 多層配線基板 |
JP2006086341A (ja) * | 2004-09-16 | 2006-03-30 | Tdk Corp | 多層基板及びその製造方法 |
JP2006196608A (ja) * | 2005-01-12 | 2006-07-27 | Fujikura Ltd | 回路配線基板及びその製造方法 |
JP2007059878A (ja) * | 2005-07-27 | 2007-03-08 | Seiko Epson Corp | 半導体装置、及び発振器 |
-
2008
- 2008-03-19 JP JP2008071388A patent/JP2009231326A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263865A (ja) * | 1994-03-25 | 1995-10-13 | Oki Electric Ind Co Ltd | 薄膜多層配線基板 |
JP2003101233A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | 多層配線基板 |
JP2006086341A (ja) * | 2004-09-16 | 2006-03-30 | Tdk Corp | 多層基板及びその製造方法 |
JP2006196608A (ja) * | 2005-01-12 | 2006-07-27 | Fujikura Ltd | 回路配線基板及びその製造方法 |
JP2007059878A (ja) * | 2005-07-27 | 2007-03-08 | Seiko Epson Corp | 半導体装置、及び発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2346310B1 (en) | Multilayer wiring circuit board | |
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US7750650B2 (en) | Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry | |
JP2005286112A (ja) | プリント配線板及びその製造方法 | |
EP1708552A2 (en) | Method of production of circuit board utilizing electroplating | |
TWI599281B (zh) | 封裝載板及其製作方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
TWI450656B (zh) | 電路板及其製作方法 | |
KR102046006B1 (ko) | 일반 인쇄회로기판을 활용한 고전류 전송 방법 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
US7629692B2 (en) | Via hole having fine hole land and method for forming the same | |
JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2009146926A (ja) | 多層配線板及びその製造方法 | |
JP2009231326A (ja) | 多層配線基板 | |
JP2004152915A (ja) | 多層配線基板およびその製造方法 | |
JP2004022713A (ja) | 多層配線基板 | |
JP3979086B2 (ja) | 半導体回路検査治具 | |
JP2001203294A (ja) | 半導体装置用多層配線基板 | |
JP2000165045A (ja) | プリント配線基板 | |
JP2009088334A (ja) | プリント配線板の製造方法 | |
KR20100052216A (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
CN113993293A (zh) | 一种细线路板制备方法 | |
JPH06232555A (ja) | 多層プリント配線板とその製造方法 | |
JPH077272A (ja) | 多層プリント配線板 | |
KR20070076950A (ko) | 다층 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110224 |
|
A521 | Written amendment |
Effective date: 20120223 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Effective date: 20120730 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |