JP2009231326A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2009231326A
JP2009231326A JP2008071388A JP2008071388A JP2009231326A JP 2009231326 A JP2009231326 A JP 2009231326A JP 2008071388 A JP2008071388 A JP 2008071388A JP 2008071388 A JP2008071388 A JP 2008071388A JP 2009231326 A JP2009231326 A JP 2009231326A
Authority
JP
Japan
Prior art keywords
land
hole
layer
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008071388A
Other languages
English (en)
Inventor
Susumu Maniwa
進 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2008071388A priority Critical patent/JP2009231326A/ja
Publication of JP2009231326A publication Critical patent/JP2009231326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】誘電体層と導電体層が交互に積層され、該導電体層間の電気的導通をとるためのビアホール及びスルーホールの開口部に形成されたランドを有する多層配線基板において、前記ランドの部分をビアホールやスルーホールと確実に接続するために、ある程度面積を大きくするとコンデンサの電極板の面積を大きくするのと同じ効果をもたらし、信号伝送上ノイズの増大を引き起こすという問題がある。
【解決手段】前記ランドが、グランドプレーンや電源プレーンと対向、あるいは一部対向し、かつランド自身のあらゆる部分間で導通しており、なおかつランド内部に空隙部分を有することを特徴とする多層配線基板であって、前記ランド内部での最大の空隙の幅が、該ランドと接続するビアホール及びスルーホールの直径以下であることを特徴とする多層配線基板である。
【選択図】図2

Description

本発明は、多層配線基板に係り、とくに優れた高周波特性を有する多層配線基板のランドの形状に関する。
近年、電子機器はますます小型化、多機能化、高機能化が進んでいる。これらに搭載される電子部品も小型化、高性能化しており、これに伴って電子部品を基板に接続、搭載するためのインターポーザーについても、小型化と配線の高密度化が求められている。
インターポーザーのサイズを小さくして、なおかつ配線の高密度化を実現するための方法として、インターポーザーの配線層を複数にして垂直方向に積層し、配線層相互の接続をとるビルドアップ工法がある。ビルドアップ工法においては、各配線層間で短絡のないように、配線層間に絶縁層を設け、配線層間の接続は所定の位置に配置されたビアホール及びスルーホールを介して行われるのが通常である。
このようなビルドアップ工法で作成されるインターポーザー用多層配線基板の一例を挙げる。
まず、絶縁層の両面に金属導体層を積層した構造のコア材にレーザー加工、パンチング等によってスルーホールを形成し、次にめっき等の方法により金属導体層を穴側壁に形成し表裏の導通をとった後にフォトリソグラフィー法等によって配線パターンを形成する。そのうえに、シート状の絶縁層を積層し、レーザー、ドリル等によって、ビアホールを形成したのちに、無電解めっき工程にて導体層を形成し、さらにそのうえに、フォトレジスト層を形成する。
次に、露光、現像によってフォトレジスト層のパターニングを行い、さらに電解めっき処理を施すことによって、フォトレジストが除去された開口部分に導電体を析出させる。
次に、すべてのフォトレジストを剥離したのちに、導体層にハーフエッチングを施し、無電解めっき工程にて形成した余分な導体層を除去し、配線パターンが完成する。
さらに、必要な場合は、導体配線層のうえに、絶縁体シートを積層し、上記の工程を繰り返してゆく。
ここで、コア材の絶縁樹脂層としては、BT(ビスマレイド・トリアジン)レジン系樹脂やガラスクロスにエポキシ樹脂を含浸されたものなどが用いられている。またビルドアップ層形成のための樹脂としては、エポキシ系、アラミド系などの中から、目的にあったものが選ばれる。
特開2002−26520号公報
前述した多層配線基板には以下の問題がある。多層配線基板に搭載されるチップが高性能化してゆくにしたがって、その扱う信号は高速化、すなわち高周波化する。その場合、多層配線基板には、高周波信号を正確に伝送する機能が要求される。
扱う信号が高速、高周波となってくると、多層配線基板の構造が、その伝送特性に大きな影響を与えるようになる。例えば、配線とビア(ビアホールを導体で埋設しあるいはめ
っきし導通を取った部分を単にビアと記す)、スルーホールの接点など、線路のスケールが大きく変わる箇所があると、伝送特性は劣化する。また、導電体同士が、誘電体を挟んで対向する構造となっている部分があると、そこで一種のコンデンサが形成され、容量性起因のノイズを発生させることになる。
上記の導電体同士の対向する部位について、しばしば問題となるのが、ビアやスルーホールを受ける開口部に形成されるパッド(ランド)の部分である。ランドはビアホールやスルーホールと確実に接続せねばならないため、それらの直径よりも、ある程度大きく作らねばならない。しかしそれはコンデンサの電極板の面積を大きくするのと同じ効果をもたらし、ノイズの増大を引き起こす。
本発明は、上記問題を解決するためのものであり、ビアやスルーホールとランドの接続性を維持したうえで、ランドの電極板の面積を減少させることを課題とする。
本発明の請求項1に係る発明は、誘電体層と導電体層が交互に積層され、該導電体層間の電気的導通をとるためのビアホール及びスルーホールの開口部に形成されたランドを有する多層配線基板において、該ランドが、グランドプレーンや電源プレーンと対向、あるいは一部対向し、かつランド自身のあらゆる部分間で連結しており、なおかつランド内部に空隙部分を有することを特徴とする多層配線基板である。
本発明の請求項2に係る発明は、上記ランド内部での最大の空隙の幅が、該ランドと接続するビアホール及びスルーホールの直径以下であることを特徴とする、請求項1に記載の多層配線基板である。
本発明の請求項3及び4に係わる発明は、上記ランドの形状を特定するもので、前記ランドの形状が、渦巻き型あるいはサーペンタイン型であることを特徴とする請求項1又は2記載の多層配線基板である。
本発明によれば、ビアホールやスルーホールとランドの接続性を良好に保ったうえで、高速伝送特性に優れた多層配線基板を提供できる。
以下、本発明の実施の形態を、図面を参照して説明する。
図1は、本発明の実施の形態による多層配線基板(ビルドアップ基板とも記す)の側断面図を示している。
ビルドアップ基板100は、絶縁樹脂層1と配線層2からなるコア層101と、絶縁樹脂層3と配線層4からなるビルドアップ層102、コア層101の表裏を接続するスルーホール5、コア層の配線層上に設けられ、スルーホール5と接続されるスルーホールランド6、ビルドアップ層と他層をつなぐビアホール7、ビアホール7と接続されるビアランド8、上面および下面の最外層に形成されるソルダーレジスト層9からなる。
コア層の絶縁樹脂層1としては、ガラス樹脂にエポキシ系樹脂やBT樹脂を含浸させシート状にしたものが好適に用いられるが、とくにこれらに限定されるものではない。厚さとしては、50μm〜2000μm程度のものが多いが、これに限定されるものではなく、目的によって使い分ければよい。コア層の導電体層としては、銅箔が好適に用いられるが、とくにこれらに限定されるものではない。厚さとしては、4μm〜35μmのものが多いが、こ
れに限定されるものではなく、目的に応じて選べばよい。また、市販のもので所望の厚さのものがなければ、市販のものにハーフエッチング処理をすることによって、所望の厚さを得ることができる。
コア材の所定の位置には、表裏の導体層の導通をとるためのスルーホール5が形成される。手順としては、まず所定の位置にレーザー加工、ドリル加工等により、コア材表裏面に垂直な穴を開ける。穴の直径は、目的に合わせて自由に選んでよいが、通常50μm〜500μm程度が用いられる。穴の導通をとる方法については、無電解めっき処理によって穴側壁に導電性物質を析出させる、穴に導電性ペーストをつめる、あるいはその組み合わせなどから、目的にあわせ、自由に選んでよい。
コア層の導電層には、回路パターンが形成される。この方法については、フォトリソグラフィー法により、レジストパターンを形成したのちに、エッチングによって、余分の導体を除去する方法などが用いられる。
回路パターン形成の際に、コア層の絶縁樹脂層に作られるスルーホールと接続するためのランドパターンが形成されるが、その例について、図2に示す。通常のランドパターンは、図2(a)に示すように、配線の先端に円、正方形などの形態に代表される導体部分が、内部に導体の欠損部をもたない形態で形成されている。ここで、以下では円、正方形などの形態を呈するランドの外周に囲まれた欠損部分を含まない閉領域を考えて、この閉領域をランドの内部と呼ぶ。この際、ランドは、対応するスルーホールと確実な導通を確保するために、必要十分な面積を与えられている。
本発明におけるランドは、例えば図2(b)にあるような渦巻き型、図2(c)にあるようなサーペンタイン型、図2(d)にあるような内部に導体の欠損部を設けたものなどのように、通常のランドと、外周の寸法は同様としながら、導体の面積は小さくしてあるものも含まれる。
特に図2(b)又は(c)のように渦巻き型あるいはサーペンタイン型であれば、ランド領域のいずれの場所にスルーホールが形成されてもランドと配線を回路パターンの線路と同一のスケールで接続することができる。また、図2(d)のようなパターンでは、ランド内部に均一に欠損部を設けることができる。
この際に重要な点として、ランド内の導体は、すべて連結していなければならないということである。例えば、図3(a)のように、島状に導体があると、図4(a)のように配線と連結している部分にスルーホールが接続された場合には、導通がとれるが、図4(b)のように、配線と連結していない部分にスルーホールが接続された場合に、導通が確保できない。
また、ランド内の導体欠損部については、それが大きすぎないことが重要である。例えば図3(b)のように、導体欠損部が大きすぎると、図5(a)のように、導体のある部分にスルーホールが接続されれば、導通がとれるが、図5(b)のように、導体のない部分にスルーホールが接続された場合に、導通が確保できない。
以上の理由から、導体欠損部の大きさについては、その幅について、対応するスルーホールの直径以下にする必要がある。
回路パターン形成後、ビルドアップ用の絶縁樹脂層3が積層される。樹脂の種類としては、エポキシ系、アラミド系などが用いられるが、とくにこれに限定されるものではない。樹脂の厚さも10μmから100μm程度が一般的であるが、とくにこれに限定されることはなく、用途に応じて使い分ければよい。
絶縁樹脂層3の積層後に内側の導体層との接続をとるためのビアホール7を作るため穴を開ける。穴を開ける方法については、レーザー加工、ドリル加工などから自由に選んでよい。また穴の大きさについては、直径30μmから300μm程度である場合が多いが、とくにこれに限定されるものではなく、目的に応じて自由に選んでよい。
続いて、絶縁樹脂層上に無電解めっき処理を施す。無電解めっき層は絶縁層表面で導体樹脂層の下地になると同時に、上記ビアホール内壁部でも形成される。
続いて、上記無電解めっき層上にセミアディティブ法により配線パターンを形成する。手順としては、まず無電解めっき層上にレジスト層を形成する。レジスト層の形成方法については、コーティング法、ドライフィルムラミネートなどから自由に選んでよい。
続いて、マスキングしての露光、現像により、レジスト層上にパターニングを施す。
続いて、レジストパターンを介して、無電解めっき層上に電解めっき処理を施す。電解めっき処理は、絶縁樹脂層上に配線パターンを形成するのと同時に、ビアホール内壁にも施される。電解めっきの厚さについては、3μm〜50μmであることが多いが、この範囲に限定されるものではなく、用途、レジストフィルムの厚さ等を考慮し、適宜選択してよい。
電解めっき処理後は、レジスト層の剥離を行い、それに続いてフラッシュエッチング処理を行う、フラッシュエッチング処理とは、短時間のエッチングを行うことにより、その上に電解めっき層が施されていない、無電解めっき層を除去し、配線パターンを完成させる処理のことを指す。
以上のプロセスを通すことによって、絶縁樹脂層の上には、所望の位置に回路パターンが形成される。
さらに導体配線層が必要な場合には、絶縁樹脂層の積層から、フラッシュエッチング処理による不要な無電解めっき層の除去までの工程を繰り返し行う。
最後に、通常の配線板と同様に最外層にソルダーレジスト9層形成や電極の表面めっき処理を行い、多層配線基板が完成する。
以下、実施例により本発明を具体的に説明する。
コア材として厚さ400μmの誘電体シートと、誘電体シートの両面に設置した厚さ12μmの銅箔からなる三菱瓦斯化学社製CCL−HL830を使用した。
コア材の所定の位置に、ドリル加工によって直径200μmの貫通孔をあけ、その内部にスクリーン印刷法により導電性ペーストを充填した。
続いて、表裏の銅箔上にフォトレジストとしてPMER(東京応化工業製)をコーティングし、80℃の温度下で30分間乾燥させた。次に、所定のパターンを有するフォトマスクを介して、露光、現像を行い、フォトレジストパターンを形成した。さらに、50℃、40°Beの塩化第2鉄溶液で銅露出部を溶解除去して配線パターンを形成し、さらに3%wtの水酸化ナトリウム水溶液にてすべてのレジストを剥離除去した。
この際、スルーホールのランドについては、外周は直径300μmの円として、その内部に直径30μmの円形の導体欠損部が30μmピッチで並んだ構造とした。
次に、コア材両面に、ビルドアップ絶縁樹脂として、味の素ファインテック社製のフィルム状絶縁樹脂ABF−GX13を真空ラミネータにて積層(170℃、30N/cm2)し、さらに200℃で1時間熱硬化することで絶縁樹脂層を形成した。
続いて、絶縁樹脂層の所望の位置に、UV-YAGレーザを用いて穴加工(直径50μm)を行なった。穴は絶縁樹脂層を貫通し、その下の配線パターンは破損しない深さで加工した。
続いて、絶縁樹脂層の上に、厚さ0.7μmで無電解めっき層を形成した。無電解めっきは、絶縁樹脂層の表面のみでなく、穴の内壁面にも形成された。
続いて、無電解めっき層を積層した絶縁樹脂層上全面にドライフィルムレジスト(日立化成工業社製RY−3325)をラミネートし、パターン露光(露光量60mJ/cm2)および現像(現像液:1%NaCO3)を行い、回路パタ―ンを形成した。ドライフィルムレジストの厚さは15μmであった。
続いて、電解めっき処理により、絶縁樹脂層上の開口部分、および絶縁樹脂層に形成したビアホールの内壁面に銅を析出させた。銅の厚さは絶縁樹脂層表面にて、厚さ10μmとなるように計算した条件にて析出させた。
続いて、レジストを剥離(剥離液:5%NaOH)した。
続いて、三菱ガス化学社製のエッチング液CPE−800を用いて、銅層のフラッシュエッチングを行った。その結果、樹脂層表面の無電解めっき層は除去され、所望の銅配線パターンが形成された。
続いて、樹脂層積層からフラッシュエッチングまでの工程を2度繰り返し、合計で表裏各3層のビルドアップ層を形成した。この際に最外層となる、ビルドアップ層の導体パターンには、半導体チップと接続するためのランドおよび、マザーボードと接続するためのランドを形成した。
続いて、回路を形成した導電層のうえに、日立化成社製ドライフィルムソルダーレジストSR7200を積層し、パターン露光(露光量400mJ/cm2)および現像(現像液:1%NaCO3)をおこない、電極ランド部のみが露出するようにした。
続いて、無電解めっき法により、電極ランドパターン上に、Niめっき(厚さ3μm)、さらにその上にAuめっき(厚さ0.05μm)を析出させ多層配線基板を得た。
(比較例1)
スルーホールのランドが、直径300μmの円形であり、その内部が完全に銅で充たされている構造をとっていることを除いては、実施例と全く同様の工程により、多層配線基板を得た。
(比較例2)
スルーホール5のランドが、外周において直径300μmの円形であり、その中心に直径150μmの円形の導体欠損部がある構造をとっていることを除けば、実施例と全く同様の工程により、多層配線基板を得た。
(高速伝送特性の評価)
実施例、および比較例1、比較例2の基板をプリント配線板に実装してサンプルとした。プリント配線板は、基板と1849個の半田ボールで接続され、そのうち、基板の外周部から一辺につき20本、計80本の信号線が引き出されており、プリント配線板上でさらに外側に引き出され、その末端は測定用のプローブが接触するための端子となっている。また、基板側でも最上層のランドを端子として使用でき、対応する両端に測定用プローブを当てることにより、高周波伝送特性の測定を行った。
また、基板側の測定用配線は、ストリップライン構造をとっており、プリント配線板のほうはマイクロストリップライン構造をとっている。特性インピーダンスは基板、プリント配線板ともに50Ωに合わせてある。
測定方法としては、Sパラメータを調べ、インプットに対するアウトプットの透過特性をもって伝送特性を評価した。測定機器としては、Agilent社製のネットワークアナライザ「8722ES」を用いた。測定周波数は、最大40GHzまでとした。
(スルーホールの接続信頼性の評価)
実施例、および比較例1、比較例2の各基板に対して、テスト用半導体チップを実装し、断線、ショートの測定用回路を完成させた。これは、基板上面に設けた2ヶ所の端子を両端とし、スルーホールビアホールを介して、最上面から最下面まで降りて、また最上面に戻ってくる構造をとっている。
この一次実装サンプルについて、冷熱衝撃試験を行った。手順を以下に示す。
まず、すべてのサンプルに対し、JESD22-A113Dに規定の前処理を行った。具体的には、まず−40℃から60℃の温度サイクルに5サイクル通し、次に125℃のオーブンに24時間入れ、その後、30℃―60%RHの恒温恒湿槽にて192時間保存し、そこから取り出して直ちに、鉛フリー半田使用を想定したリフロープロファイルにて、3サイクルのリフロー過程にとおした。その後、端子部に結線したうえで、冷熱衝撃試験機に投入した。条件としては、125℃―15分と−55℃―15分を1000サイクル繰り返し、その間の回路の抵抗値を常時モニターしておく。この試験において起きる不良は、主として断線であるので、抵抗値が極端に上がる事により、発見することができる。
高速伝送特性の評価結果を表1に、スルーホールの接続信頼性の評価結果を表2にそれぞれ示す。
表1より明らかなように、実施例においては、スルーホールのランドの部分の面積が小さく設計されていることにより、容量性のノイズが減少しており、比較例1と比べて、高速伝送特性が良好である。
また、比較例2においても、同じ理由により、高速伝送特性が良好である。
次に表2から明らかなように、実施例においては、スルーホールとランドの接続に必要十分な銅を、ランドに残してあるため、比較例1と比べて、スルーホールの接続信頼性において、同様な結果を得ている。
一方、比較例2においては、ランドの中の導体欠損部が大きすぎるため、スルーホールとの十分な接続強度が得られず、冷熱衝撃試験をパスできていない。
上記に示したように、本実施例に係わる多層配線基板の構造であると、スルーホールランドの外周の大きさは変えることなく、導体の面積を減少させることにより、スルーホールとランドの接続性を損ねることなく、良好な高速伝送特性を達成することができる。
本発明になる多層配線基板の側断面図。 (a)従来のスルーホールランドを平面視で見た形状の一例。(b)〜(d)本発明になるスルーホールランドを平面視で見た形状の例。 (a)(b)本発明において、禁止されるスルーホールランドの形状の上面図。 (a)(図3)(a)において禁止される形状のスルーホールランドとスルーホールが、導通を伴う接続をした場合を説明する図。(b) (図3)(a)において禁止される形状のスルーホールランドとスルーホールが、導通を伴わない接続をした場合を説明する図。 (a)(図3)(b)において禁止される形状のスルーホールランドとスルーホールが、導通を伴う接続をした場合を説明する図。(b)(図3)(b)において禁止される形状のスルーホールランドとスルーホールが、導通を伴わない接続をした場合を説明する図。
符号の説明
1・・・コアの絶縁樹脂層
2・・・コアの導体層
3・・・ビルドアップ層の絶縁樹脂層
4・・・ビルドアップ層の導体層
5・・・スルーホール
6・・・スルーホールランド
7・・・ビアホール
8・・・ビアランド
9・・・ソルダーレジスト層
10・・・半田ボール
11・・・ICチップ
100・・・多層配線基板
101・・・コア層
102・・・ビルドアップ層

Claims (4)

  1. 誘電体層と導電体層が交互に積層され、該導電体層間の電気的導通をとるためのビアホール及びスルーホールの開口部に形成されたランドを有する多層配線基板において、該ランドが、グランドプレーンや電源プレーンと対向、あるいは一部対向し、かつランド自身のあらゆる部分間で連結しており、なおかつランド内部に空隙部分を有することを特徴とする多層配線基板。
  2. 上記ランド内部での最大の空隙の幅が、該ランドと接続するビアホール及びスルーホールの直径以下であることを特徴とする、請求項1に記載の多層配線基板。
  3. 前記ランドの形状が、渦巻き型であることを特徴とする請求項1又は2記載の多層配線基板。
  4. 前記ランドの形状が、サーペンタイン型であることを特徴とする請求項1又は2記載の多層配線基板。
JP2008071388A 2008-03-19 2008-03-19 多層配線基板 Pending JP2009231326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008071388A JP2009231326A (ja) 2008-03-19 2008-03-19 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071388A JP2009231326A (ja) 2008-03-19 2008-03-19 多層配線基板

Publications (1)

Publication Number Publication Date
JP2009231326A true JP2009231326A (ja) 2009-10-08

Family

ID=41246444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008071388A Pending JP2009231326A (ja) 2008-03-19 2008-03-19 多層配線基板

Country Status (1)

Country Link
JP (1) JP2009231326A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263865A (ja) * 1994-03-25 1995-10-13 Oki Electric Ind Co Ltd 薄膜多層配線基板
JP2003101233A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 多層配線基板
JP2006086341A (ja) * 2004-09-16 2006-03-30 Tdk Corp 多層基板及びその製造方法
JP2006196608A (ja) * 2005-01-12 2006-07-27 Fujikura Ltd 回路配線基板及びその製造方法
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263865A (ja) * 1994-03-25 1995-10-13 Oki Electric Ind Co Ltd 薄膜多層配線基板
JP2003101233A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 多層配線基板
JP2006086341A (ja) * 2004-09-16 2006-03-30 Tdk Corp 多層基板及びその製造方法
JP2006196608A (ja) * 2005-01-12 2006-07-27 Fujikura Ltd 回路配線基板及びその製造方法
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器

Similar Documents

Publication Publication Date Title
EP2346310B1 (en) Multilayer wiring circuit board
US8586875B2 (en) Wiring board and method for manufacturing the same
US7750650B2 (en) Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
JP2005286112A (ja) プリント配線板及びその製造方法
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
TWI599281B (zh) 封裝載板及其製作方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
TWI450656B (zh) 電路板及其製作方法
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US7629692B2 (en) Via hole having fine hole land and method for forming the same
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
JP2009146926A (ja) 多層配線板及びその製造方法
JP2009231326A (ja) 多層配線基板
JP2004152915A (ja) 多層配線基板およびその製造方法
JP2004022713A (ja) 多層配線基板
JP3979086B2 (ja) 半導体回路検査治具
JP2001203294A (ja) 半導体装置用多層配線基板
JP2000165045A (ja) プリント配線基板
JP2009088334A (ja) プリント配線板の製造方法
KR20100052216A (ko) 랜드리스 인쇄회로기판 및 그 제조방법
CN113993293A (zh) 一种细线路板制备方法
JPH06232555A (ja) 多層プリント配線板とその製造方法
JPH077272A (ja) 多層プリント配線板
KR20070076950A (ko) 다층 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110224

A521 Written amendment

Effective date: 20120223

Free format text: JAPANESE INTERMEDIATE CODE: A523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Effective date: 20120730

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205