JP2006196608A - 回路配線基板及びその製造方法 - Google Patents
回路配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2006196608A JP2006196608A JP2005005494A JP2005005494A JP2006196608A JP 2006196608 A JP2006196608 A JP 2006196608A JP 2005005494 A JP2005005494 A JP 2005005494A JP 2005005494 A JP2005005494 A JP 2005005494A JP 2006196608 A JP2006196608 A JP 2006196608A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit wiring
- substrate portion
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】回路配線基板1において、互いに誘電率が異なり板面に沿う方向に相互に隣接された第1基板部分21及び第2基板部分22によって構成された平板状の絶縁基板2と、少なくとも前記第2基板部分22に設けられた受動素子と、前記受動素子の電極部分を構成する素子用導電層C1a乃至C5a、L1、L2等と、前記導電層に電気的に接続され前記第1基板部分に設けられた回路配線層31a乃至34a等とを備え、前記第1及び第2基板部分はそれぞれの板面が前記絶縁基板の平板状板面にほぼ面一に揃うように配置され、前記素子用導電層及び回路配線層は前記絶縁基板の板面上に並置されている。
【選択図】図1
Description
第1内蔵方法:予め製造された個別の受動素子チップ部品を回路配線基板に内蔵する方法である(一例として松下電器産業社のSIMPACTやDTサーキットテクノロジー社のB2itプリント配線板などの技術がある)。この場合、実装部品点数の増加に従い実装工程が益々煩雑となりチップ部品の現行以上の薄形化及びチップ部品を含む配線基板全体の薄形化が困難な傾向にある。
前記隙間G補填に係わる導通化処理及び金属メッキ工程において、前記第1製法例の図3(e)の工程と同様に、前記第1基板部分21上の銅箔30と前期第2基板部分22上のキャパシタ電極用CXa(素子用導体層)の銅箔とが相互に連続するよう同一層化処理され、前記同一層化された銅箔表面は絶縁基板2表面全体に亘って連続して広がる平坦表面に形成される。
2 絶縁基板
21 第1基板部分
22、22L、22R 第2基板部分
23 開口部
24、VH ビアホール
30 銅箔
31a乃至34a、31b乃至38b、38a、39a 回路配線層
40 絶縁基台
41 平坦化絶縁樹脂層
42 プリプレグ
C1乃至C5、CXa、CXb キャパシタ
C1a乃至C5a、C1b乃至C5b キャパシタ電極
G 隙間
L、L1、L2 インダクタ(電極)
R1、R2 抵抗層
Ra、Rb 抵抗端電極
Tc、Tx、Ty、Tz 層間導電路
Claims (6)
- 互いに誘電率が異なり板面に沿う方向に相互に隣接された第1基板部分及び第2基板部分によって構成された平板状の絶縁基板と、少なくとも前記第2基板部分に設けられた受動素子と、前記受動素子の電極部分を構成する素子用導電層と、前記導電層に電気的に接続され前記第1基板部分に設けられた回路配線層とを備え、前記第1及び第2基板部分はそれぞれの板面が前記絶縁基板の平板状板面にほぼ面一に揃うように配置され、前記素子用導電層及び回路配線層は前記絶縁基板の板面上に並置されていることを特徴とする回路配線基板。
- 請求項1に記載の回路配線基板において、前記板状第2基板部分は第1基板部分よりも大きな誘電率の高誘電体によって構成され、前記第2基板部分の受動素子は、前記高誘電体の第2基板部分からなるキャパシタ誘電体層及びその誘電体層両面にそれぞれ形成された前記素子用導電層からなるキャパシタ電極を有するキャパシタであることを特徴とする回路配線基板。
- 請求項1又は請求項2に記載の回路配線基板において、前記第1基板部分の一部表面に、インダクタパターン化された素子用導電層からなるインダクタが設けられていることを特徴とする回路配線基板。
- 請求項1に記載の回路配線基板において、前記第2基板部分は第1基板部分よりも小さい誘電率の低誘電体によって構成され、前記第2基板部分上にインダクタパターン化された素子用導電層からなるインダクタが設けられていることを特徴とする回路配線基板。
- 互いに誘電率が異なり板面に沿う方向に相互隣接する第1及び第2基板部分によって構成された絶縁基板、少なくとも前記第2基板部分に設けられた受動素子、前記受動素子の電極部分を構成する素子用導電層及び前記第1基板部分に設けられた回路配線層を有する受動素子内蔵形の回路配線基板の製造方法であって、少なくとも片側板面に金属箔がそれぞれ積層され誘電率が互に異なる平板状の第1及び第2絶縁基板材料を用意する工程と、前記第1絶縁基板材料及びその積層金属箔の前記第2基板部分に対応する部分に開口部を設けることによって前記第1基板部分を形成する工程と、前記第2絶縁基板材料及びその積層金属箔を前記開口部とほぼ同一形状及び寸法に加工することによって前記第2基板部分を形成する工程と、前記各基板部分の各積層金属箔が同一板面に沿って並置されるように前記第2基板部分を前記開口部に組み込むことによって前記絶縁基板を形成する工程と、前記第1及び第2基板部分の各金属箔相互の隣接部分を連結して同一層化処理を施す工程と、前記同一層化された金属箔に回路パターンニングを施すことによって回路配線層及び素子用導電層を形成する工程とを備えたことを特徴とする回路配線基板の製造方法。
- 互いに誘電率が異なり板面に沿う方向に相互隣接する第1及び第2基板部分によって構成された絶縁基板、少なくとも前記第2基板部分に設けられた受動素子、前記受動素子の電極部分を構成する素子用導電層及び前記第1基板部分に設けられた回路配線層を有する受動素子内蔵形の回路配線基板の製造方法であって、平板状の第1絶縁基板材料の前記第2基板部分に対応する部分に開口部を設けることによって第1基板部分を形成する工程と、前記第1絶縁基板材料と誘電率が異なる平板状の第2絶縁基板材料を前記開口部とほぼ同一形状及び寸法の外形を有するように加工して前記第2基板部分を形成する工程と、前記各基板部分の板面が面一に揃うように前記第2基板部分を前記開口部に組み込むことによって前記絶縁基板を形成する工程と、前記第1及び第2基板部分を含む前記絶縁基板の板面上に導電材料層を形成する工程と、前記導電材料層に回路パターンニングを施すことによって前記回路配線層及び素子用導電層を形成する工程とを備えたことを特徴とする回路配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005494A JP4616016B2 (ja) | 2005-01-12 | 2005-01-12 | 回路配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005494A JP4616016B2 (ja) | 2005-01-12 | 2005-01-12 | 回路配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196608A true JP2006196608A (ja) | 2006-07-27 |
JP4616016B2 JP4616016B2 (ja) | 2011-01-19 |
Family
ID=36802454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005494A Expired - Fee Related JP4616016B2 (ja) | 2005-01-12 | 2005-01-12 | 回路配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4616016B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231326A (ja) * | 2008-03-19 | 2009-10-08 | Toppan Printing Co Ltd | 多層配線基板 |
JP2018079340A (ja) * | 2018-01-04 | 2018-05-24 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療機器用基板および医療機器 |
US10749244B2 (en) | 2014-10-27 | 2020-08-18 | Sony Olympus Medical Solutions Inc. | Substrate for medical device and medical device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278399A (ja) * | 1987-05-11 | 1988-11-16 | Japan Radio Co Ltd | 混成厚膜回路の構成方法 |
JPH0669663A (ja) * | 1992-08-18 | 1994-03-11 | Sony Corp | コンデンサ内蔵多層基板 |
JPH11243306A (ja) * | 1998-02-25 | 1999-09-07 | Murata Mfg Co Ltd | 高周波モジュールおよびそれを用いた通信装置 |
JP2004228566A (ja) * | 2003-01-21 | 2004-08-12 | Friwo Geraetebau Gmbh | 集積された受動部品を有する回路キャリアの製造方法 |
-
2005
- 2005-01-12 JP JP2005005494A patent/JP4616016B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278399A (ja) * | 1987-05-11 | 1988-11-16 | Japan Radio Co Ltd | 混成厚膜回路の構成方法 |
JPH0669663A (ja) * | 1992-08-18 | 1994-03-11 | Sony Corp | コンデンサ内蔵多層基板 |
JPH11243306A (ja) * | 1998-02-25 | 1999-09-07 | Murata Mfg Co Ltd | 高周波モジュールおよびそれを用いた通信装置 |
JP2004228566A (ja) * | 2003-01-21 | 2004-08-12 | Friwo Geraetebau Gmbh | 集積された受動部品を有する回路キャリアの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231326A (ja) * | 2008-03-19 | 2009-10-08 | Toppan Printing Co Ltd | 多層配線基板 |
US10749244B2 (en) | 2014-10-27 | 2020-08-18 | Sony Olympus Medical Solutions Inc. | Substrate for medical device and medical device |
US11751325B2 (en) | 2014-10-27 | 2023-09-05 | Sony Olympus Medical Solutions Inc. | Substrate for medical device and medical device |
JP2018079340A (ja) * | 2018-01-04 | 2018-05-24 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療機器用基板および医療機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4616016B2 (ja) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2008044483A1 (ja) | 複合電気素子 | |
US10608609B2 (en) | LC filter and method of manufacturing LC filter | |
JP4753380B2 (ja) | 下面電極型固体電解コンデンサ | |
JP4616016B2 (ja) | 回路配線基板の製造方法 | |
JP6263167B2 (ja) | 多層基板および多層基板の製造方法 | |
JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
US8083954B2 (en) | Method for fabricating component-embedded printed circuit board | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
US7871892B2 (en) | Method for fabricating buried capacitor structure | |
KR20060114562A (ko) | 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법 | |
JP2005045112A (ja) | 部品内蔵フレキシブル回路基板およびその製造方法 | |
US20110048777A1 (en) | Component-Embedded Printed Circuit Board | |
JP2009049241A (ja) | 電子部品内蔵基板 | |
US20090021887A1 (en) | Multi-layer capacitor and wiring board having a built-in capacitor | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP4398201B2 (ja) | 複合高周波部品 | |
JP2002270465A (ja) | 積層電子部品の端子電極 | |
JP2003347160A (ja) | 多連型コンデンサ | |
JP2002100697A (ja) | 電子部品およびそれを備える電子装置 | |
US20050269013A1 (en) | Method for manufacturing monolithic ceramic electronic component | |
JP2002222730A (ja) | 積層型複合デバイス | |
JP2023042086A (ja) | 電子デバイス及び電子デバイスの製造方法 | |
JP4802575B2 (ja) | 電気回路基板 | |
JP2009049242A (ja) | 電子部品内蔵基板 | |
JP2005167624A (ja) | 積層型電子部品、無線装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101021 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4616016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |