JP2009224356A - ZnO-BASED TRANSISTOR - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ZnO-based transistor capable of configuring high-performance and high-quality channel regions. <P>SOLUTION: On an Mg<SB>Z</SB>ZnO substrate 1, an Mg<SB>X</SB>ZnO layer 2 and an Mg<SB>Y</SB>ZnO layer 3 are laminated. Two-dimensional electron gas is generated on the interface of the Mg<SB>X</SB>ZnO layer 2 and an Mg<SB>Y</SB>ZnO layer 3. A gate insulation film or an organic matter electrode 4 is formed in contact with the Mg<SB>Y</SB>ZnO layer 3. A gate electrode 5 is formed on the gate insulation film or the organic matter electrode 4, and a source electrode 6 and a drain electrode 7 are formed on a donor-doped section 3a each. In this manner, the channel region of a transistor is formed by an MgZnO layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、絶縁ゲート構造を有するＺｎＯ系トランジスタに関する。   The present invention relates to a ZnO-based transistor having an insulated gate structure.

近年、多機能物質として酸化物が注目されており、研究成果が次々と発表されているが、問題点もある。例えば、青色ＬＥＤに用いられる窒化物では、いくつか機能の違う薄膜を積層したりエッチングしたりすることにより、特異な機能を発現するデバイスを作製することができるが、酸化物は薄膜形成法がスパッタかＰＬＤ（パルスレーザーデポジション）などに限られており、半導体素子のような積層構造を作製しにくい。スパッタは通常結晶薄膜を得るのが難しく、ＰＬＤは基本的に点蒸発であるので、２インチ程度であっても大面積化が困難である。   In recent years, oxides have attracted attention as multifunctional materials, and research results have been published one after another, but there are also problems. For example, with nitrides used in blue LEDs, devices that exhibit unique functions can be fabricated by laminating or etching thin films with different functions. It is limited to sputtering or PLD (pulse laser deposition), and it is difficult to produce a laminated structure like a semiconductor element. Sputtering usually makes it difficult to obtain a crystalline thin film, and PLD is basically point evaporation, so it is difficult to increase the area even if it is about 2 inches.

酸化物で半導体素子のような構造が作れる手法としてプラズマを使った分子線エピタキシー法（Plasma assisted molecular beam epitaxy :PAMBE）が行われている。これを使った研究として最も注目されているものの一つがＺｎＯ系化合物である。   Plasma assisted molecular beam epitaxy (PAMBE) has been performed as a method for producing a semiconductor-like structure with an oxide. One of the most noticeable researches using this is a ZnO-based compound.

ＺｎＯやＭｇＺｎＯは、ウルツアイトという結晶構造で構成されているが、その結晶構造に起因して自発的な電気双極子モーメントを持っている。双極子モーメントは分極電荷を発生させるため、双極子モーメントが不連続になる界面では、分極電荷の差に相当するキャリア蓄積が発生する。この不連続面に同時にポテンシャルバリアが存在すると、電子は２次元ガスとなるため、ＨＥＭＴ（高電子移動度トランジスタ）が構成できる。これが、ＡｌＧａＮ／ＧａＮの界面を用いてＧａＮ系半導体でＨＥＭＴが盛んに研究されている理由である。   ZnO and MgZnO have a crystal structure called wurtzite, but have a spontaneous electric dipole moment due to the crystal structure. Since the dipole moment generates polarization charge, carrier accumulation corresponding to the difference in polarization charge occurs at the interface where the dipole moment is discontinuous. If a potential barrier simultaneously exists on this discontinuous surface, electrons become a two-dimensional gas, so that a HEMT (High Electron Mobility Transistor) can be configured. This is the reason why HEMTs are actively studied in GaN-based semiconductors using the AlGaN / GaN interface.

近年、ＺｎＯ／ＭｇＺｎＯの界面においても、非特許文献１に示すように、２次元電子ガスが存在することがわかった。上記文献では、２次元電子ガスの低温（絶対温度２ケルビン）での電子移動度は、６０００ｃｍ^２Ｖ^−１ｓ^−１程度であったが、最近我々の得た結果では、既出願の特願２００８−２１９５３に示したように、１４０００ｃｍ^２Ｖ^−１ｓ^−１を超える値を出すことがわかり、ＨＥＭＴ応用への展望が開けてきた。 In recent years, it has been found that a two-dimensional electron gas exists at the ZnO / MgZnO interface as shown in Non-Patent Document 1. In the above document, the electron mobility at a low temperature of the two-dimensional electron gas (absolute temperature 2 Kelvin) was about 6000 cm ² V ⁻¹ s ^−1. As shown in 2008-21953, it was found that a value exceeding 14000 cm ² V ⁻¹ s ⁻¹ was obtained, and the prospects for HEMT application have been opened.

ＨＥＭＴ構造には、ドレイン、ソース、ゲート等が形成されるが、ゲート構造には、ショットキー型や絶縁体を用いたＭＩＳ型、ＭＯＳ型のものが提案されている。ゲートの制御動作は、トランジスタの性能を決定する上で、重要な要素である。ＨＥＭＴでは、電界で流れるキャリアの量を制御し、オン・オフのスイッチングを行なうが、その際に半導体中でキャリアが流れ、制御される部分をチャネルと呼ぶ。したがって、チャネル領域には、ゲート制御動作が高速に行え、かつ安定動作する材料が求められる。
A Tsukazaki et al., Science315(2007)1338 In the HEMT structure, a drain, a source, a gate, and the like are formed. As the gate structure, a Schottky type, an MIS type using an insulator, and a MOS type are proposed. The gate control operation is an important factor in determining the performance of the transistor. In the HEMT, the amount of carriers flowing in an electric field is controlled to perform on / off switching. A carrier flows and is controlled in a semiconductor at that time. Therefore, a material that can perform gate control operation at high speed and stably operate is required for the channel region.
A Tsukazaki et al., Science315 (2007) 1338

しかし、従来、ＺｎＯ系半導体のトランジスタを提案する場合は、ＺｎＯを用いた構造が大半であった。ＺｎＯをチャネル領域に用いた場合は、膜厚によって、ドナー濃度が変化したり、余分な準位の発生が大きかったりして、高性能、高品質のチャネルを形成することができず、トランジスタを高速に、かつ安定に動作させることができなかった。   However, conventionally, in the case of proposing a ZnO-based semiconductor transistor, a structure using ZnO has been mostly used. When ZnO is used for the channel region, the donor concentration changes depending on the film thickness, or the generation of extra levels is large, so that a high-performance and high-quality channel cannot be formed. It was not possible to operate at high speed and stably.

本発明は、上述した課題を解決するために創案されたものであり、高性能、高品質のチャ領域を構成することができるＺｎＯ系トランジスタを提供することを目的としている。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a ZnO-based transistor that can constitute a high-performance, high-quality tea region.

上記目的を達成するために、請求項１記載の発明は、基板上にＺｎＯ系半導体層が少なくとも１層積層されたＺｎＯ系トランジスタであって、ＺｎＯ系半導体層のうち、チャネル領域を構成するのはＭｇ_ＸＺｎＯ（０＜Ｘ＜１）層であることを特徴とするＺｎＯ系トランジスタである。 In order to achieve the above object, the invention described in claim 1 is a ZnO-based transistor in which at least one ZnO-based semiconductor layer is stacked on a substrate, and the channel region is formed in the ZnO-based semiconductor layer. Is a ZnO type transistor characterized by being a Mg _X ZnO (0 <X <1) layer.

また、請求項２記載の発明は、前記Ｍｇ_ＸＺｎＯ（０＜Ｘ＜１）層上に積層されたＭｇ_ＹＺｎＯ（０＜Ｙ＜１）層を有し、Ｍｇ組成がＸ＜Ｙを満たすとともに、前記Ｍｇ_ＸＺｎＯ層とＭｇ_ＹＺｎＯ層の界面に発生する電子蓄積領域をチャネル領域とする請求項１に記載のＺｎＯ系トランジスタである。 The invention of claim 2 wherein has the _{Mg X ZnO (0 <X <} 1) Mg Y ZnO laminated on layer (0 <Y <1) layer, Mg composition satisfies X <Y The ZnO-based transistor according to claim 1, wherein an electron accumulation region generated at an interface between the Mg _X ZnO layer and the Mg _Y ZnO layer is a channel region.

本発明のＺｎＯ系トランジスタによれば、基板上にＺｎＯ系半導体層が少なくとも１層積層されており、このＺｎＯ系半導体層のうち、チャネル領域を構成するのはＭｇ成分が含まれたＭｇＺｎＯ層であるので、ＺｎＯ層をチャネル領域に用いた場合と比較して、高性能、高品質のチャネルを形成でき、トランジスタの高速安定動作を行うことができる。   According to the ZnO-based transistor of the present invention, at least one ZnO-based semiconductor layer is stacked on a substrate, and among these ZnO-based semiconductor layers, a channel region is composed of an MgZnO layer containing an Mg component. Therefore, as compared with the case where the ZnO layer is used for the channel region, a high-performance and high-quality channel can be formed, and high-speed stable operation of the transistor can be performed.

以下、図面を参照して本発明の一実施形態を説明する。まず、Ｍｇ成分が含まれたＭｇＺｎＯがＺｎＯよりも性能が優れており、電界効果トランジスタ等のチャネル領域に用いると最適なことを以下に示す。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. First, the following shows that MgZnO containing an Mg component is superior in performance to ZnO and is optimal for use in a channel region of a field effect transistor or the like.

第１に、ＭｇＺｎＯ膜中では、深さにかかわらず、ドナー濃度が安定しているが、ＺｎＯではドナー濃度が膜厚とともに増える傾向がある。第２に、我々が見出し、既出願の特願２００７−２５１４８２に詳しく説明しているが、ＭｇＺｎＯの方がＺｎＯよりもバンド端のフォトルミネッセンス発光強度が大きいことである。  First, in the MgZnO film, the donor concentration is stable regardless of the depth, but in ZnO, the donor concentration tends to increase with the film thickness. Secondly, as we have found and described in detail in Japanese Patent Application No. 2007-251482, MgZnO has higher photoluminescence emission intensity at the band edge than ZnO.

第３に、時間分解フォトルミネッセンス評価をするとＺｎＯよりも長く光り続け、深い準位等に代表される準位が少ない。すなわち、余分な準位の発生が小さい。これは、既出願の特願２００８−４０１１８でも述べているが、再度説明する。  Third, when time-resolved photoluminescence evaluation is performed, the light continues to shine longer than ZnO, and there are few levels typified by deep levels. That is, the generation of extra levels is small. This is also described in the already filed Japanese Patent Application No. 2008-40118.

図８は、時間分解フォトルミネセンス（ＴＲＰＬ）と呼ばれるもので、外部レーザで励起した後の時間経過を横軸に、ある任意に選んだ波長のＰＬ光強度（この場合は、ＺｎＯとＭｇＺｎＯのバンド端の強度）を縦軸に取り、ＰＬ光強度の減衰具合を示したものである、発光成分、非発光成分を見積もり時に用いられる。  FIG. 8 shows what is called time-resolved photoluminescence (TRPL). The PL light intensity (in this case, ZnO and MgZnO) of an arbitrarily selected wavelength is plotted on the horizontal axis with the passage of time after excitation by an external laser. The intensity of the band edge) is taken on the vertical axis, and the light emission component and the non-light emission component, which indicate the degree of attenuation of the PL light intensity, are used for estimation.

図８（ａ）は、ＭｇＺｎＯのＴＲＰＬスペクトルを、図８（ｂ）は、ＺｎＯのＴＲＰＬスペクトルを表わす。また、図８の（ａ）、（ｂ）ともに、横軸は最初のＰＬ発光からの経過時間（単位：ｎｓ）を、縦軸はＰＬ強度を示し、ＰＬ測定のときに通常用いられる任意単位（対数スケール）で表す。  8A shows the TRPL spectrum of MgZnO, and FIG. 8B shows the TRPL spectrum of ZnO. 8 (a) and 8 (b), the horizontal axis indicates the elapsed time (unit: ns) from the first PL emission, the vertical axis indicates the PL intensity, and an arbitrary unit usually used for PL measurement. (Logarithmic scale).

ＰＬ強度の時間変化で、ＰＬ強度が指数関数的に減衰していることが、余計な発光準位がないことを表す。グラフ上ではＰＬ強度の対数を取った場合、１直線状になっているものが良い。実線が測定曲線を、複数の指数関数の組み合わせでフィットした場合のフィッティング結果を示す。１直線ならば指数関数は１つだけ用いられる。図８（ｂ）のように、ＺｎＯでは１直線にならないが、図８（ａ）のように、ＭｇＺｎＯは１直線になる。したがって、ＭｇＺｎＯの方が余計な準位の発生が少なく、最適化が容易で、成長条件の許容範囲が広く、デバイス材料として適していることがわかる。  An exponential decay of the PL intensity with time change of the PL intensity indicates that there is no extra emission level. When the logarithm of the PL intensity is taken on the graph, it is preferable that the line is linear. The solid line indicates the fitting result when the measurement curve is fitted with a combination of a plurality of exponential functions. If there is one straight line, only one exponential function is used. As shown in FIG. 8B, ZnO does not become a straight line, but as shown in FIG. 8A, MgZnO becomes a straight line. Therefore, it can be seen that MgZnO is less likely to generate extra levels, is easy to optimize, has a wide allowable range of growth conditions, and is suitable as a device material.

以上の内容は全て、ＭｇＺｎＯの方が結晶性を保ちやすいことを示しており、ＺｎＯよりはＭｇＺｎＯが半導体として制御しやすいものであることを示している。   All of the above contents indicate that MgZnO is easier to maintain crystallinity, and that MgZnO is easier to control as a semiconductor than ZnO.

例えば、図６は、アンドープＺｎＯ薄膜の内部量子効率とＰＬ発光寿命との関係を示す図である。図中の黒丸（●）は、ＺｎＯ基板の＋Ｃ面にアンドープＺｎＯ薄膜を結晶成長させて、ＺｎＯ薄膜におけるＰＬ発光寿命と内部量子効率をプロットしたものである。内部量子効率は、絶対温度１２ケルビンでのＰＬ発光強度と絶対温度３００ケルビンでのＰＬ発光強度との比を用いている。また、Ａで示されるデータは、ＳｃＡｌＭｇＯ_４基板上にＺｎＯ薄膜を結晶成長させて、同様に測定したデータである。 For example, FIG. 6 is a diagram showing the relationship between the internal quantum efficiency of an undoped ZnO thin film and the PL emission lifetime. Black circles (●) in the figure are plots of PL emission lifetime and internal quantum efficiency in a ZnO thin film obtained by growing an undoped ZnO thin film on the + C plane of a ZnO substrate. The internal quantum efficiency uses the ratio of the PL emission intensity at an absolute temperature of 12 Kelvin and the PL emission intensity at an absolute temperature of 300 Kelvin. The data indicated by A is data measured in the same manner after a ZnO thin film was grown on a ScAlMgO ₄ substrate.

Ａのデータについては、「S.F. Chichibu et al., J. Appl. Phys. 99 (2006) 093505」に記載のものを用いた。図６に示すように、内部量子効率とＰＬ発光寿命とに相関が見られることから、アンドープＺｎＯの結晶品質は、ＰＬ発光寿命と直接相関があり、極性等には関係しないことがわかる。図６からは、ＰＬ発光寿命が長い程、結晶品質が高いことになる。また、ＺｎＯ系半導体のアンドープＭｇＺｎＯについても、同様に、アンドープＭｇＺｎＯの結晶品質は、ＰＬ発光寿命と直接相関があり、極性等には関係しないと考えられる。  Regarding the data of A, the data described in “S.F. Chichibu et al., J. Appl. Phys. 99 (2006) 093505” was used. As shown in FIG. 6, since a correlation is seen between the internal quantum efficiency and the PL emission lifetime, it can be seen that the crystal quality of undoped ZnO has a direct correlation with the PL emission lifetime and is not related to polarity or the like. From FIG. 6, the longer the PL emission lifetime, the higher the crystal quality. Similarly, for undoped MgZnO, which is a ZnO-based semiconductor, the crystal quality of undoped MgZnO has a direct correlation with the PL emission lifetime and is not considered to be related to polarity or the like.

一方、図７は、ＺｎＯ基板上に結晶成長させたアンドープＭｇＺｎＯのＴＲＰＬを示す。図７で、Ｌ−ＭＢＥと記載されているのはレーザ分子線エピタキシー法で、ＭＢＥと記載されているのは分子線エピタキシー法で作製されたことを示す。Ｌ−ＭＢＥにより作製されたＺｎＯのＴＲＰＬは、「A. Tsukazaki et al., Nature materials4, 42 (2005)」 を、Ｌ−ＭＢＥにより作製されたＭｇＺｎＯのＴＲＰＬは、「M. Kubota et al., APL90, 141903(2007)」を参照している。ＭＢＥで作製されたアンドープＭｇＺｎＯのＰＬ発光寿命は４．１ｎｓと、ＺｎＯのＰＬ発光寿命の２．３ｎｓより長い。   On the other hand, FIG. 7 shows TRPL of undoped MgZnO grown on a ZnO substrate. In FIG. 7, “L-MBE” indicates a laser molecular beam epitaxy method, and “MBE” indicates that it is manufactured by a molecular beam epitaxy method. The TRPL of ZnO produced by L-MBE is “A. Tsukazaki et al., Nature materials 4, 42 (2005)”, and the TRPL of MgZnO produced by L-MBE is “M. Kubota et al., APL90, 141903 (2007) ". The PL emission lifetime of undoped MgZnO produced by MBE is 4.1 ns, which is longer than 2.3 ns of the PL emission lifetime of ZnO.

以上述べたことからも、ＭｇＺｎＯの方がＺｎＯよりも発光特性に優れており、結晶性を上げ易いと考えられる。発光特性は結晶中に存在する点欠陥に過敏であり、点欠陥は電子の移動特性に影響するので、発光特性の良い膜は電子デバイスにも良い。したがって、ＨＥＭＴのようなトランジスタのチャネル領域に高性能、高品質のＭｇＺｎＯを用いることで、高速安定動作が行えるトランジスタを構成することができる。   From the above description, it is considered that MgZnO has better light emission characteristics than ZnO, and it is easy to increase crystallinity. Since the light emission characteristics are sensitive to point defects existing in the crystal, and the point defects affect the electron movement characteristics, a film having good light emission characteristics is good for an electronic device. Therefore, by using high-performance and high-quality MgZnO in the channel region of a transistor such as a HEMT, a transistor capable of high-speed stable operation can be configured.

次に、チャネル領域にＭｇＺｎＯを用いたトランジスタ構造を図１〜図５に示す。以下、ＺｎＯ系半導体やＺｎＯ系薄膜等のＺｎＯ系とは、特に断らないかぎり、ＺｎＯ又はＺｎＯを含む化合物から構成されるものであり、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。  Next, a transistor structure using MgZnO for the channel region is shown in FIGS. Hereinafter, unless otherwise specified, a ZnO-based semiconductor such as a ZnO-based semiconductor or a ZnO-based thin film is composed of ZnO or a compound containing ZnO. Specific examples include ZnO, IIA group elements and Zn, It means an element containing a group IIB element and Zn, or a group IIA element and group IIB element and Zn oxide.

図１〜図５は、ＺｎＯ系トランジスタとして特にＨＥＭＴ構造が示されている。これらの実施例では、ＺｎＯ系基板とその上に形成されたＭｇ_ＸＺｎＯ（０≦Ｘ＜１）層、Ｍｇ_ＹＺｎＯ（０＜Ｙ＜１）層の積層構造（Ｘ＜Ｙ）を１組備え、ゲート構造が金属電極とＭｇ_ＹＺｎＯ層とで絶縁体を挟んで形成されたＨＥＭＴの構造を示す。または、有機物電極とＭｇ_ＹＺｎＯ層とをショットキー接触させたＨＥＭＴとすることもできる。以下、ゲート構造が金属電極とＭｇ_ＹＺｎＯ層とで絶縁体を挟んだＭＯＳ型として説明する。 1 to 5 show a HEMT structure particularly as a ZnO-based transistor. In these embodiments, one set of a stacked structure (X <Y) of a ZnO-based substrate, an Mg _X ZnO (0 ≦ X <1) layer, and an Mg _Y ZnO (0 <Y <1) layer formed thereon is provided. The HEMT structure is shown in which a gate structure is formed by sandwiching an insulator between a metal electrode and an Mg _Y ZnO layer. Alternatively, a HEMT in which an organic electrode and a Mg _Y ZnO layer are in Schottky contact can be used. The following description will be made assuming that the gate structure is a MOS type in which an insulator is sandwiched between a metal electrode and a Mg _Y ZnO layer.

１はＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板、２はＭｇ_ＸＺｎＯ（０≦Ｘ＜１）層、３はＭｇ_ＹＺｎＯ（０＜Ｙ＜１）層を示す。ここで、Ｘ＜Ｙと、上側のＭｇＺｎＯの方がＭｇ組成比率を高くしている。これは、Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスの発生が行われるようにするためである。 1 _{Mg Z ZnO (0 ≦ Z <} 1) substrate, 2 is _{Mg X ZnO (0 ≦ X <} 1) layer, 3 denotes a _{Mg Y ZnO (0 <Y <} 1) layer. Here, X <Y, and the upper MgZnO has a higher Mg composition ratio. This is because two-dimensional electron gas is generated at the interface between the Mg _X ZnO layer 2 and the Mg _Y ZnO layer 3.

４はゲート絶縁膜であり、Ｍｇ_ＹＺｎＯ層３に接して形成され、例えば、Ｍｇ及びＣａ成分を含んだ酸化物であるＭｇＣａＯ膜で構成されている。５はゲート電極であり、ゲート絶縁膜４に接して形成されており、金属Ａｕ（金）で構成される。ここで、ＭＯＳ型ではなく、有機物電極と半導体とのショットキー接触構造とする場合には、４を有機物電極であるＰＥＤＯＴ：ＰＳＳで構成し、ゲート電極の一部として作用する。このＰＥＤＯＴ：ＰＳＳとは、ポリチオフェン誘導体（ＰＥＤＯＴ）に、ポリスチレンスルホン酸（ＰＳＳ）をドーピングしたものである。この場合、５はＭＯＳ型の場合と同様、Ａｕ膜で構成される。上記のように、有機物電極と半導体とのショットキー接触構造とする場合は、４の材料のみが変わるだけであり、図２〜図５の変形例に対しても同様に適用できる。 Reference numeral 4 denotes a gate insulating film which is formed in contact with the Mg _Y ZnO layer 3 and is composed of, for example, an MgCaO film which is an oxide containing Mg and Ca components. A gate electrode 5 is formed in contact with the gate insulating film 4 and is made of metal Au (gold). Here, when a Schottky contact structure of an organic electrode and a semiconductor is used instead of the MOS type, 4 is configured by PEDOT: PSS which is an organic electrode and functions as a part of the gate electrode. This PEDOT: PSS is obtained by doping a polythiophene derivative (PEDOT) with polystyrene sulfonic acid (PSS). In this case, 5 is composed of an Au film as in the MOS type. As described above, when the Schottky contact structure between the organic electrode and the semiconductor is used, only the four materials are changed, and the present invention can be similarly applied to the modified examples of FIGS.

次に、６はソース電極、７はドレイン電極であり、いずれもＩｎＺｎ／Ｔｉ／Ａｕの金属多層膜で形成される。８は層間絶縁膜であり、ＳｉＯ_２等で構成される。また、Ｍｇ_ＹＺｎＯ層３の一部はＩｎ拡散が行われたドナードープ部３ａを形成している。２ＤＥＧは、２次元電子ガス領域（電子蓄積領域）を示し、Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面と図の点線で挟まれた領域を示している。ここで、ソース電極６と直下のドナードープ部３ａとでソース電極部を、ドレイン電極７と直下のドナードープ部３ａとでドレイン電極部を、ゲート電極５とゲート絶縁膜４とでゲート電極部を構成している。 Next, 6 is a source electrode and 7 is a drain electrode, both of which are formed of a metal multilayer film of InZn / Ti / Au. Reference numeral 8 denotes an interlayer insulating film, which is made of SiO ₂ or the like. Further, a part of the Mg _Y ZnO layer 3 forms a donor doped portion 3a in which In diffusion is performed. 2DEG indicates a two-dimensional electron gas region (electron accumulation region), and indicates a region sandwiched between the interface between the Mg _X ZnO layer 2 and the Mg _Y ZnO layer 3 and the dotted line in the figure. Here, the source electrode 6 and the donor doped portion 3a immediately below constitute the source electrode portion, the drain electrode 7 and the donor doped portion 3a directly below constitute the drain electrode portion, and the gate electrode 5 and the gate insulating film 4 constitute the gate electrode portion. is doing.

また、ソース電極６、ドレイン電極７のいずれも、ＩｎＺｎ／Ｔｉ／Ａｕの他に、ＩｎＺｎ／Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ、Ｃｒ／Ａｕ、Ｃｒ／Ｐｄ／Ａｕの金属多層膜で構成することもできる。ゲート電極５についても、Ａｕの他に、Ａｌ、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ等で形成することができる。層間絶縁膜８についても、ＳｉＯ_２の他に、ＳｉＯＮ、Ａｌ_２Ｏ_３等で構成することができる。ドナードープ部３ａについては、Ｉｎ拡散の他に、Ｇａ拡散、III族元素のイオンインプランテーション等を用いることができる。以下、図２〜図５まで、変形された構造の実施例を示すが、上記構成材料等の事項は、同様に適用される。 Each of the source electrode 6 and the drain electrode 7 is composed of a metal multilayer film of InZn / Ti / Al, Ti / Pt / Au, Cr / Au, Cr / Pd / Au in addition to InZn / Ti / Au. You can also The gate electrode 5 can also be formed of Al, Ti / Au, Ti / Al or the like in addition to Au. The interlayer insulating film 8 can also be made of SiON, Al ₂ O ₃ or the like in addition to SiO ₂ . For the donor doped portion 3a, in addition to In diffusion, Ga diffusion, group III element ion implantation, or the like can be used. Hereinafter, examples of modified structures are shown in FIG. 2 to FIG. 5, but the matters such as the constituent materials described above are similarly applied.

ところで、ゲート絶縁膜４直下のＭｇ_ＹＺｎＯ層３の厚みは、ゲート絶縁膜４とＭｇ_ＹＺｎＯ層３との接触によって発生する空乏層幅よりも厚くするとノーマリーオンとなり、薄くするとノーマリーオフにすることができる。なお、ノーマリーとは、ゲート電圧が０Ｖの状態においてと言う意味である。空乏層の幅は、直下のＭｇ_ＹＺｎＯ層３のドナー濃度ＮＤによっておよそ決まる。 By the way, when the thickness of the Mg _Y ZnO layer 3 immediately below the gate insulating film 4 is larger than the width of the depletion layer generated by the contact between the gate insulating film 4 and the Mg _Y ZnO layer 3, the thickness is normally on. Can be. Note that “normally” means that the gate voltage is 0V. The width of the depletion layer is approximately determined by the donor concentration ND of the Mg _Y ZnO layer 3 immediately below.

また、図１〜図５に記載されたＳはソース端子、Ｇはゲート端子、Ｄはドレイン端子を表わす。これらの端子は図示されていないが、層間絶縁膜８の一部が除去されて、ソース端子Ｓはソース電極６と、ドレイン端子Ｄはドレイン電極７と、ゲート端子Ｇはゲート電極５と接続されている。そして、ノーマリーオフの場合は、ゲート端子Ｇに正の電圧が印加されると、ゲート絶縁膜４の直下に反転分布領域が生まれ、反転分布領域内のチャネル領域を介してソース−ドレイン間が導通する。この反転分布領域が、２ＤＥＧで示される電子蓄積領域にまで達すると、電子蓄積領域がチャネル領域として作用することで、電子蓄積領域に存在する２次元電子ガスの効果により、高速のゲート制御動作が行える。   1 to 5, S represents a source terminal, G represents a gate terminal, and D represents a drain terminal. Although these terminals are not shown, a part of the interlayer insulating film 8 is removed, the source terminal S is connected to the source electrode 6, the drain terminal D is connected to the drain electrode 7, and the gate terminal G is connected to the gate electrode 5. ing. In the case of normally-off, when a positive voltage is applied to the gate terminal G, an inversion distribution region is created immediately below the gate insulating film 4, and the source-drain region is connected via the channel region in the inversion distribution region. Conduct. When this inversion distribution region reaches the electron accumulation region indicated by 2DEG, the electron accumulation region acts as a channel region, so that a high-speed gate control operation is performed by the effect of the two-dimensional electron gas existing in the electron accumulation region. Yes.

図２は、ゲート絶縁膜４直下のＭｇ_ＹＺｎＯ層３の膜厚を薄くしたリセスゲート構造を示す。この構造ではゲート絶縁膜４直下部分の２次元電子ガスのキャリア濃度を薄くし、一方、抵抗を小さくすることが必要なソース電極部直下及びドレイン電極部直下の２次元電子ガスのキャリア濃度を濃くすることができ、電極の目的に応じた設計ができる。 FIG. 2 shows a recessed gate structure in which the thickness of the Mg _Y ZnO layer 3 immediately below the gate insulating film 4 is reduced. In this structure, the carrier concentration of the two-dimensional electron gas immediately below the gate insulating film 4 is reduced, while the carrier concentration of the two-dimensional electron gas immediately below the source electrode portion and the drain electrode portion, which requires a low resistance, is increased. And can be designed according to the purpose of the electrode.

トランジスタでは、ソース−ゲート間抵抗が高いと、ゲート電圧を高く設定しないと所望のドレイン−ソース間電流が得られなくなる。したがって、ソース−ゲート間抵抗を低くすることがトランジスタでは重要である。そこで、図３のように、ソース電極部とゲート電極部の間の距離を縮めた構造として、ソース−ゲート間抵抗を低くするように構成することもできる。   In a transistor, if the source-gate resistance is high, a desired drain-source current cannot be obtained unless the gate voltage is set high. Therefore, it is important for a transistor to lower the source-gate resistance. Therefore, as shown in FIG. 3, a structure in which the distance between the source electrode portion and the gate electrode portion is shortened can be configured to reduce the source-gate resistance.

図４は耐圧を上げる構造としたものである。耐圧を上げる構造として用いられるフィールドプレート構造を使用した。層間絶縁膜８の一部にソース電極部と接続した電極６ａを配置し、この電極６ａとフィールドプレート４０とを接続し、フィールドプレート４０でゲート電極５の上部全体を覆うように層間絶縁膜８上に形成し、ドレイン側の電場をシールドして、ゲート電極５の端部分の破壊を防ぐ。   FIG. 4 shows a structure for increasing the breakdown voltage. A field plate structure used as a structure for increasing the breakdown voltage was used. An electrode 6 a connected to the source electrode portion is disposed on a part of the interlayer insulating film 8, the electrode 6 a is connected to the field plate 40, and the interlayer insulating film 8 is covered with the field plate 40 so as to cover the entire upper portion of the gate electrode 5. Formed above, the electric field on the drain side is shielded to prevent the end portion of the gate electrode 5 from being destroyed.

図５では、ソース電極６直下のドナードープ部３ｂの長さを長くして、導電性のＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板４１に電気的に接続するように構成している。このように、フィールドプレート構造を表面と裏面の両側で形成し、更に耐圧を上げる構造をとることができる。なお、Ｍｇ_ＺＺｎＯ基板４１は、導電性の基板とするために、例えばアンドープもしくはＧａドープのＺｎＯ基板を用いる。 In FIG. 5, the length of the donor-doped portion 3 b immediately below the source electrode 6 is increased and is electrically connected to the conductive Mg _Z ZnO (0 ≦ Z <1) substrate 41. In this way, a structure in which the field plate structure is formed on both the front and back surfaces to further increase the breakdown voltage can be employed. For the Mg _Z ZnO substrate 41, for example, an undoped or Ga-doped ZnO substrate is used in order to be a conductive substrate.

一方、図１〜図４に記載されているＭｇ_ＺＺｎＯ基板１は、絶縁性の基板であり、例えば、ＮｉやＣｒ等の遷移金属をドープをしたＺｎＯ基板で構成される。また、上記図１〜図５までの実施例の構造を目的に応じて適宜組み合わせた構造としても良い。 On the other hand, _Mg Z ZnO substrate 1 described in FIGS. 1-4, an insulating substrate, for example, a ZnO substrate which is doped with transition metals such as Ni or Cr. Moreover, it is good also as a structure which combined suitably the structure of the Example from the said FIGS. 1-5 according to the objective.

図１〜図５に示されるＨＥＭＴの製造方法を以下に説明する。Ｍｇ_ＺＺｎＯ基板１又は４１を薄い塩酸で処理し、加熱した後、Ｍｇ_ＸＺｎＯ層２として例えばキャリア濃度が１７乗以下のアンドープＭｇＺｎＯ層又はｎ型ＭｇＺｎＯ層を成長させる。次に、Ｍｇ_ＹＺｎＯ層３としてｐ型ＭｇＺｎＯ層を積層する。Ｍｇはバンドギャップを広げるために添加している。アンドープＭｇＺｎＯ層、ｎ型ＭｇＺｎＯ層及びｐ型ＭｇＺｎＯ層の薄膜形成方法として、ＭＢＥ（分子線エピタキシー法）を用いた。ＭＢＥ以外に、ＣＶＤ（化学気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＰＬＤ（パルスレーザー堆積法）なども適用可能である。 A method for manufacturing the HEMT shown in FIGS. 1 to 5 will be described below. After the Mg _Z ZnO substrate 1 or 41 is treated with thin hydrochloric acid and heated, an undoped MgZnO layer or n-type MgZnO layer having a carrier concentration of, for example, the 17th power or less is grown as the Mg _X ZnO layer 2. Next, a p-type MgZnO layer is stacked as the Mg _Y ZnO layer 3. Mg is added to widen the band gap. MBE (molecular beam epitaxy) was used as a method for forming a thin film of the undoped MgZnO layer, the n-type MgZnO layer, and the p-type MgZnO layer. In addition to MBE, CVD (chemical vapor deposition), MOCVD (metal organic chemical vapor deposition), PLD (pulse laser deposition), and the like are also applicable.

Ｍｇ_ＺＺｎＯ基板１又は４１として例えばＺｎＯ基板を用い、ＺｎＯ基板の＋Ｃ面を結晶成長に使用した。他にもＺｎＯ基板の酸素極性面、Ｍ面も使用可能である。ＺｎＯ基板は予備加熱室で２５０℃に２０分間保持される。それから成長室に搬送され８００℃に加熱された後、成長温度に保たれる。成長温度は３００〜１０００℃である。主原料はＺｎ（純度９９．９９９９９％）と酸素ガス（純度９９．９９９９９％）を用いた。窒素ガスをｐ型のドーパントの原料として用いた。原料に用いるガスとして、他にオゾン（Ｏ_３）、二酸化窒素（ＮＯ_２）、一酸化二窒素（Ｎ_２Ｏ）、一酸化窒素（ＮＯ）なども適する。 For example, a ZnO substrate was used as the Mg _Z ZnO substrate 1 or 41, and the + C plane of the ZnO substrate was used for crystal growth. In addition, the oxygen polar plane and the M plane of the ZnO substrate can be used. The ZnO substrate is held at 250 ° C. for 20 minutes in the preheating chamber. It is then transported to the growth chamber and heated to 800 ° C. and then kept at the growth temperature. The growth temperature is 300 to 1000 ° C. The main raw materials used were Zn (purity 99.99999%) and oxygen gas (purity 99.99999%). Nitrogen gas was used as a raw material for the p-type dopant. In addition, ozone (O ₃ ), nitrogen dioxide (NO ₂ ), dinitrogen monoxide (N ₂ O), nitrogen monoxide (NO), and the like are also suitable as the gas used for the raw material.

ＺｎはＫセルのルツボ内で、２５０〜３５０℃に加熱され、成長用基板表面に供給される。Ｍｇを使用する場合は、Ｚｎと同様にＫセルのルツボ内で３００〜４００℃に加熱され、成長用基板表面に供給される。酸素ガスはそれぞれのラジカルセルを通って、成長用基板表面に到達する。ラジカルセル内では高周波が印加され、ガスはプラズマ状態になり化学活性の高い状態になる。高周波の周波数は１３．５６ＭＨｚ、出力は３００〜４００Ｗを適用したが、それ以外の周波数（２．４ＧＨｚ）や出力（５０Ｗ〜２ｋＷ）も適用可能である。酸素ガスは０．３〜３ｓｃｃｍ、窒素ガスの流量は０．２〜１ｓｃｃｍとした。以上のように、少なくとも１組のＭｇ_ＸＺｎＯ（０≦Ｘ＜１）とＭｇ_ＹＺｎＯ（０＜Ｙ＜１）の薄膜積層構造（Ｘ＜Ｙ）を形成する。 Zn is heated to 250 to 350 ° C. in the crucible of the K cell and supplied to the growth substrate surface. When Mg is used, it is heated to 300 to 400 ° C. in the crucible of the K cell similarly to Zn and supplied to the growth substrate surface. Oxygen gas reaches the growth substrate surface through each radical cell. In the radical cell, a high frequency is applied, and the gas is in a plasma state and has a high chemical activity. A high frequency of 13.56 MHz and an output of 300 to 400 W are applied, but other frequencies (2.4 GHz) and outputs (50 W to 2 kW) are also applicable. The oxygen gas was 0.3-3 sccm, and the flow rate of nitrogen gas was 0.2-1 sccm. As described above, a thin film stacked structure (X <Y) of at least one set of Mg _X ZnO (0 ≦ X <1) and Mg _Y ZnO (0 <Y <1) is formed.

次に、ドナーを拡散又はインプランテーションしてドナードープ部３ａや３ｂを作製する。その後、ソース電極及びドレイン電極のパターニングを行い、蒸着又はスパッタで各電極を形成する。なお、インプランテーションによりドナードープ部を形成する場合は、インプランテーションを行った後、４００〜８００℃で焼き鈍しアニールした後、ソース電極及びドレイン電極のパターニングを行い、蒸着又はスパッタで各電極を形成する。電極にＩｎＺｎ系の合金を用いる場合は、２００〜５００℃でアニールを行う。   Next, the donor doped portions 3a and 3b are produced by diffusing or implanting the donor. Thereafter, the source electrode and the drain electrode are patterned, and each electrode is formed by vapor deposition or sputtering. In addition, when forming a donor dope part by an implantation, after performing an implantation, after annealing and annealing at 400-800 degreeC, patterning of a source electrode and a drain electrode is performed, and each electrode is formed by vapor deposition or sputtering. When an InZn alloy is used for the electrode, annealing is performed at 200 to 500 ° C.

次に、スパッタ、ＭＢＥ法を用いて、ゲート絶縁膜４を形成する。ゲート絶縁膜にＭｇＣａＯ膜を用いる場合は、続けてＳｉＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３など絶縁特性に優れた絶縁膜を重ねて形成するとなお望ましい。パターニング後、イオンミリングなどを使ってパターンを切る。 Next, the gate insulating film 4 is formed by sputtering or MBE. In the case where an MgCaO film is used as the gate insulating film, it is more desirable that an insulating film having excellent insulating properties such as SiN, SiO ₂ , Al ₂ O ₃ is continuously formed. After patterning, cut the pattern using ion milling.

次に、ゲート絶縁膜４上にゲート電極５を蒸着、もしくはスパッタで形成する。その後、層間絶縁膜８を形成する。次に、図４、５のように、フィールドプレートがある場合はフィールドプレート４０を形成する。   Next, a gate electrode 5 is formed on the gate insulating film 4 by vapor deposition or sputtering. Thereafter, an interlayer insulating film 8 is formed. Next, as shown in FIGS. 4 and 5, if there is a field plate, the field plate 40 is formed.

なお、図５の場合は、ソース電極６側のドナードープ部３ｂを深くドープする必要があるので、インプランテーションによりドナードープ部を形成する場合、ドナードープ部３ａと３ｂのフォトリソグラフィは別々に行い、ドナードープ部３ｂのインプランテーション後の焼き鈍しアニールの時間を長くする。   In the case of FIG. 5, since it is necessary to dope the donor doped portion 3b on the source electrode 6 side deeply, when forming the donor doped portion by implantation, photolithography of the donor doped portions 3a and 3b is performed separately, and the donor doped portion The annealing annealing time after 3b implantation is increased.

本発明のＺｎＯ系トランジスタの一構成例を示す図である。It is a figure which shows one structural example of the ZnO type transistor of this invention. 本発明のＺｎＯ系トランジスタの一構成例を示す図である。It is a figure which shows one structural example of the ZnO type transistor of this invention. 本発明のＺｎＯ系トランジスタの一構成例を示す図である。It is a figure which shows one structural example of the ZnO type transistor of this invention. 本発明のＺｎＯ系トランジスタの一構成例を示す図である。It is a figure which shows one structural example of the ZnO type transistor of this invention. 本発明のＺｎＯ系トランジスタの一構成例を示す図である。It is a figure which shows one structural example of the ZnO type transistor of this invention. 内部量子効率とＰＬ発光寿命との相関を示す図である。It is a figure which shows the correlation with internal quantum efficiency and PL light emission lifetime. ＭｇＺｎＯのＴＲＰＬを示す図である。It is a figure which shows TRPL of MgZnO. ＺｎＯとＭｇＺｎＯのＴＲＰＬを示す図であるIt is a figure which shows TRPL of ZnO and MgZnO.

符号の説明Explanation of symbols

１ Ｍｇ_ＺＺｎＯ基板
２ Ｍｇ_ＸＺｎＯ層
３ Ｍｇ_ＹＺｎＯ層
３ａ ドナードープ部
３ｂ ドナードープ部
４ ゲート絶縁膜
５ ゲート電極
６ ソース電極
７ ドレイン電極
８ 層間絶縁膜 1 Mg _Z ZnO substrate 2 _Mg X ZnO layer 3 _Mg Y ZnO layer 3a donor-doped portion 3b donor-doped portion 4 gate insulating film 5 gate electrode 6 a source electrode 7 drain electrode 8 interlayer insulating film

Claims (2)

基板上にＺｎＯ系半導体層が少なくとも１層積層されたＺｎＯ系トランジスタであって、
ＺｎＯ系半導体層のうち、チャネル領域を構成するのはＭｇ_ＸＺｎＯ（０＜Ｘ＜１）層であることを特徴とするＺｎＯ系トランジスタ。 A ZnO-based transistor in which at least one ZnO-based semiconductor layer is stacked on a substrate,
Among the ZnO-based semiconductor layers, a ZnO-based transistor is characterized in that a channel region is an Mg _X ZnO (0 <X <1) layer. 前記Ｍｇ_ＸＺｎＯ（０＜Ｘ＜１）層上に積層されたＭｇ_ＹＺｎＯ（０＜Ｙ＜１）層を有し、Ｍｇ組成がＸ＜Ｙを満たすとともに、前記Ｍｇ_ＸＺｎＯ層とＭｇ_ＹＺｎＯ層の界面に発生する電子蓄積領域をチャネル領域とする請求項１に記載のＺｎＯ系トランジスタ。 And an Mg _Y ZnO (0 <Y <1) layer stacked on the Mg _X ZnO (0 <X <1) layer, the Mg composition satisfies X <Y, and the Mg _X ZnO layer and the Mg _Y The ZnO-based transistor according to claim 1, wherein an electron accumulation region generated at the interface of the ZnO layer is a channel region.

Images