JP2009217435A - 制御方法、情報処理装置及びストレージシステム - Google Patents
制御方法、情報処理装置及びストレージシステム Download PDFInfo
- Publication number
- JP2009217435A JP2009217435A JP2008059183A JP2008059183A JP2009217435A JP 2009217435 A JP2009217435 A JP 2009217435A JP 2008059183 A JP2008059183 A JP 2008059183A JP 2008059183 A JP2008059183 A JP 2008059183A JP 2009217435 A JP2009217435 A JP 2009217435A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- information processing
- abnormality
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】第1及び第2のプロセッサと複数の装置部分を有する情報処理装置の制御方法において、第1のプロセッサと第1のバスを介して接続された装置部分間の異常を第1のプロセッサにより検知し、第1のプロセッサが異常を検知すると、第1のプロセッサと第2のバスを介して接続された第2のプロセッサに対して第1のプロセッサから異常通知を行い、異常通知に基づいて異常に関するエラーログを第2のプロセッサにより第2のバスを介して取得する。
【選択図】図2
Description
Semiconductor社によってI2C-Bus Specification Version 2.1で規格化されたI2C(又は、I2C,Interface Integrated Circuit)、又は、一般化されたTWI(Two-Wire
Interface)等が知られている。I2Cは半二重、マルチドロップで100kHz〜400kHzの比較的低速で動作し、クロック(SCL:Serial Clock Line)とデータ(SDA:Serial Data Lines)の2本の信号線(接地線は除く)を転送される信号により制御される。
(付記1)
第1及び第2のプロセッサと複数の装置部分を有する情報処理装置の制御方法であって、
該第1のプロセッサと第1のバスを介して接続された該装置部分間の異常を該第1のプロセッサにより検知するステップと、
該第1のプロセッサが該異常を検知すると、該第1のプロセッサと第2のバスを介して接続された該第2のプロセッサに対して該第1のプロセッサから異常通知を行うステップと、
該異常通知に基づいて該異常に関するエラーログを該第2のプロセッサにより該第2のバスを介して取得するステップと
を含む制御方法。
(付記2)
該異常通知に基づいて該情報処理装置と外部装置との接続を該第2のプロセッサにより制御するステップを更に含む、付記1記載の制御方法。
(付記3)
該異常通知に基づいて該異常の影響を受ける装置部分と該外部装置との接続のみを該第2のプロセッサにより制御するステップを更に含む、付記2記載の制御方法。
(付記4)
該異常通知に基づいて該装置部分の動作を該第2のプロセッサにより停止するステップを更に含む、付記1乃至3のいずれか1項記載の制御方法。
(付記5)
該異常通知に基づいて該異常の影響を受ける装置部分のみの動作を該第2のプロセッサにより停止するステップを更に含む、付記4記載の制御方法。
(付記6)
該エラーログを該第2のプロセッサにより取得するステップは、該第1のプロセッサにより該エラーログの取得ができない場合にのみ行われる、付記1乃至5のいずれか1項記載の制御方法。
(付記7)
第1のプロセッサと、
第1のバスと、
該第1のプロセッサと該第1のバスを介して接続された複数の装置部分と、
第2のバスと、
該第1のプロセッサ及び該複数の装置部分と該第2のバスを介して接続された第2のプロセッサとを備え、
該第1のプロセッサは、該第1のプロセッサと該第1のバスを介して接続された該装置部分間の異常を検知すると該第2のバスを介して該第2のプロセッサに対して異常通知を行い、
該第2のプロセッサは、該異常通知に基づいて該異常に関するエラーログを該第2のバスを介して取得する、
情報処理装置。
(付記8)
該情報処理装置を外部装置と接続する接続制御回路を更に備え、
該第2のプロセッサは、該異常通知に基づいて該接続制御回路を制御することで該情報処理装置と外部装置との接続を制御する、付記7記載の情報処理装置。
(付記9)
該第2のプロセッサは、該異常通知に基づいて該接続制御回路を制御することで該異常の影響を受ける装置部分と該外部装置との接続のみを制御する、付記8記載の情報処理装置。
(付記10)
該第2のプロセッサは、該異常通知に基づいて該装置部分の動作を停止する、付記7乃至9のいずれか1項記載の情報処理装置。
(付記11)
該第2のプロセッサは、該異常通知に基づいて該異常の影響を受ける装置部分のみの動作を停止する、付記10記載の情報処理装置。
(付記12)
該第2のプロセッサは、該第1のプロセッサにより該エラーログの取得ができない場合にのみ該エラーログを取得する、付記7乃至11のいずれか1項記載の情報処理装置。
(付記13)
該第2のバスのデータ転送速度は該第1のバスのデータ転送速度より低い、付記7乃至12のいずれか1項記載の情報処理装置。
(付記14)
該第2のバスは、I2C(又は、I2C,Interface Integrated Circuit)、又は、TWI(Two-Wire Interface)の規格に準拠している、付記13記載の情報処理装置。
(付記15)
該第2のプロセッサが取得した該エラーログを格納するメモリを更に備えた、
付記7乃至14のいずれか1項記載の情報処理装置。
(付記16)
記憶装置と、
該記憶装置へのアクセスを制御をする情報処理装置とを備え、
該情報処理装置は、
第1のプロセッサと、
第1のバスと、
該第1のプロセッサと該第1のバスを介して接続された複数の装置部分と、
第2のバスと、
該第1のプロセッサ及び該複数の装置部分と該第2のバスを介して接続された第2のプロセッサとを有し、
該第1のプロセッサは、該第1のプロセッサと該第1のバスを介して接続された該装置部分間の異常を検知すると、該第2のバスを介して該第2のプロセッサに対して異常通知を行い、
該第2のプロセッサは、該異常通知に基づいて該異常に関するエラーログを該第2のバスを介して取得する、
ストレージシステム。
(付記17)
該情報処理装置は、該情報処理装置を外部装置と接続する接続制御回路を更に有し、
該第2のプロセッサは、該異常通知に基づいて該接続制御回路を制御することで該情報処理装置と外部装置との接続を制御する、付記16記載のストレージシステム。
(付記18)
該第2のプロセッサは、該異常通知に基づいて該接続制御回路を制御することで該異常の影響を受ける装置部分と該外部装置との接続のみを制御する、付記17記載のストレージシステム。
(付記19)
該第2のプロセッサは、該異常通知に基づいて該装置部分の動作を停止する、付記16乃至18のいずれか1項記載のストレージシステム。
(付記20)
該第2のプロセッサは、該異常通知に基づいて該異常の影響を受ける装置部分のみの動作を停止する、付記19記載のストレージシステム。
(付記21)
該第2のプロセッサは、該第1のプロセッサにより該エラーログの取得ができない場合にのみ該エラーログを取得する、付記16乃至20のいずれか1項記載のストレージシステム。
(付記22)
該第2のバスのデータ転送速度は該第1のバスのデータ転送速度より低い、付記16乃至21のいずれか1項記載のストレージシステム。
(付記23)
該第2のバスは、I2C(又は、I2C,Interface Integrated Circuit)、又は、TWI(Two-Wire Interface)の規格に準拠している、付記22記載のストレージシステム。
(付記24)
該情報処理装置は、該第2のプロセッサが取得した該エラーログを格納するメモリを更に有する、
付記16乃至23のいずれか1項記載のストレージシステム。
(付記25)
該記憶装置は、該情報処理装置内に設けられている、付記16記載のストレージシステム。
(付記26)
該記憶装置は、該外部装置内に設けられている、付記17記載のストレージ装置。
22 外部I/F
23 外部装置
211 主プロセッサ
212 ブリッジ回路
213,223 メモリ
214−1〜214−M LSI
215−1〜215−N スイッチ回路
216,217 データバス
218 サイドバンドI/F
219 内部I/F
221 副プロセッサ
240 制御線
Claims (8)
- 第1及び第2のプロセッサと複数の装置部分を有する情報処理装置の制御方法であって、
該第1のプロセッサと第1のバスを介して接続された該装置部分間の異常を該第1のプロセッサにより検知するステップと、
該第1のプロセッサが該異常を検知すると、該第1のプロセッサと第2のバスを介して接続された該第2のプロセッサに対して該第1のプロセッサから異常通知を行うステップと、
該異常通知に基づいて該異常に関するエラーログを該第2のプロセッサにより該第2のバスを介して取得するステップと
を含む制御方法。 - 第1のプロセッサと、
第1のバスと、
該第1のプロセッサと該第1のバスを介して接続された複数の装置部分と、
第2のバスと、
該第1のプロセッサ及び該複数の装置部分と該第2のバスを介して接続された第2のプロセッサとを備え、
該第1のプロセッサは、該第1のプロセッサと該第1のバスを介して接続された該装置部分間の異常を検知すると該第2のバスを介して該第2のプロセッサに対して異常通知を行い、
該第2のプロセッサは、該異常通知に基づいて該異常に関するエラーログを該第2のバスを介して取得する、
情報処理装置。 - 該情報処理装置を外部装置と接続する接続制御回路を更に備え、
該第2のプロセッサは、該異常通知に基づいて該接続制御回路を制御することで該情報処理装置と外部装置との接続を制御する、請求項2記載の情報処理装置。 - 該第2のプロセッサは、該異常通知に基づいて該接続制御回路を制御することで該異常の影響を受ける装置部分と該外部装置との接続のみを制御する、請求項3記載の情報処理装置。
- 該第2のプロセッサは、該異常通知に基づいて該装置部分の動作を停止する、請求項2乃至4のいずれか1項記載の情報処理装置。
- 該第2のプロセッサは、該異常通知に基づいて該異常の影響を受ける装置部分のみの動作を停止する、請求項5記載の情報処理装置。
- 該第2のバスのデータ転送速度は該第1のバスのデータ転送速度より低い、請求項2乃至6のいずれか1項記載の情報処理装置。
- 記憶装置と、
該記憶装置へのアクセスを制御をする情報処理装置とを備え、
該情報処理装置は、
第1のプロセッサと、
第1のバスと、
該第1のプロセッサと該第1のバスを介して接続された複数の装置部分と、
第2のバスと、
該第1のプロセッサ及び該複数の装置部分と該第2のバスを介して接続された第2のプロセッサとを有し、
該第1のプロセッサは、該第1のプロセッサと該第1のバスを介して接続された該装置部分間の異常を検知すると、該第2のバスを介して該第2のプロセッサに対して異常通知を行い、
該第2のプロセッサは、該異常通知に基づいて該異常に関するエラーログを該第2のバスを介して取得する、
ストレージシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059183A JP4644720B2 (ja) | 2008-03-10 | 2008-03-10 | 制御方法、情報処理装置及びストレージシステム |
US12/397,736 US20090228745A1 (en) | 2008-03-10 | 2009-03-04 | Error backup method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059183A JP4644720B2 (ja) | 2008-03-10 | 2008-03-10 | 制御方法、情報処理装置及びストレージシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217435A true JP2009217435A (ja) | 2009-09-24 |
JP4644720B2 JP4644720B2 (ja) | 2011-03-02 |
Family
ID=41054850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008059183A Expired - Fee Related JP4644720B2 (ja) | 2008-03-10 | 2008-03-10 | 制御方法、情報処理装置及びストレージシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090228745A1 (ja) |
JP (1) | JP4644720B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012029147A1 (ja) * | 2010-09-01 | 2012-03-08 | 富士通株式会社 | システムおよび障害処理方法 |
EP2713273A2 (en) | 2012-08-30 | 2014-04-02 | Fujitsu Limited | Information processing apparatus and fault processing method for information processing apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080043366A1 (en) * | 2003-06-26 | 2008-02-21 | Spectra Logic Corporation | Tape cartridge auxiliary memeory based library |
CN113468029A (zh) * | 2021-09-06 | 2021-10-01 | 成都数之联科技有限公司 | 日志管理方法、装置、电子设备和可读存储介质 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5775336A (en) * | 1980-10-28 | 1982-05-11 | Fujitsu Ltd | Separating system of faulty device |
JPS581249A (ja) * | 1981-06-26 | 1983-01-06 | Fujitsu Ltd | エラ−割込み方式 |
JPH0273431A (ja) * | 1988-09-09 | 1990-03-13 | Nec Corp | 障害処理方式 |
JPH02183852A (ja) * | 1989-01-11 | 1990-07-18 | Nec Corp | データ処理装置 |
JPH03111945A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | プログラマブル制御装置 |
JPH06342387A (ja) * | 1993-05-31 | 1994-12-13 | Nec Corp | 情報処理装置に於ける障害情報採取方式 |
JPH0981420A (ja) * | 1995-09-11 | 1997-03-28 | Fujitsu Ltd | エラーログ装置 |
JP2003242048A (ja) * | 2002-02-14 | 2003-08-29 | Hitachi Ltd | バスシステム |
JP2007133826A (ja) * | 2005-11-14 | 2007-05-31 | Fujitsu Ltd | サイドバンド・バス設定回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157667A (en) * | 1990-04-30 | 1992-10-20 | International Business Machines Corporation | Methods and apparatus for performing fault isolation and failure analysis in link-connected systems |
US6032266A (en) * | 1996-04-05 | 2000-02-29 | Hitachi, Ltd. | Network system having function of changing route upon failure |
DE19836347C2 (de) * | 1998-08-11 | 2001-11-15 | Ericsson Telefon Ab L M | Fehlertolerantes Computersystem |
FR2787900B1 (fr) * | 1998-12-28 | 2001-02-09 | Bull Cp8 | Circuit integre intelligent |
GB9907254D0 (en) * | 1999-03-29 | 1999-05-26 | Sgs Thomson Microelectronics | Synchronous data adaptor |
US7454664B2 (en) * | 2003-06-30 | 2008-11-18 | International Business Machines Corporation | JTAGchain bus switching and configuring device |
JP4646574B2 (ja) * | 2004-08-30 | 2011-03-09 | 株式会社日立製作所 | データ処理システム |
FR2881306B1 (fr) * | 2005-01-21 | 2007-03-23 | Meiosys Soc Par Actions Simpli | Procede de journalisation non intrusive d'evenements externes aupres d'un processus applicatif, et systeme mettant en oeuvre ce procede |
FR2881308B1 (fr) * | 2005-01-21 | 2007-03-23 | Meiosys Soc Par Actions Simpli | Procede d'acceleration de la transmission de donnees de journalisation en environnement multi ordinateurs et systeme utilisant ce procede |
US20060253749A1 (en) * | 2005-05-09 | 2006-11-09 | International Business Machines Corporation | Real-time memory verification in a high-availability system |
US7908606B2 (en) * | 2005-05-20 | 2011-03-15 | Unisys Corporation | Usage metering system |
US7653633B2 (en) * | 2005-11-12 | 2010-01-26 | Logrhythm, Inc. | Log collection, structuring and processing |
US7502992B2 (en) * | 2006-03-31 | 2009-03-10 | Emc Corporation | Method and apparatus for detecting presence of errors in data transmitted between components in a data storage system using an I2C protocol |
US7594144B2 (en) * | 2006-08-14 | 2009-09-22 | International Business Machines Corporation | Handling fatal computer hardware errors |
US7620854B2 (en) * | 2007-01-30 | 2009-11-17 | Hewlett-Packard Development Company, L.P. | Method and system for handling input/output (I/O) errors |
-
2008
- 2008-03-10 JP JP2008059183A patent/JP4644720B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-04 US US12/397,736 patent/US20090228745A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5775336A (en) * | 1980-10-28 | 1982-05-11 | Fujitsu Ltd | Separating system of faulty device |
JPS581249A (ja) * | 1981-06-26 | 1983-01-06 | Fujitsu Ltd | エラ−割込み方式 |
JPH0273431A (ja) * | 1988-09-09 | 1990-03-13 | Nec Corp | 障害処理方式 |
JPH02183852A (ja) * | 1989-01-11 | 1990-07-18 | Nec Corp | データ処理装置 |
JPH03111945A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | プログラマブル制御装置 |
JPH06342387A (ja) * | 1993-05-31 | 1994-12-13 | Nec Corp | 情報処理装置に於ける障害情報採取方式 |
JPH0981420A (ja) * | 1995-09-11 | 1997-03-28 | Fujitsu Ltd | エラーログ装置 |
JP2003242048A (ja) * | 2002-02-14 | 2003-08-29 | Hitachi Ltd | バスシステム |
JP2007133826A (ja) * | 2005-11-14 | 2007-05-31 | Fujitsu Ltd | サイドバンド・バス設定回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012029147A1 (ja) * | 2010-09-01 | 2012-03-08 | 富士通株式会社 | システムおよび障害処理方法 |
JP5370591B2 (ja) * | 2010-09-01 | 2013-12-18 | 富士通株式会社 | システムおよび障害処理方法 |
US8832501B2 (en) | 2010-09-01 | 2014-09-09 | Fujitsu Limited | System and method of processing failure |
EP2713273A2 (en) | 2012-08-30 | 2014-04-02 | Fujitsu Limited | Information processing apparatus and fault processing method for information processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4644720B2 (ja) | 2011-03-02 |
US20090228745A1 (en) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7543191B2 (en) | Method and apparatus for isolating bus failure | |
US7409580B2 (en) | System and method for recovering from errors in a data processing system | |
TW440755B (en) | Method and system for environmental sensing and control within a computer system | |
US20060161714A1 (en) | Method and apparatus for monitoring number of lanes between controller and PCI Express device | |
US8700835B2 (en) | Computer system and abnormality detection circuit | |
US7406632B2 (en) | Error reporting network in multiprocessor computer | |
JP6098778B2 (ja) | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム | |
JP5541368B2 (ja) | アクセス方法、およびマルチコアプロセッサシステム | |
US20110043323A1 (en) | Fault monitoring circuit, semiconductor integrated circuit, and faulty part locating method | |
WO2001080009A2 (en) | Fault-tolerant computer system with voter delay buffer | |
JP4644720B2 (ja) | 制御方法、情報処理装置及びストレージシステム | |
CN112650612A (zh) | 一种内存故障定位方法及装置 | |
US7774690B2 (en) | Apparatus and method for detecting data error | |
US20060212749A1 (en) | Failure communication method | |
JP2001356968A (ja) | 故障許容データ格納システムおよび故障許容データ格納システムの動作方法 | |
EP3321814B1 (en) | Method and apparatus for handling outstanding interconnect transactions | |
JP2008176477A (ja) | 計算機システム | |
JP4299634B2 (ja) | 情報処理装置及び情報処理装置の時計異常検出プログラム | |
US7243257B2 (en) | Computer system for preventing inter-node fault propagation | |
CN107451028A (zh) | 错误状态储存方法及服务器 | |
JP5561790B2 (ja) | ハードウェア障害被疑特定装置、ハードウェア障害被疑特定方法、及びプログラム | |
JP2001007893A (ja) | 情報処理システム及びそれに用いる障害処理方式 | |
CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
JP5381151B2 (ja) | 情報処理装置、バス制御回路、バス制御方法及びバス制御プログラム | |
JP6992295B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |