JP6098778B2 - 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム - Google Patents
冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム Download PDFInfo
- Publication number
- JP6098778B2 JP6098778B2 JP2012076294A JP2012076294A JP6098778B2 JP 6098778 B2 JP6098778 B2 JP 6098778B2 JP 2012076294 A JP2012076294 A JP 2012076294A JP 2012076294 A JP2012076294 A JP 2012076294A JP 6098778 B2 JP6098778 B2 JP 6098778B2
- Authority
- JP
- Japan
- Prior art keywords
- server
- redundant server
- redundant
- hardware processor
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
以下に、本発明の実施形態について添付図面を参照して説明する。
図1を参照して、本発明に係るフォールトトレラントシステムの構成例について説明する。
次に、第1の系のフォールトトレラントサーバ10及び第2の系のフォールトトレラントサーバ20の各々の構成例について説明する。
次に、同期リセット(SyncReset)の動作について説明する。
なお、第1の系のフォールトトレラントサーバ10のFT制御チップ14及び第2の系のフォールトトレラントサーバ20のFT制御チップ24は、クロスリンクを介して互いに同期を取っている。したがって、FT制御チップ14及びFT制御チップ24は、上記の同期リセット(SyncReset)の動作を同時に実行する。
更に、第1の系のフォールトトレラントサーバ10のCPU11及び第2の系のフォールトトレラントサーバ20のCPU21は、全ての処理についてロックステップ動作するため、同期リセット(SyncReset)による初期化処理自体もロックステップ動作する。
また、第1の系のフォールトトレラントサーバ10のCPU11及び第2の系のフォールトトレラントサーバ20のCPU21は、リセット処理期間中において、メモリ12(12−b、b=1〜y)の各々及びメモリ22(22−b、b=1〜y)の各々に格納されたデータを、セルフリフレッシュ動作により維持している。
また、上記の同期リセット(SyncReset)の動作と同様に、同期リセット(SyncReset)の解除の動作も同時に実行する。
次に、図2のフローチャートを参照して、図1の回路の動作について説明する。
第1の系のフォールトトレラントサーバ10のFT制御チップ14及び第2の系のフォールトトレラントサーバ20のFT制御チップ24は、二重化動作中において、CPUやメモリ等のデバイスに障害が発生したか確認する。なお、第1の系のフォールトトレラントサーバ10のFT制御チップ14及び第2の系のフォールトトレラントサーバ20のFT制御チップ24は、障害が発生していない場合(ステップS1でNo)、監視を継続する。
第1の系のフォールトトレラントサーバ10のFT制御チップ14及び第2の系のフォールトトレラントサーバ20のFT制御チップ24は、障害が発生した場合(ステップS1でYes)、障害が発生した系を切り離すことを決定する。ここでは、第2の系のフォールトトレラントサーバ20のメモリ22−5で障害が発生している。したがって、正常に動作している第1の系のフォールトトレラントサーバ10のFT制御チップ14は、障害が発生した第2の系のフォールトトレラントサーバ20を切り離すことを決定する。
正常に動作している第1の系のフォールトトレラントサーバ10のFT制御チップ14は、ソフトウェア制御により、クロスリンクを使用して、障害が発生した第2の系のフォールトトレラントサーバ20のメモリ22−5の障害を認識する。
第1の系のフォールトトレラントサーバ10のFT制御チップ14は、ソフトウェア(SW)制御により、信号141として、システム管理割り込み(SMI:System Management Interrupts)信号を発生して、クロスリンクを使用して、障害が発生した第2の系のフォールトトレラントサーバ20のCPU21(21−a、a=1〜x)で動作しているOSの動作を一時停止する。例えば、第1の系のフォールトトレラントサーバ10のFT制御チップ14は、クロスリンクを使用して、第2の系のフォールトトレラントサーバ20のFT制御チップ24に、システム管理割り込み(SMI)信号を通知する。或いは、システム管理割り込み(SMI)信号の発生を要求する。第2の系のフォールトトレラントサーバ20のFT制御チップ24は、クロスリンクを使用して第1の系のフォールトトレラントサーバ10のFT制御チップ14からシステム管理割り込み信号/当該信号の発生要求を受信した際、信号241として、システム管理割り込み信号を発生して、CPU21(21−a、a=1〜x)で動作しているOSの動作を一時停止する。
第1の系のフォールトトレラントサーバ10のFT制御チップ14は、ソフトウェア(SW)制御により、第2の系のフォールトトレラントサーバ20のCPU21(21−a、a=1〜x)のコンテキストデータ(構成情報)を、FT制御チップ14の内部にある記憶領域に退避する。但し、実際には、コンテキストデータの退避先は、前述の記憶領域に限定されない。コンテキストデータの例として、レジスタ等のハードウェア(HW:Hardware)の設定情報や、CPUの状態情報、プログラム/プロセス/タスク等の実行に必要な各種情報等が考えられる。
また、第1の系のフォールトトレラントサーバ10のFT制御チップ14は、ソフトウェア(SW)制御により、障害が発生したメモリに対応する二重化対象のメモリのデータを、別のメモリ(待機メモリ)にコピー(複写)する。ここでは、障害が発生したメモリ22−5に対応する二重化対象のメモリ12−5のデータを、メモリ12−6にコピーする。これにより、FT制御チップ14は、正常に動作している第1の系のフォールトトレラントサーバ10が、障害が発生した第2の系のフォールトトレラントサーバ20を切り離し可能な状態にする。
また、第1の系のフォールトトレラントサーバ10のFT制御チップ14は、ソフトウェア(SW)制御により、退避したコンテキストデータを、メモリ12−5を使用しない代わりにメモリ12−6を使用する構成情報に変更する。
また、第1の系のフォールトトレラントサーバ10のFT制御チップ14は、ソフトウェア(SW)制御により、クロスリンクを使用して、正常に動作している第1の系のフォールトトレラントサーバ10の全情報を、障害が発生した第2の系のフォールトトレラントサーバ20のFT制御チップ24にコピーする。
そして、第1の系のフォールトトレラントサーバ10のFT制御チップ14及び第2の系のフォールトトレラントサーバ20のFT制御チップ24は、本体BIOSの同期リセット(SyncReset)コマンドを発行する。すなわち、上記の「同期リセット(SyncReset)の動作」を行う。これにより、第1の系のフォールトトレラントサーバ10のCPU11及び第2の系のフォールトトレラントサーバ20のCPU21は、同期リセット(SyncReset)により、初期化処理を開始する。
第1の系のフォールトトレラントサーバ10のFT制御チップ14及び第2の系のフォールトトレラントサーバ20のFT制御チップ24は、同期リセット(SyncReset)による初期化処理中に退避していたコンテキストデータを、第1の系のフォールトトレラントサーバ10のCPU11及び第2の系のフォールトトレラントサーバ20のCPU21に読み込ませる。
第1の系のフォールトトレラントサーバ10のCPU11及び第2の系のフォールトトレラントサーバ20は、読み込みによるコンテキストデータの復旧により、当該コンテキストデータの示す状態を復元し、障害メモリを切り離した状態で、システム管理割り込み(SMI)から処理に復帰し、停止していたOSの動作を再開する。なお、障害メモリを切り離した状態とは、障害が発生したメモリ22−5と、それに対応する二重化対象のメモリ12−5と、を使用しない状態である。
以下に、本発明に係るフォールトトレラントシステムを実現するための具体的なハードウェアの例について説明する。
本発明は、2つの系で互いにロックステップ動作するフォールトトレラントサーバにおいて、通常は(基本的には)障害発生時に片側の系を切り離して動作を維持するが、ユーザポリシーでの選択に従って、障害が発生した箇所のみを縮退させて二重化動作に復帰することを特徴としている。
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
11、21… CPU
12、22… メモリ
13、23… チップセット
14、24… FT制御チップ
141、241… 信号
15、25… IOコントローラ
Claims (3)
- 第1冗長化サーバと、
前記第1冗長化サーバとロックステップ動作を実行する第2冗長化サーバと
を含み、
前記第1冗長化サーバは、
OS(Operating System)が動作する第1ハードウェアプロセッサと、
前記第1ハードウェアプロセッサに接続された複数の第1デバイスと、
第1制御プログラムが格納された第1メモリと、
前記第1制御プログラムの処理を実行する第1制御チップと
を備え、
前記第2冗長化サーバは、
前記OSが動作する第2ハードウェアプロセッサと、
前記第2ハードウェアプロセッサに接続された複数の第2デバイスと
第2制御プログラムが格納された第2メモリと、
前記第2制御プログラムの処理を実行する第2制御チップと、
を備え、
前記第1制御プログラムは、
前記第2冗長化サーバに障害が発生したことを検出する第1検出処理と、
前記第1検出処理の検出結果を受けて、前記第2冗長化サーバを前記第1冗長化サーバから切り離す第1切り離し処理と、
前記第1切り離し処理の後に、前記第2冗長化サーバの前記複数の第2デバイスの中から障害が発生している障害デバイスを特定する第1特定処理と、
前記第1特定処理の後に、前記第2冗長化サーバの前記第2ハードウェアプロセッサで動作中の前記OSを停止させる第1停止処理と、
前記第1特定処理によって特定された障害デバイスが縮退した構成で、前記第1停止処理によって停止している前記第2冗長化サーバの前記OSを復帰させる処理と
を含み、
前記第2制御プログラムは、
前記第1冗長化サーバに障害が発生したことを検出する第2検出処理と、
前記第2検出処理の検出結果を受けて、前記第1冗長化サーバを前記第2冗長化サーバから切り離す第2切り離し処理と、
前記第2切り離し処理の後に、前記第1冗長化サーバの前記複数の第1デバイスの中から障害が発生している障害デバイスを特定する第2特定処理と、
前記第2特定処理の後に、前記第1冗長化サーバの前記第1ハードウェアプロセッサで動作中の前記OSを停止させる第2停止処理と、
前記第2特定処理によって特定された障害デバイスが縮退した構成で、前記第2停止処理によって停止している前記第1冗長化サーバの前記OSを復帰させる処理と
を含む
冗長化システム。 - 請求項1に記載の冗長化システムであって、
前記第1制御プログラムの前記第1特定処理によって特定された障害デバイスは、記憶デバイスであり、
前記第2制御プログラムの前記第2特定処理によって特定された障害デバイスは、記憶デバイスであり、
前記第1冗長化サーバは、
前記複数の第1デバイスのうちの一つであって、記憶デバイスである第1冗長化サーバ第1記憶デバイスと、
前記複数の第1デバイスのうちの一つであって、記憶デバイスである第1冗長化サーバ第2記憶デバイスと
を更に含み、
前記第2冗長化サーバは、
前記複数の第2デバイスのうちの一つであって、記憶デバイスである第2冗長化サーバ第1記憶デバイスと、
前記複数の第2デバイスのうちの一つであって、記憶デバイスである第2冗長化サーバ第2記憶デバイスと
を更に含み、
前記第1制御プログラムは、
前記第2ハードウェアプロセッサの構成情報を前記第1冗長化サーバの前記第1制御チップに退避させる第1退避処理と、
前記第1特定処理によって特定された障害デバイスに対応する第1冗長化サーバ第1記憶デバイスのデータを第1冗長化サーバ第2記憶デバイスにコピーする処理と、
前記第1退避処理によって前記第1冗長化サーバに退避されていた前記第2ハードウェアプロセッサの前記構成情報を、前記第1冗長化サーバ第2記憶デバイスを使用する構成情報に変更する処理と、
前記第1冗長化サーバの全情報を前記第2冗長化サーバにコピーする処理と、
前記第1ハードウェアプロセッサおよび前記第2ハードウェアプロセッサの両方を同時にリセットする第1リセット処理と、
前記第1リセット処理の後に、前記第1冗長化サーバに退避されていた前記第2ハードウェアプロセッサの前記構成情報を前記第1ハードウェアプロセッサおよび前記第2ハードウェアプロセッサの両方に反映させる処理と、
前記第1停止処理によって停止している前記第2冗長化サーバの前記OSを復帰させる処理と
を更に含み、
前記第2制御プログラムは、
前記第1ハードウェアプロセッサの構成情報を前記第2冗長化サーバの前記第2制御チップに退避させる第2退避処理と、
前記第2特定処理によって特定された障害デバイスに対応する第2冗長化サーバ第1記憶デバイスのデータを第2冗長化サーバ第2記憶デバイスにコピーする処理と、
前記第2退避処理によって前記第2冗長化サーバに退避されていた前記第1ハードウェアプロセッサの前記構成情報を、前記第2冗長化サーバ第2記憶デバイスを使用する構成情報に変更する処理と、
前記第2冗長化サーバの全情報を前記第1冗長化サーバにコピーする処理と、
前記第1ハードウェアプロセッサおよび前記第2ハードウェアプロセッサの両方を同時にリセットする第2リセット処理と、
前記第2リセット処理の後に、前記第2冗長化サーバに退避されていた前記第1ハードウェアプロセッサの前記構成情報を前記第1ハードウェアプロセッサおよび前記第2ハードウェアプロセッサの両方に反映させる処理と、
前記第2停止処理によって停止している前記第1冗長化サーバの前記OSを復帰させる処理と
を更に含む
冗長化システム。 - 冗長化システムに適用される制御プログラムであって、
前記制御プログラムは、
第1制御プログラムと
第2制御プログラムと
を含み、
前記冗長化システムは、
第1冗長化サーバと、
前記第1冗長化サーバとロックステップ動作を実行する第2冗長化サーバと
を含み、
前記第1冗長化サーバは、
OS(Operating System)が動作する第1ハードウェアプロセッサと、
前記第1ハードウェアプロセッサに接続された複数の第1デバイスと、
前記第1制御プログラムが格納された第1メモリと、
前記第1制御プログラムの処理を実行する第1制御チップと
を備え、
前記第2冗長化サーバは、
前記OSが動作する第2ハードウェアプロセッサと、
前記第2ハードウェアプロセッサに接続された複数の第2デバイスと
前記第2制御プログラムが格納された第2メモリと、
前記第2制御プログラムの処理を実行する第2制御チップと、
を備え、
前記第1制御プログラムは、
前記第2冗長化サーバに障害が発生したことを検出する第1検出処理と、
前記第1検出処理の検出結果を受けて、前記第2冗長化サーバを前記第1冗長化サーバから切り離す第1切り離し処理と、
前記第1切り離し処理の後に、前記第2冗長化サーバの前記複数の第2デバイスの中から障害が発生している障害デバイスを特定する第1特定処理と、
前記第1特定処理の後に、前記第2冗長化サーバの前記第2ハードウェアプロセッサで動作中の前記OSを停止させる第1停止処理と、
前記第1特定処理によって特定された障害デバイスが縮退した構成で、前記第1停止処理によって停止している前記第2冗長化サーバの前記OSを復帰させる処理と
を前記第1制御チップに実行させ、
前記第2制御プログラムは、
前記第1冗長化サーバに障害が発生したことを検出する第2検出処理と、
前記第2検出処理の検出結果を受けて、前記第1冗長化サーバを前記第2冗長化サーバから切り離す第2切り離し処理と、
前記第2切り離し処理の後に、前記第1冗長化サーバの前記複数の第1デバイスの中から障害が発生している障害デバイスを特定する第2特定処理と、
前記第2特定処理の後に、前記第1冗長化サーバの前記第1ハードウェアプロセッサで動作中の前記OSを停止させる第2停止処理と、
前記第2特定処理によって特定された障害デバイスが縮退した構成で、前記第2停止処理によって停止している前記第1冗長化サーバの前記OSを復帰させる処理と
を前記第2制御チップに実行させる
制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076294A JP6098778B2 (ja) | 2012-03-29 | 2012-03-29 | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
US13/828,751 US9195553B2 (en) | 2012-03-29 | 2013-03-14 | Redundant system control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076294A JP6098778B2 (ja) | 2012-03-29 | 2012-03-29 | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013206278A JP2013206278A (ja) | 2013-10-07 |
JP6098778B2 true JP6098778B2 (ja) | 2017-03-22 |
Family
ID=49236727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076294A Active JP6098778B2 (ja) | 2012-03-29 | 2012-03-29 | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9195553B2 (ja) |
JP (1) | JP6098778B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9235485B2 (en) * | 2013-07-22 | 2016-01-12 | International Business Machines Corporation | Moving objects in a primary computer based on memory errors in a secondary computer |
JP6056801B2 (ja) * | 2014-03-31 | 2017-01-11 | 日本電気株式会社 | フォールトトレラントサーバ、同期化方法、及びプログラム |
JP6337676B2 (ja) * | 2014-07-29 | 2018-06-06 | 富士通株式会社 | 情報処理システム及び方法 |
JP6312550B2 (ja) * | 2014-08-01 | 2018-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6083480B1 (ja) * | 2016-02-18 | 2017-02-22 | 日本電気株式会社 | 監視装置、フォールトトレラントシステムおよび方法 |
JP6880795B2 (ja) * | 2017-02-08 | 2021-06-02 | オムロン株式会社 | 制御装置およびその制御方法 |
US10606764B1 (en) * | 2017-10-02 | 2020-03-31 | Northrop Grumman Systems Corporation | Fault-tolerant embedded root of trust using lockstep processor cores on an FPGA |
JP7120599B2 (ja) * | 2018-03-09 | 2022-08-17 | Necプラットフォームズ株式会社 | 情報処理システム及び制御方法 |
CN108832661A (zh) * | 2018-07-13 | 2018-11-16 | 华南师范大学 | 一种多冗余型的光伏并网发电*** |
JP6928148B1 (ja) * | 2020-05-21 | 2021-09-01 | Necプラットフォームズ株式会社 | フォールトトレラントシステム、フォールトトレラント制御方法、及び、フォールトトレラント制御プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3180737B2 (ja) * | 1997-10-29 | 2001-06-25 | 日本電気株式会社 | システムの冗長化方法 |
JP3156654B2 (ja) * | 1997-10-30 | 2001-04-16 | 日本電気株式会社 | 二重化コンピュータシステムおよびその運用方法 |
ATE215244T1 (de) * | 1997-11-14 | 2002-04-15 | Marathon Techn Corp | Verfahren zur erhaltung von synchronisierter ausführung bei fehler-betriebssicheren/ fehlertoleranten rechnersystemen |
US6928583B2 (en) * | 2001-04-11 | 2005-08-09 | Stratus Technologies Bermuda Ltd. | Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep |
JP2004046599A (ja) * | 2002-07-12 | 2004-02-12 | Nec Corp | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
JP4182948B2 (ja) * | 2004-12-21 | 2008-11-19 | 日本電気株式会社 | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 |
JP5013309B2 (ja) * | 2006-08-18 | 2012-08-29 | 日本電気株式会社 | フォールトトレラントコンピュータ、そのトランザクション同期制御方法 |
US8117495B2 (en) * | 2007-11-26 | 2012-02-14 | Stratus Technologies Bermuda Ltd | Systems and methods of high availability cluster environment failover protection |
US8635492B2 (en) * | 2011-02-15 | 2014-01-21 | International Business Machines Corporation | State recovery and lockstep execution restart in a system with multiprocessor pairing |
-
2012
- 2012-03-29 JP JP2012076294A patent/JP6098778B2/ja active Active
-
2013
- 2013-03-14 US US13/828,751 patent/US9195553B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130262917A1 (en) | 2013-10-03 |
JP2013206278A (ja) | 2013-10-07 |
US9195553B2 (en) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6098778B2 (ja) | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム | |
CN106776159B (zh) | 具有故障转移的快速***元件互连网络***与操作方法 | |
US8990617B2 (en) | Fault-tolerant computer system, fault-tolerant computer system control method and recording medium storing control program for fault-tolerant computer system | |
EP1078317B1 (en) | Method for switching between multiple system processors | |
US6209051B1 (en) | Method for switching between multiple system hosts | |
EP2175371B1 (en) | Synchronization control apparatuses, information processing apparatuses, and synchronization management methods | |
US7493517B2 (en) | Fault tolerant computer system and a synchronization method for the same | |
US6161197A (en) | Method and system for controlling a bus with multiple system hosts | |
JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
US11573737B2 (en) | Method and apparatus for performing disk management of all flash array server | |
JP2006178616A (ja) | フォールトトレラントシステム、これで用いる制御装置、動作方法、及び動作プログラム | |
US11409471B2 (en) | Method and apparatus for performing data access management of all flash array server | |
JP2009053946A (ja) | 二重化コントーラ構成ブロックデバイス制御装置 | |
JP4182948B2 (ja) | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 | |
JP2005293315A (ja) | データミラー型クラスタシステム及びデータミラー型クラスタシステムの同期制御方法 | |
JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
JPH07182189A (ja) | 計算機システム及びプロセッサチップ及び障害復旧方法 | |
JP5733384B2 (ja) | 情報処理装置 | |
JP4165499B2 (ja) | コンピュータシステム及びそれを用いたフォールトトレラントシステム並びにその動作制御方法 | |
JP7056057B2 (ja) | 情報処理装置、情報処理方法、情報処理システム、及び、コンピュータ・プログラム | |
JP5970846B2 (ja) | 計算機システム及び計算機システムの制御方法 | |
JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
CN113342262B (zh) | 用以进行全快闪存储器阵列伺服器的碟管理的方法与设备 | |
CN113345495A (zh) | 伺服器及相关的控制方法 | |
Hamada | Highly Reliable System Mirror Function of Mission-Critical IA Server: PRIMEQUEST |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6098778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |