JP2009206794A - 周波数シンセサイザ装置及びその制御値決定方法 - Google Patents
周波数シンセサイザ装置及びその制御値決定方法 Download PDFInfo
- Publication number
- JP2009206794A JP2009206794A JP2008046630A JP2008046630A JP2009206794A JP 2009206794 A JP2009206794 A JP 2009206794A JP 2008046630 A JP2008046630 A JP 2008046630A JP 2008046630 A JP2008046630 A JP 2008046630A JP 2009206794 A JP2009206794 A JP 2009206794A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- variable
- vco
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】特性に優れた発振出力を得る。
【解決手段】 発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器14と、前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路14と、前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリ13と、を具備したことを特徴とする。
【選択図】図1
【解決手段】 発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器14と、前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路14と、前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリ13と、を具備したことを特徴とする。
【選択図】図1
Description
本発明は、電圧制御発振器によって無線システム等の複数の発振出力を発生するものに好適な周波数シンセサイザ装置及びその制御値決定方法に関する。
従来、携帯電話等の無線システムにおいては、PLL(位相制御ループ)回路等を用いた周波数シンセサイザによって局部発振器の複数の発振出力を生成する。PLL回路等においては、発振周波数を容易に制御可能なように、VCO(電圧制御発振器)を採用している。
即ち、発振出力は、VCOの発振周波数をPLL回路によって制御することによって得られる。PLL回路を構成する位相比較器に、水晶発振器からの基準周波数の発振出力(基準発振出力)とVCOの出力とを与える。位相比較器は、基準発振出力とVCOの発振出力との位相差を求め、位相差に基づく出力をローパスフィルタを介して制御電圧としてVCOに与える。これにより、VCOから基準周波数の発振出力を得るのである。更に、VCOの出力を分周器によって分周して位相比較器に与えることで、VCOから基準周波数の分周数倍の周波数の発振出力を得ることができる。
VCOは、バリキャップ(可変容量ダイオード)を備えたLCタンク回路と、発振部とによって構成される。LCタンク回路は、バリキャップ、コンデンサ及びコイルに基づく共振周波数を有し、発振部はこの共振周波数の発振出力を得る。しかし、VCOを構成する素子のばらつきによって、正確な発振周波数を得ることができない。そこで、PLL回路によって、基準発振出力とVCO出力との位相差に基づいて、VCOを制御する制御電圧を発生させ、この制御電圧によってバリキャップの容量値を変化させることで、VCOの発振周波数を基準周波数に対応した周波数に一致させるように微調整するようになっている。
しかし、バリキャップによる周波数可変範囲は比較的小さい。大きな周波数可変範囲が必要な場合には、LCタンク回路に可変容量コンデンサを設け、可変容量コンデンサの容量値を制御することで、VCOの発振周波数を粗調整するようになっている。なお、特許文献1には、このような可変容量コンデンサによって発振周波数を変更する電圧制御発振器が開示されている。
この粗調整時において、バリキャップに印加する電圧を規定しておくことで、微調整時におけるバリキャップによる周波数可変範囲を設定可能である。例えば、バリキャップが、0〜3Vの制御電圧範囲で容量値が変化して、VCOの発振周波数を変化させることができるものとすると、粗調整時にバリキャップの入力制御電圧を制御電圧範囲の中央の電圧1.5Vにしておく。これにより、微調整時に正側及び負側のいずれの方向にも略均等に周波数の制御が可能である。
即ち、この場合には、VCOに素子のばらつきがなければ、PLL回路のロック時においては、ローパスフィルタからバリキャップに供給される制御電圧は1.5Vとなる。バリキャップに与えられる制御電圧は、VCOの素子のばらつきに応じて、1.5Vを中心として0〜3Vの範囲の電圧値となる。このように、従来、バリキャップによる発振周波数の可変範囲を大きくするために、粗調整時においてバリキャップに制御電圧範囲の中央の電圧を印加する手法が採用されることが多い。
ところが、バリキャップに供給される制御電圧に応じて、VCOの出力周波数範囲や、ノイズ特性が異なる。このため、制御電圧範囲の中央の電圧をバリキャップに印加しながら粗調整を行うと、実使用時においては、出力周波数範囲が狭くなったり、ロックアップ時間が長くなったり、ノイズ特性が劣化してしまう等の不具合が生じることがある。
特に、近年の広帯域化によって、バリキャップに要求される周波数可変範囲も大きくなっており、粗調整時にバリキャップに与える制御電圧(以下、基準電圧という)は制御電圧範囲のセンター電圧に設定することが一般的である。しかしながら、周波数特性のみを考慮して基準電圧を決定すると、ノイズ特性等の特性が劣化することがある。しかも、特性は素子のばらつきによって変化するので、周波数特性及びノイズ特性まで考慮して基準電圧を決定することは極めて困難である。
特開2002−158538号公報
本発明は、粗調整時にバリキャップに印加する制御電圧を最適化することで、実使用時における特性を向上させることができる周波数シンセサイザ装置及びその制御値決定方法を提供することを目的とする。
本発明の一態様の周波数シンセサイザ装置は、発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器と、前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路と、前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリと、を具備したことを特徴とするものであり、
本発明の一態様の周波数シンセサイザ装置の制御値決定方法は、発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器と、前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路と、前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリとを具備した周波数シンセサイザ装置に対して、前記粗調整のモードを設定し、前記第2の可変容量部の容量を制御するための制御値を変化させながら前記第2の可変容量部に与え、前記制御値毎の前記電圧制御発振器の出力の特性を測定し、前記特性が所定の特性になった場合の前記制御値を前記メモリに記憶させることを特徴とするものである。
本発明の一態様の周波数シンセサイザ装置の制御値決定方法は、発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器と、前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路と、前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリとを具備した周波数シンセサイザ装置に対して、前記粗調整のモードを設定し、前記第2の可変容量部の容量を制御するための制御値を変化させながら前記第2の可変容量部に与え、前記制御値毎の前記電圧制御発振器の出力の特性を測定し、前記特性が所定の特性になった場合の前記制御値を前記メモリに記憶させることを特徴とするものである。
本発明によれば、粗調整時にバリキャップに印加する制御電圧を最適化することで、実使用時における特性を向上させることができるという効果を有する。
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る周波数シンセサイザ装置を示すブロック図である。
周波数シンセサイザ装置11は、IC化されており、テスタ15からの信号を取り込むための入力端子16が設けられている。テスタ15は後述する可変抵抗R2を制御するための基準電圧制御信号を発生させるための制御データを出力する。この制御データは入力端子16を介して周波数シンセサイザ装置11に取り込まれる。
メモリ13は入力端子16を介して取り込まれる制御データが与えられ、テスタ15からの記憶指示信号に従って、入力された制御データを記憶するようになっている。例えば、メモリ13としてはE−Fuse等が採用され、例えば、周波数シンセサイザ装置11の製造時のICテスト工程において、制御データが書き込まれるようになっている。
入力端子16を介して入力されたデータはD/A変換器12にも供給されるようになっている。例えば、ICテスト工程等のテスト時には、D/A変換器12は、入力端子16を介して入力された制御データが供給され、実使用時においては、メモリ13に記憶された制御データが供給される。D/A変換器12は、入力された制御データをアナログ信号に変換してPLL/VCO部14に出力するようになっている。
PLL/VCO部14は、VCOとVCOの発振周波数を制御するPLL回路とによって構成されている。PLL/VCO部14は、D/A変換器12の出力を、PLL/VCO部14の粗調整時においてバリキャップに与える基準電圧を決定するための基準電圧制御信号として取り込むようになっている。
図2は図1中のPLL/VCO部14の具体的な構成を示す回路図である。
発振器21は所定周波数の発振出力を出力する。発振器21は例えば水晶発振器等によって構成することができ、発振器21の出力は分周器22に供給されるようになっている。分周器22は、例えば固定分周数で発振器21の出力を分周する。分周器22の出力が基準周波数の発振出力(基準発振出力)として位相比較器23に供給される。
位相比較器23にはスイッチSW2を介して分周器29の出力も与えられるようになっている。分周器29は後述するVCO25からの発振出力を所定の分周数で分周して出力する。位相比較器23は基準発振出力と分周器29によって分周されたVCO25の発振出力との位相を比較し、2入力の位相差に基づく出力をループフィルタ24に出力する。ループフィルタ24は位相比較器23の出力をフィルタリングして、位相差に基づく直流電圧を発生する。この直流電圧がバリキャップVC1の制御電圧としてスイッチSW1を介してVCO25に供給されるようになっている。
分周器22の出力は周波数比較器28にも与えられる。周波数比較器28にはスイッチSW2を介して分周器29の出力も与えられる。周波数比較器28は分周器22からの基準発振出力と分周器29によって分周されたVCO25の発振出力との周波数を比較し、2入力の周波数差に基づく出力をVCO25に出力する。
VCO25は、LCタンク部26及び発振部27によって構成されている。LCタンク部26は、コンデンサC1及びバリキャップVC1の直列回路、可変コンデンサVC2並びにコイルL1が並列接続されて構成される。バリキャップVC1のカソードはコンデンサC1の一端に接続され、アノードは基準電位点に接続される。コンデンサC1の他端はコンデンサC2を介して発振部27のトランジスタQ1のベースに接続される。スイッチSW1からの制御電圧は、コンデンサC1とバリキャップVC1との接続点に供給される。
LCタンク部26は、コンデンサC1、コイルL1、バリキャップVC1及び可変コンデンサVC2によって共振周波数が決定する。バリキャップVC1の容量値は、バリキャップVC1に印加される制御電圧に応じて変化する。また、可変コンデンサVC2の容量値は、周波数比較器28に制御されて変化する。
発振部27のトランジスタQ1のベースは、抵抗R3を介してバイアス電圧が供給される共に、コンデンサC3,C4の直列回路を介して基準電位点に接続されている。トランジスタQ1のコレクタは電源ラインに接続され、エミッタは抵抗R4を介して基準電位点に接続される。発振部27は、LCタンク部26の共振周波数で発振し、発振出力をVCO25の出力として出力すると共に、分周器29にも出力するようになっている。
VCO25がIC化されている場合には、可変コンデンサVC2は、例えば、図示しない複数のコンデンサとスイッチとの組み合わせによって構成することができる。コンデンサC1,C2の接続点と基準電位点との間に、複数のスイッチを夫々介して複数のコンデンサを接続し、周波数比較器28の出力によって特定のスイッチをオンにすることによって、コンデンサC1,C2の接続点と基準電位点との間の容量値を決定するのである。
可変コンデンサVC2は容量値を比較的大きく変化させることができ、可変コンデンサVC2の容量を変化させることでLCタンク部26の共振周波数を比較的大きく変化させる粗調整が行われる。一方、バリキャップVC1の容量値の変化は比較的小さく、バリキャップVC1の容量値を制御電圧によって変化させてLCタンク部26の共振周波数を比較的小さく変化させる微調整が行われる。
VCO25の粗調整時には、スイッチSW1は抵抗R1,R2の接続点の基準電圧をVCO25に与え、スイッチSW2は分周器29の出力を周波数比較器28に与える。一方、VCO25の微調整時には、スイッチSW1はループフィルタ24の出力をVCO25に与え、スイッチSW2は分周器29の出力を位相比較器23に与える。
このように、本実施の形態においては、粗調整時におけるバリキャップVC1の制御電圧を所定の値に設定するために、粗調整時においてはスイッチSW1に抵抗R1,R2の接続点の基準電圧を選択的にバリキャップVC1に印加させるようになっている。
PLL/VCO部14の発振出力は、周波数シンセサイザ装置11の出力として特性測定部17に供給される。特性測定部17は、例えば、VCO25の発振出力の発振周波数やC/N、PLL/VCO部14のロックアップ時間等を測定する。特性測定部17は、PLL/VCO部14の出力の特性を測定し、測定結果をテスタ15に出力する。テスタ15は図示しないメモリを有しており、各分周数毎に、出力した制御データに対応する特性測定部17の測定結果を保持する。テスタ15は、各分周数毎に、最適特性が得られる制御データをメモリ13に与えると共に、記憶を指示するための記憶指示信号を出力する。
次に、このように構成された実施の形態の動作について図3乃至図6を参照して説明する。
本実施の形態における周波数シンセサイザ装置は、例えばICテスト工程等において、メモリへの制御データの書き込みが行われる。図3は制御データの書き込みフローを説明するためのフローチャートである。図4は実使用時の動作フローを示すフローチャートである。また、図5及び図6は制御電圧とVCOの発振出力の特性との関係を示すグラフである。
本実施の形態においては、実使用前に、メモリ13に制御データを記憶させる。メモリ13は例えば1回だけ書き込み可能である。例えば、ICテスト工程において、制御データのメモリ13への書き込みを行う。即ち、ICテスト工程において、PLL/VCO部14を粗調整モードで動作させ、発生させる周波数毎に、制御データの値を変化させながらPLL/VCO部14の出力の特性を検査し、最適特性が得られる制御データをメモリ13に記憶させるのである。
先ず、スイッチSW1に抵抗R1,R2の接続点の電圧を選択させ、スイッチSW2に周波数比較器28への出力を選択させて粗調整モードを設定する。図3のステップS1において、発生させる周波数を規定する分周数の設定を行う。分周数を決定すると、テスタ15は所定の制御データを発生する(ステップS2)。この制御データは、端子16を介してD/A変換器12に供給される。D/A変換器12は入力された制御データをアナログ信号に変換して基準電圧制御信号としてPLL/VCO部14に出力する。
基準電圧制御信号は、PLL/VCO部14の可変抵抗R2に与えられ、可変抵抗R2は、基準電圧制御信号によって抵抗値が変化する。こうして、可変抵抗R2の抵抗値は制御データに対応する値となり、抵抗R1,R2の接続点に発生する電圧が基準電圧制御信号(制御データ)に応じた電圧値となる。抵抗R1,R2の接続点の電圧は、基準電圧として、スイッチSW1を介してバリキャップVC1に印加される。
一方、発振器21は所定周波数で発振し、分周器22は発振器21の出力を固定分周することで、基準周波数の基準発振出力を出力する。この基準発振出力は周波数比較器28に供給される。分周器29はVCO25の出力を設定された分周数で分周しており、分周器29の出力はスイッチSW2を介して周波数比較器28に与えられる。周波数比較器28は2入力の周波数を比較し、比較結果に応じた周波数差出力を出力する。
周波数差出力は可変コンデンサVC2に供給され、可変コンデンサVC2は周波数差出力によって、その容量値が変化する。一方、バリキャップVC1は制御データに応じた制御電圧が印加されており、制御データに基づく固定の容量値となっている。LCタンク部26の共振周波数は、可変コンデンサVC2の容量に応じて変化し、発振部27の発振出力の周波数がLCタンク部26の共振周波数によって規定される。発振部27の出力は分周器29にフィードバックされており、周波数比較器28は、分周器29の出力の周波数が基準周波数に一致するように、周波数差出力を出力する。このように、PLLループによって可変コンデンサVC2の容量を変化させることで、VCO25からは基準周波数の分周数倍の周波数の発振出力が得られる(ステップS3)。
VCO25からの発振出力は、特性測定部17に与えられる。特性測定部17は、PLL/VCO部14の発振出力の特性を測定する。例えば、特性測定部17は、VCO25の発振出力の発振周波数、C/N特性、PLL/VCO部14のロックアップ時間等の特性を測定する(ステップS4)。特性測定部17は測定結果をテスタ15に出力する。
テスタ15は特性測定部17の測定結果を保持すると共に、全ての制御データについてのテストが終了したか否かを判定し(ステップS5)、終了していない場合には、次の制御データを設定して出力する。こうして、次のテストでは、バリキャップVC1に印加する制御電圧が、次の制御データに基づく電圧値となる。
こうして、以後、ステップS1〜S5の動作が繰返されて、1つの分周数に対して、制御データを変化させながら、PLL/VCO部14の出力の特性が求められる。テスタ15は全ての制御データについての特性測定が終了すると、ステップS6において、最も優れた特性が得られる1つの制御データを決定する。例えば、テスタ15は、正確な周波数が得られ、且つ最大C/Nが得られたときの制御データを、最も優れた特性が得られる制御データとして決定してもよい。テスタ15は、ステップS7において、優れた特性が得られる制御データをメモリ13に与え、記憶指示信号を発生して、メモリ13に制御データを書き込む。メモリ13には、所定の分周数について、最適な特性が得られる制御データが記憶される。
次に、テスタ15は、分周数を変化させて、ステップS1〜S7を繰返す。こうして、メモリ13には、各分周数毎に、最適な特性が得られる制御データが記憶される。テスタ15は全分周数についての制御データの記憶が終了するまで、処理を繰返す。
次に、実使用時における動作について図4を参照して説明する。
実使用時は、テスタ15及び特性測定部17は取り外されて、周波数シンセサイザ装置11単体で使用される。周波数シンセサイザ装置11は、粗調整及び微調整を行って、所望の発振周波数を得る。周波数シンセサイザ装置11において発振周波数を変更する場合には、先ず粗調整が行われる。
図4のステップS11において、発生させる周波数に応じて分周数が設定される。PLL/VCO部14は、メモリ13から、分周数に応じた制御データを読み出す(ステップS12)。この制御データは、メモリ13からD/A変換器12に与えられてアナログ信号に変換される。D/A変換器12からのアナログ信号は基準電圧制御信号としてPLL/VCO部14に供給される。PLL/VCO部14の可変抵抗R2は基準電圧制御信号に応じた抵抗値となり、抵抗R1,R2の接続点の電圧は制御データに応じた電圧値となる。抵抗R1,R2の電圧は、制御電圧として、スイッチSW1を介してバリキャップVC1に印加される(ステップS13)。
一方、粗調整時には、VCO25の発振出力は、分周器29によって分周された後、スイッチSW2を介して周波数比較器28に与えられる(ステップS14)。周波数比較器28は2入力の周波数差に基づく周波数差出力をLCタンク部26の可変コンデンサVC2に与える。これにより、可変コンデンサVC2の容量が変化して、VCO25の発振周波数は、基準周波数の分周数倍となる。
粗調整の開始から所定時間が経過すると、ステップS17から処理をステップS18に移行して、微調整モードに移行する。微調整においては、スイッチSW1はループフィルタ24の出力を選択してバリキャップVC1に与え、スイッチSW2は、分周器29の出力を位相比較器23に選択的に与えられる。
微調整時には、VCO25の発振出力は、分周器29によって分周された後、スイッチSW2を介して位相比較器23に与えられる(ステップS19)。位相比較器23は2入力の位相差に基づく位相差出力をループフィルタ24に出力する(ステップS20)。ループフィルタ24は位相差出力を直流電圧に変換して、スイッチSW1を介してバリキャップVC1に印加する。微調整時においては、可変コンデンサVC2の容量値は固定であり、LCタンク部26の共振周波数はバリキャップVC1の容量値によって制御される(ステップS21)。こうして、VCO25は、バリキャップVC1の容量値に基づく周波数の発振出力を発生する。PLLループによって、VCO25の発振周波数が基準周波数の分周数倍となるように、バリキャップVC1の容量値が規定される。
粗調整時において、バリキャップVC1には制御データに基づく制御電圧を印加したので、実使用時においても、PLLのループ安定時には、バリキャップVC1に印加される電圧は粗調整時と略同様の電圧値となる。即ち、実使用時において、バリキャップVC1には制御データに対応した制御電圧が印加されることになり、VCO25の発振出力の特性は、制御データに応じたものとなり、最適な発振出力の特性が得られる。
図5は横軸に制御電圧をとり縦軸にVCO発振周波数をとって、粗調整時にバリキャップVC1に印加する制御電圧がA1〜A3である場合における微調整時の発振周波数の変化を示している。図5に示すように、制御電圧に応じてVCO発振周波数の可変範囲が異なる。従って、制御電圧の与え方によっては、発振周波数の可変範囲が狭くなってしまうことがある。
また、図6は横軸に制御電圧をとり縦軸にVCO発振出力のノイズをとって、制御電圧とノイズ量との関係を示している。図6に示すように、制御電圧に応じてVCO発振出力のノイズ量が異なり、例えば、制御電圧可変範囲の中央近傍の電圧では、ノイズ量が大きく、発振不良であることが分かる。しかも、制御電圧に対する発振出力の周波数特性、ノイズ特性、ロックアップ時間等は、素子のばらつきによって、装置毎に異なり、最適な制御電圧を設定することは困難である。
これに対し、本実施の形態においては、最適な制御電圧の情報を記憶しており、実使用時において、最適な特性を得るための制御電圧に設定することができる。これにより、素子のばらつき等に拘わらず、良好な特性の発振出力を得ることができる。
このように、本実施の形態においては、実使用以前において、粗調整時にバリキャップに与える制御電圧として最適な電圧を求めてメモリに記憶させ、実使用時に、メモリに記憶させたデータに基づいて最適な制御電圧を発生してバリキャップに印加しており、VCOから最適な特性の発振出力を得ることができる。
11…周波数シンセサイザ装置、12…D/A変換器、13…メモリ、14…PLL/VCO部、15…テスタ、17…特性測定部。
Claims (5)
- 発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器と、
前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路と、
前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリと、
を具備したことを特徴とする周波数シンセサイザ装置。 - 前記メモリは、前記電圧制御発振器の出力の特性を所定の特性に設定するための制御値を記憶することを特徴とする請求項1に記載の周波数シンセサイザ装置。
- 前記メモリは、前記電圧制御発振器の発振周波数帯毎に、前記第2の可変容量部の制御値を記憶することを特徴とする請求項1又は2に記載の周波数シンセサイザ装置。
- 前記第2の可変容量部は、バリキャップによって構成され、
前記粗調整において、前記メモリからの制御値に基づいて、前記バリキャップに印加する基準電圧を発生する電圧発生部を具備したことを特徴とする請求項1乃至3のいずれか1つに記載の周波数シンセサイザ装置。 - 発振周波数の粗調整のための第1の可変容量部及び前記発振周波数の微調整のための第2の可変容量部によって前記発振周波数が可変の電圧制御発振器と、前記第1及び第2の可変容量部を制御して前記電圧制御発振器の発振周波数を所望の周波数にするPLL回路と、前記粗調整時において前記第2の可変容量部の容量を制御するための制御値を記憶するメモリとを具備した周波数シンセサイザ装置に対して、前記粗調整のモードを設定し、
前記第2の可変容量部の容量を制御するための制御値を変化させながら前記第2の可変容量部に与え、
前記制御値毎の前記電圧制御発振器の出力の特性を測定し、
前記特性が所定の特性になった場合の前記制御値を前記メモリに記憶させる周波数シンセサイザ装置の制御値決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008046630A JP2009206794A (ja) | 2008-02-27 | 2008-02-27 | 周波数シンセサイザ装置及びその制御値決定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008046630A JP2009206794A (ja) | 2008-02-27 | 2008-02-27 | 周波数シンセサイザ装置及びその制御値決定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009206794A true JP2009206794A (ja) | 2009-09-10 |
Family
ID=41148633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008046630A Pending JP2009206794A (ja) | 2008-02-27 | 2008-02-27 | 周波数シンセサイザ装置及びその制御値決定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009206794A (ja) |
-
2008
- 2008-02-27 JP JP2008046630A patent/JP2009206794A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7301414B2 (en) | PLL circuit, radio-communication equipment and method of oscillation frequency control | |
EP1596500A2 (en) | Function generator for temperature compensation of a crystal oscillating device | |
CN102439844B (zh) | 振荡器 | |
JP4742219B2 (ja) | 電圧制御発振器プリセット回路 | |
JP2004289703A (ja) | 通信用半導体集積回路 | |
JP4625849B2 (ja) | 発振器制御装置 | |
JP5863395B2 (ja) | 発振器 | |
JP2005072876A (ja) | 広帯域変調pllおよびその変調度調整方法 | |
JP2009206794A (ja) | 周波数シンセサイザ装置及びその制御値決定方法 | |
CN104467822A (zh) | 振荡装置 | |
US7557662B2 (en) | Oscillator and frequency detector | |
US20080068106A1 (en) | Overtone crystal oscillator automatic calibration system | |
JP2011166473A (ja) | 半導体集積回路 | |
JP2002271191A (ja) | 周波数同期ループ回路および位相同期ループ回路 | |
JP2005312028A (ja) | 発振回路 | |
JP7379057B2 (ja) | 発振装置 | |
JP6672008B2 (ja) | 発振器及び発振器の製造方法 | |
JP2005150856A (ja) | 掃引発振装置、掃引発振方法および掃引周波数制御プログラム | |
JP2006086679A (ja) | 電圧制御型圧電発振器 | |
JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
JP2004282223A (ja) | 周波数シンセサイザ | |
JP6329196B2 (ja) | 発振回路及び発振方法 | |
JP2005057458A (ja) | Pll回路 | |
JP2004096470A (ja) | 位相ロックドループ回路 | |
JP3808447B2 (ja) | Pll回路及びその制御方法 |