JP2009204960A - 信号変換装置、信号変換方法、および画像表示装置 - Google Patents
信号変換装置、信号変換方法、および画像表示装置 Download PDFInfo
- Publication number
- JP2009204960A JP2009204960A JP2008048079A JP2008048079A JP2009204960A JP 2009204960 A JP2009204960 A JP 2009204960A JP 2008048079 A JP2008048079 A JP 2008048079A JP 2008048079 A JP2008048079 A JP 2008048079A JP 2009204960 A JP2009204960 A JP 2009204960A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- pixel
- image
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Color Television Systems (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】IP変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生可能な技術を提供する。
【解決手段】インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する際に、入力信号を交互に構成する第1および第2フィールド信号のうち、一部の特定種類の画素信号を所定の記憶部に一時的に記憶する。そして、所定のタイミングで所定の記憶部から画素信号を読み出すことにより、第1および第2フィールド信号のうちの何れか一方について一部の特定種類の画素信号を1ライン分ずらすことで、出力用信号を交互に構成する第1および第2画像信号を生成する。
【選択図】図3
【解決手段】インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する際に、入力信号を交互に構成する第1および第2フィールド信号のうち、一部の特定種類の画素信号を所定の記憶部に一時的に記憶する。そして、所定のタイミングで所定の記憶部から画素信号を読み出すことにより、第1および第2フィールド信号のうちの何れか一方について一部の特定種類の画素信号を1ライン分ずらすことで、出力用信号を交互に構成する第1および第2画像信号を生成する。
【選択図】図3
Description
本発明は、インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換装置、信号変換方法、およびそれを用いた画像表示装置に関する。
ドットマトリックス表示を行うディスプレイパネルとしては、例えば、有機ELディスプレイや液晶パネルなどがある。そして、これらのディスプレイパネルに関する信号処理技術としては、IP変換、走査線変換、および水平画素変換などが挙げられる(例えば、特許文献1参照)。
そして、IP変換は、インターレース信号をプログレッシブ信号に変換する技術である。また、走査線変換は、画像を構成する水平ラインの数を変換することで、表示画像の垂直方向の拡大および縮小を行う技術である。更に、水平画素変換は、画像を構成する各水平ラインの画素数を変換することで、表示画像の水平方向の拡大および縮小を行う技術である。これらの各変換技術は、水平および垂直方向の画素数が決まっているドットマトリクス表示を行うディスプレイには必要不可欠の技術である。
しかしながら、例えば、解像度がおよそ横350×縦485のドットに係るNTSC(National Television Standards Committee)のインターレース信号を、横320×縦240のドット(QVGA)などといった解像度が相対的に低いプログレッシブ信号に変換して、偶数(0,2,4,・・・)番目のフレームと奇数(1,3,5,・・・)番目のフレームとを時間的に交互に表示した場合、画像に実在しない横縞が発生したり、画像が上下に揺れて見える。このような不具合は、IP変換前のデータに走査線に平行な線を表すデータが含まれている場合において顕著に表れる傾向にある。
そこで、画像の上下への揺れを防止するために、偶数番目のフレームのみまたは奇数番目のフレームのみを表示することが考えられる。しかしながら、このような場合は、使用する画素信号の減少により、フレームレートおよび解像度が低下するため、動画特性が低下してしまう。
本発明は、上記課題に鑑みてなされたものであり、IP変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生可能な技術を提供することを目的とする。
上記の課題を解決するために、請求項1の信号変換装置は、インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換装置である。そして、前記信号変換装置は、前記入力信号を交互に構成する第1および第2フィールド信号のうち、一部の特定種類の画素信号を一時的に記憶する記憶部と、所定のタイミングで前記記憶部から画素信号を読み出すことにより、前記第1および第2フィールド信号のうちの何れか一方について前記一部の特定種類の画素信号を1ライン分ずらすことで、前記出力用信号を交互に構成する第1および第2画像信号を生成する生成手段と、を備える。
また、請求項8の画像表示装置は、請求項1から請求項4の何れかに記載の信号変換装置と、複数の発光部が配列され、前記一部の特定種類に係る発光部が、前記第1および第2フィールド信号のうちの少なくとも一方に係る画素のライン数よりも1ライン分多く配列された表示部と、前記信号変換装置で生成された前記出力用信号に基づき、前記第1および第2画像信号が前記表示部において時間的に交互に表示されるように制御する制御部と、を備える。更に、前記画像表示装置では、各前記第1および第2フィールド信号が、3色の画素信号を含み、前記表示部において、各絵素に対応する3色の発光部の所定位置が所定の三角形を成すように配列されている。
本発明によれば、出力用信号を交互に構成する第1画像信号と第2画像信号との間において一部の特定種類の画素信号が1ライン分ずれた状態となるため、時間的に交互に表示される画像の間において被写体が占める領域のずれが低減される。したがって、IP変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生することができる。
請求項8に記載の発明によれば、画像の端部付近において発光と消灯とを繰り返す画素数が低減されるため、より自然に見える動画像を再生することができる。また、表示部を構成する発光部の数の増加を抑制することで、表示部の小型化、コスト低減、および消費電力の低減を図ることができる。
以下、本発明の好ましい実施形態を図面に基づいて説明する。
<画像表示装置の概略構成>
図1は、本発明の実施形態に係る画像表示装置1の要部構成を例示する図である。画像表示装置1は、例えば、動画表示が可能な携帯電話機などの電子機器であり、主な構成として、信号受信部2、信号変換部3、タイミング制御部4、Xドライバ5、Yドライバ6、電源回路7、および表示パネル8を備えている。
図1は、本発明の実施形態に係る画像表示装置1の要部構成を例示する図である。画像表示装置1は、例えば、動画表示が可能な携帯電話機などの電子機器であり、主な構成として、信号受信部2、信号変換部3、タイミング制御部4、Xドライバ5、Yドライバ6、電源回路7、および表示パネル8を備えている。
信号受信部2は、いわゆるインターレース方式に係る動画像信号を受信して、信号変換部3に出力する。ここでは、インターレース方式に係る動画像信号としては、例えば、いわゆるNTSC(National Television Standards Committee)信号などが挙げられる。
信号変換部3は、インターレース方式のNTSC信号を、いわゆるプログレッシブ方式に係る動画像信号に変換するIP変換を行い、変換後の動画像信号をXドライバ5に与える。したがって、信号変換部3は、インターレース方式に係る動画像の入力信号を画像表示装置1に適合するプログレッシブ方式に係る動画像の出力用信号に変換する信号変換装置としての機能(信号変換機能)を有する。具体的には、1フレームに係る2つのフィールド信号(第1および第2フィールド信号)から、2フレームの出力用信号を生成する。
タイミング制御部4は、NTSC信号に基づき、信号変換部3におけるIP変換のタイミング、および表示パネル8における動画像の表示タイミングを制御する。
Xドライバ5は、タイミング制御部4からの制御信号、および信号変換部3からのプログレッシブ方式に係る動画像信号に基づき、動画像信号に含まれる各画素のデータ信号(画素信号)に応じた電位を表示パネル8に配設された画像信号線に付与する。
Yドライバ6は、タイミング制御部4からの制御信号(例えば、スタートパルスSTH)に応答して、表示パネル8に配設された走査信号線に所定の電位を付与する。
電源回路7は、表示パネル8に配列された多数の発光部にそれぞれ含まれる各発光素子を発光させるために、電位差を与える。
表示パネル8は、例えば、有機EL素子などの発光素子をそれぞれ含む多数の発光部がマトリックス状に配列されたディスプレイであり、例えば、横320×縦240のドットからなるQVGAの解像度の画像が再生可能に構成されている。ここでは、多数の発光部は、それぞれ赤(R)色の光を発する発光素子を有する発光部Rcと、緑(G)色の光を発する発光素子を有する発光部Gcと、青(B)色の光を発する発光素子を有する発光部Bcとによって構成されている。
図2は、表示パネル8における発光部(ここでは、発光素子の開口部に相当する)Rc,Gc,Bcおよび絵素部Ecの配列を例示する模式図であり、表示パネル8の正面側から見た配列状態を示している。なお、図2および図2以降の図においては方位関係を明確化するために直交するXYの2軸が適宜示されている。
発光部Rc,Gc,Bcは、それぞれ略長方形状の輪郭を有し、この順番でX方向(水平走査方向)に沿って配列されている。そして、発光部Rcの長辺と発光部Gcの長辺とが全長に渡って隣接し、発光部Gcの長辺と発光部Bcの長辺とが全長に渡って隣接し、発光部Bcの長辺と発光部Rcの長辺とが全長に渡って隣接している。また、各絵素部Ec(図2で太線で囲まれた部分)は、3個の発光部Rc,Gc,Bcが、この順番でX方向に向けて相互に隣接配置されて構成され、画像における1ドットの色を再現するための発光部の集合にあたる。そして、表示パネル8では、多数の絵素部EcがそれぞれX方向およびY方向に沿ってマトリックス状に配列され、N(Nは所定の自然数)行の発光部Rc,Gc,Bcおよび絵素部EcのラインLc0〜Lc(N−1)が配列されている。
なお、信号受信部2、信号変換部3、およびタイミング制御部4などといった画像表示装置1を構成する各種機能構成は、論理回路によるハードウェア構成によって実現されても良いし、CPUで所定のソフトウェアが実行されることで実現されても良い。また、図1では、いわゆるγ変換などの各種信号処理の機能が示されていないが、必要に応じて、画像表示装置1にγ変換などの各種信号処理を行う機能が備わっていても良い。
<信号変換機能>
図3は、本発明の実施形態の信号変換機能に係る機能構成を例示するブロック図である。
図3は、本発明の実施形態の信号変換機能に係る機能構成を例示するブロック図である。
図3で示すように、信号変換部3は、A/D変換回路10、YC分離回路20、加算器30R,30B、減算器30G、ラインバッファ40、SW回路50R,50B、およびセレクタSW回路50Gを備えている。
A/D変換回路10は、アナログ動画信号であるNTSC信号をデジタル信号に変換し、各フレームを構成する画素信号をYC分離回路20に出力する。このA/D変換回路10では、所定の規格(例えば、ITU-R BT.601)で規定されたフォーマットに沿って、アナログ動画信号がデジタル信号に変換される。
図4から図6は、デジタル化されたNTSC信号に係るインターレース信号を説明するための図である。図4から図6では、インターレース信号が仮に画像の形で出力された際に想定される画素配列が示されている。
図4で示すように、インターレース信号の1フレームに係る画素配列は、R色の画素Per、G色の画素Peg、およびB色の画素Pebがマトリックス状に配列されたものとなっている。また、この画素配列では、RGB色の画素Per,Peg,Pebは、この順番で配列され、3個の画素Per,Peg,Pebが、この順番で隣接配置されて1つの絵素Pe(図4で太線で囲まれた部分)を構成している。なお、ここで言う絵素は、画像信号において1ドットの色を再現するための信号の集合に相当する。そして、多数の絵素PeがそれぞれX方向およびY方向に沿ってマトリックス状に配列され、水平走査方向に沿ったM(Mは所定の自然数)行の画素Per,Peg,Pebおよび絵素PeのラインL0〜L(M−1)が配列されている。
また、このインターレース信号の1フレームは、偶数行のラインL0,L2,L4,L6,・・・,L(M−2)からなる画素配列(図5)に係るフィールド信号(第1フィールド信号)と、奇数行のラインL1,L3,L5,L7,・・・,L(M−1)からなる画素配列(図6)に係るフィールド信号(第2フィールド信号)とによって構成される。つまり、A/D変換回路10は、第1および第2フィールド信号を2フレームの画像信号に分けたような形態でYC分離回路20に出力する。したがって、YC分離回路20に入力される入力信号は第1および第2フィールド信号によって構成される。
なお、NTSC信号は、一般に走査線数が奇数(例えば、525本)の信号であるが、信号変換部3では、2つのフィールド信号から同じサイズの2フレームの出力用信号を生成するため、以下ではMが偶数であるものとして説明する。信号変換部3では、Mが偶数となるように、NTSC信号の各フレームの一部の信号を採用するようにしても良い。また、ここでは、画素Per,Peg,Pebのライン数Mと、表示パネル8における発光部Rc,Gc,Bcのライン数Nとの間には、N=M/2+1の関係が成立する。
また、A/D変換回路10は、デジタル信号化された水平同期信号HSYNC、垂直同期信号VSYNC、およびデータイネーブル信号DEをタイミング制御部4に出力する。タイミング制御部4は、各信号HSYNC,VSYNC,DEに応答して、各種動作を制御する制御信号(例えば、スタートパルスSTH)を出力する。
YC分離回路20は、デジタル信号化された動画信号から輝度信号Yと色信号Cr,Cbを分離して、加算器30R,30Bおよび減算器30Gに出力する。
加算器30Rは、輝度信号Yに色信号Crを加算することでR色の画素信号を得る。減算器30Gは、輝度信号Yから色信号Cr,Cbを減算することでG色の画素信号を得る。加算器30Bは、輝度信号Yに色信号Cbを加算することでB色の画素信号を得る。
ラインバッファ40は、例えば、RAMまたはシフトレジスタで構成され、G色の画素信号を一時的に記憶する部分(本発明の「記憶部」に相当)として機能する。なお、ラインバッファ40がRAMで構成される場合には、データの読み出しと書き込みとを同時に行うために、例えば、いわゆる2ポートタイプのRAMが採用される。また、ラインバッファ40に係るデータの書き込みおよび読み出しに対するアドレスの指定は、タイミング制御部4からの信号によって行われる。
SW回路50Rは、加算器30Rで得られたR色の画素信号を所定のタイミングで出力し、SW回路50Bは、加算器30Bで得られたB色の画素信号を所定のタイミングで出力する。また、セレクタSW回路50Gは、減算器30Gで得られたG色の画素信号を、ラインバッファ40を介して出力するか、またはラインバッファ40を介さずに直接出力する。
そして、SW回路50R,50B、およびセレクタSW回路50GによるRGB色の画素信号の出力により、動画像を構成する偶数(0,2,4,・・・)番目の第1フィールド信号から出力用信号を構成する偶数(0,2,4,・・・)番目の出力用画像信号(本発明の「第1画像信号」に相当)が生成され、動画像を構成する奇数(1,3,5,・・・)番目の第2フィールド信号から出力用信号を構成する奇数(1,3,5,・・・)番目の出力用画像信号(本発明の「第2画像信号」に相当)が生成される。
ここでは、奇数番目のフィールド信号については、G色の画素信号がラインバッファ40で一時的に記憶された後にセレクタSW回路50Gによって出力され、偶数番目のフィールド信号については、G色の画素信号がラインバッファ40を介することなくセレクタSW回路50Gによって出力される。詳細には、信号変換部3において、セレクタSW回路50G(本発明の「生成手段」に相当)により、所定のタイミングでラインバッファ40からG色の画素信号が読み出されることで、第1および第2フィールド信号のうちの一方の第2フィールド信号についてG色の画素信号が1ライン分ずらされて、出力用信号を交互に構成する奇数番目および偶数番目の出力用画像信号が生成される。
図7は、偶数番目の出力用画像信号に係る画素配列を例示する図であり、図8は、奇数番目の出力用画像信号に係る画素配列を例示する図である。なお、図7および図8では、各出力用画像信号が仮に画像の形で出力された際に想定される画素配列が示されている。また、図5と図7との間および図6と図8との間では、対応する画素に同じ種類のハッチングが付され、同じ画素行には同じ符号が付されている。
図7で示すように、偶数番目の出力用画像信号に係る画素配列は、第1フィールド信号に係る画素配列(図5)と同一な画素配列に、無発光の出力(ここでは、黒色の出力)に係る1行分の画素のラインLαが加えられたものとなる。
また、図8で示すように、奇数番目の出力用画像信号に係る画素配列は、第2フィールド信号に係る画素配列(図6)から、G色の画素信号が1行(1ライン)分次の行にずれて、(M/2+1)行の画素のラインL1s,L3s,L5s,L7s,・・・,L(M−1)s,Lβsによって構成されたものとなる。なお、先頭のラインL1sのG色の画素信号および最終のラインLβsのR,B色の画素信号は、無発光の出力(ここでは、黒色の出力)に係る信号となる。すなわち、奇数番目の出力用画像信号に係る画素配列では、1つの絵素が、図4〜図6で示した相互に隣接する3色(RGB)の画素によって構成されるのではなく、2ラインに跨って3つの画素の重心の位置が三角形を成す3色(RGB)の画素によって構成される。
したがって、奇数番目の出力用画像信号に係る画素配列によれば、人間の視覚においてはR,B色対する感度よりもG色に対する感度の方が高いため、各絵素の中心が実質的に次のライン側に約1/2ライン分ずれたものとなる。つまり、元のNTSC信号と同様に、偶数番目の出力用画像信号の画素の各ラインの間に、奇数番目の出力用画像信号の画素の各ラインが配置されているものに相当する出力用信号が生成される。
そして、タイミング制御部4(本発明の「制御部」に相当)の制御により、信号変換部3で生成された出力用信号に基づき、偶数番目および奇数番目の出力用画像信号が表示パネル8において時間的に交互に表示される。このような動画像の再生では、画像に実在しない横縞が発生したり、画像が上下に揺れて見えるような不具合の発生が抑制される。
図9は、奇数番目の出力用画像信号を生成する際の信号変換部3の動作に係るタイミングチャートである。具体的には、図9では、横軸が時刻を示し、上から順に、(a)A/D変換回路10からタイミング制御部4への水平同期信号HSYNCの出力、(b)A/D変換回路10からタイミング制御部4へのデータイネーブル信号DEの出力、(c)タイミング制御部4からラインバッファ40への駆動タイミングを制御する信号、および(d)タイミング制御部4から発せされるスタートパルスSTH、の出力波形が示されている。
図9で示すように、水平同期信号HSYNCがH状態となり(時刻T1〜T2)、それに応答して、ラインバッファ40における読み出し駆動が開始される(時刻T3)。次に、ラインバッファ40の駆動開始から所定クロック(例えば、2クロック)遅れて、データイネーブル信号DEがH状態となるとともに(時刻T4)、スタートパルスSTHがH状態となる(時刻T4〜T5)。ここでは、時刻T3〜T6においてラインバッファ40で読み出し駆動が行われ、時刻T4〜T7においてデータイネーブル信号のH状態が保持される。そして、データイネーブル信号がH状態のときに、奇数番目の出力用画像信号を構成する1ライン分の画素信号が生成される。また、スタートパルスSTHがH状態となることで、例えば、発光対象であるラインに対応する走査信号線への走査信号の入力が開始される。このような時刻T1〜T7の駆動が繰り返されて、奇数番目の出力用画像信号が生成される。
なお、ここで、データイネーブル信号DEがH状態となる所定クロック前にラインバッファ40の駆動を開始するのは、ラインバッファ40を介して出力されるG色の画素信号の出力タイミングと、ラインバッファ40を介さずに出力されるR,B色の画素信号の出力タイミングとを合わせるためである。このような駆動は、例えば、水平同期信号HSYNCがH状態となる時刻とデータイネーブル信号DEがH状態となる時刻との時間差をクロック数で測り、このクロック数から2クロック分引いた動作タイミングをタイミング制御部4にて設定することで実現される。
図10は、本発明の実施形態に係る信号変換動作を示すフローチャートである。本実施形態では、信号変換動作は、主にハードウェア構成によって実現されているが、図10では、SW回路50R,50B、およびセレクタSW回路50Gによる画素信号の出力によって偶数番目および奇数番目の出力用画像信号が生成される動作の流れを、擬似的にソフトウェアに基づく動作の流れのように示している。
ステップSp1では、生成対象の画像信号が偶数番目の出力用画像信号、すなわち偶数フレームであればステップSp2に進み、生成対象の画像信号が偶数フレームでなければステップSp5に進む。そして、ステップSp2に進んだ場合、生成対象の画素のラインが最終ラインでなければ、加算器30R,30Bおよび減算器30Gから出力されるRGB色の画素信号が単純に出力され(ステップSp3)、ステップSp1に戻る。一方、生成対象の画素のラインが最終ラインであれば、1ライン分の全画素について黒色に係る画素信号が出力され(ステップSp4)、ステップSp1に戻る。
また、ステップSp5に進んだ場合、生成対象の画素のラインが奇数番目の出力用画像信号の一番先頭の画素のライン、すなわち第1ラインである場合には、R,B色については加算器30R,30Bから出力されるRB色の画素信号が出力されるとともに、G色については黒色に係る画素信号が出力され(ステップSp6)、ステップSp1に戻る。ステップSp6では、減算器30Gから出力されるG色の画素信号がラインバッファ40に蓄えられる。一方、生成対象の画素のラインが第1ラインでない場合には、ステップSp7に進む。
そして、ステップSp7に進んだ場合、生成対象の画素のラインが奇数番目の出力用画像信号の一番最後の画素のライン、すなわち最終ラインである場合には、G色についてはラインバッファ40内のG色の画素信号が出力され、R,B色については黒色に係る画素信号が出力され(ステップSp8)、ステップSp1に戻る。一方、生成対象の画素のラインが最終ラインでない場合には、R,B色については加算器30R,30Bから出力されるRB色の画素信号が出力されるとともに、G色についてはラインバッファ40内のG色の画素信号が出力され(ステップSp9)、ステップSp1に戻る。
このようなステップSp1〜Sp9の処理が、入力信号を出力用信号に変換する期間中、順次に繰り返される。
以上のように、本発明の好ましい実施形態に係る画像表示装置1では、出力用信号を交互に構成する奇数番目の出力用画像信号と偶数番目の入力用画像信号との間において一部の特定種類の画素信号(ここでは、G色の画素信号)が1ライン分ずれた状態となる。このため、時間的に交互に表示される画像の間において生じる被写体が占める領域のずれが低減される。したがって、IP変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生することができる。
また、2つのフィールド信号から別々のフレーム信号を生成することで、単位時間あたりに表示されるフレームの数、すなわちフレームレートが向上し、画素信号を無駄なく利用することができる。このため、動画における画質の向上、すなわち動画特性の向上が図られる。
また、ラインバッファ40やセレクタSW回路50Gなどといった簡単な構成を追加するだけで、上述した動画特性の向上を図ることができる。
<変形例>
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
◎例えば、上記実施形態では、表示パネル8を構成する発光部Rc,Gc,Bcのライン数が、第1および第2フィールド信号を構成する画素のライン数よりも1ライン分多かったが、これに限られない。例えば、信号変換部3において1ライン分ずらされる対象となる一部の特定種類(例えば、G色)に係る発光部Gcのライン数が、第1および第2フィールド信号を構成する画素のライン数よりも1ライン分多ければ良い。つまり、1ライン分ずらされない種類に係る発光部Rc,Bcのライン数については、第1および第2フィールド信号を構成する画素のライン数と同一であっても構わない。
◎また、上記実施形態では、表示パネル8において発光部Rc,Gc,Bcがマトリックス状に配列されたが、これに限られない。例えば、表示パネル8が、各絵素Peに対応する発光部Rc,Gc,Bcの所定位置(例えば、重心の位置)が所定の三角形を成すような配列(デルタ配列)を有するものであっても良い。以下、具体例を挙げて説明する。
図11は、変形例に係る表示パネル8Aにおける発光部Rc,Gc,Bcおよび絵素部EcAの配列を例示する模式図であり、表示パネル8Aの正面側から見た配列状態を示している。
図11で示す配列状態では、絵素部EcA(例えば、図11で太線で囲まれた部分)が、3色の発光部Rc,Gc,Bcの重心の位置が三角形(ここでは、発光部Gcの重心位置を頂点とする二等辺三角形)を成すように配置されて構成されている。別の観点から言えば、図11で示す発光部Rc,Gc,Bcの配列は、図2で示した発光部Rc,Gc,Bcの配列を基準として、発光部Gcが1/2ラインずつ上側(+Y方向)にずらされ、更にラインLd(N−1)の下側(−Y方向)に発光部Gcが1ライン分付け加えられたものとなっている。つまり、R,B色に係る発光部Rc,BcよりもG色に係る発光部Gcの方が1ライン分多く配置されている。そして、画素の各ラインLd0〜Ld(N−1)は、発光部Rc,Gc,Bcがジグザグ状に配列されたものとなっている。
図12は、出力用信号を構成する偶数番目の出力用画像信号に基づいた表示パネル8Aの発光状態を示し、図13は、出力用信号を構成する奇数番目の出力用画像信号に基づいた表示パネル8Aの発光状態を示している。具体的には、図11で示す発光部Rc,Gc,Bcの配列を有する表示パネル8Aに、出力用画像信号に基づいた動画像の表示を行うと、図12で示すように上に凸のデルタ配列を有する3色の発光部Rc,Gc,Bcが絵素Peに対応するものとなる発光状態と、図13で示すように下に凸のデルタ配列を有する3色の発光部Rc,Gc,Bcが絵素Peに対応するものとなる発光状態とが時間的に交互に繰り返される。なお、図12では、偶数番目のフィールド信号に係るラインL0〜L(M−2)に対応する発光部Rc,Gc,Bcの行がラインLq0〜Lq(M−2)として示されている。また、図13では、奇数番目のフィールド信号に係るラインL1〜L(M−1)に対応する発光部Rc,Gc,Bcの行がラインLq1〜Lq(M−1)として示されている。
ところで、上記実施形態では、表示パネル8において出力用信号に基づいて動画が再生される際には、先頭のラインLc0のG色の発光部Gcが発光と非発光とを時間的に交互に繰り返し、最後のラインLc(N−1)のR,B色の発光部Rc,Bcは消灯した状態で、G色の発光部Gcが発光と非発光とを時間的に交互に繰り返す。これに対して、図11で示すように発光部Rc,Gc,Bcがデルタ配列を有する場合には、発光と非発光とが時間的に交互に繰り返される発光部が先頭の1ライン分の発光部Gcと、最下部の1ライン分の発光部Gcとに限定される。したがって、上記実施形態と比較して、動画再生中に画面の上端および下端で発光と非発光とを繰り返す領域(すなわち画素数)が少なくなる。このため、より自然に見える動画像の再生が可能となる。また、表示パネル8Aを構成する発光部Rc,Gc,Bcの数の増加が抑制され、表示パネル8Aの小型化、コスト低減、および消費電力の低減を図ることができる。
◎また、上記実施形態では、奇数番目のフィールド信号を構成するG色の画素信号が走査の順番から見て次のラインにずらされたが、これに限られず、例えば、偶数番目のフィールド信号を構成するR,B色の画素信号が走査の順番から見て前のラインにずらされても同様な効果が得られる。
◎また、上記実施形態では、奇数番目のフィールド信号を構成するG色の画素信号が水平走査の順番から見て次のラインにずらされたが、これに限られず、逆に、偶数番目のフィールド信号を構成するRB色の画素信号が水平走査の順番から見て前のラインにずらされても同様な効果が得られる。但し、1色の画素信号だけ1ライン分ずらす方が、ラインバッファなどの記憶部の構成が少なくて済むため、構成の簡略化、小型化、およびコストの面でより好ましい。
◎また、上記実施形態では、画素信号および発光部Rc,Gc,BcがRGBの3色に係るものであったが、これに限られず、例えば、画素信号および発光部が、シアン(C)、マゼンタ(M)、イエロー(Y)などの他の3色の組合せに係るものであっても良い。また、画素信号および発光部が、ホワイト(W)を加えた4色以上の組合せに係るものなど3色以上の組合せに係るものであっても良く、この場合には、4色以上の画素信号のうちの一部にあたる1色以上の画素信号がずらされれば良い。更に、画素信号および発光部が、2色以下の組合せに係るものとなっても良い。
すなわち、入力信号を交互に構成する偶数番目および奇数番目のフィールド信号のうち、一部の特定種類の画素信号をラインバッファなどの所定の記憶部に記憶し、所定のタイミングで記憶部から画素信号を読み出すことにより、偶数番目および奇数番目のフィールド信号のうちの何れか一方について一部の特定種類の画素信号が1ライン分ずらされれば良い。なお、画素信号および発光部が単色に係るものである場合には、一部の特定種類の画素信号としては、例えば、水平走査の方向に対応する画素のライン上において1画素おきに配置された画素信号などが挙げられる。
◎また、上記実施形態では、画像表示装置の一例として携帯電話機を挙げて説明したが、例えば、ノート型のパーソナルコンピュータおよび薄型テレビなどといった表示パネルを備えた各種画像表示装置一般に対しても本発明を適用することができる。
◎また、上記実施形態では、表示パネル8が有機EL素子を備えて構成されるものとして説明したが、これに限られず、例えば、液晶ディスプレイなど種々の発光方式が採用された表示パネルであっても良い。
1 画像表示装置
2 信号受信部
3 信号変換部
4 タイミング制御部
8,8A 表示パネル
10 A/D変換回路
20 YC分離回路
30R,30B 加算器
30G 減算器
40 ラインバッファ
50R,50B SW回路
50G セレクタSW回路
Bc,Gc,Rc 発光部
Ec,EcA 絵素部
Pe 絵素
Per,Peg,Peb 画素
2 信号受信部
3 信号変換部
4 タイミング制御部
8,8A 表示パネル
10 A/D変換回路
20 YC分離回路
30R,30B 加算器
30G 減算器
40 ラインバッファ
50R,50B SW回路
50G セレクタSW回路
Bc,Gc,Rc 発光部
Ec,EcA 絵素部
Pe 絵素
Per,Peg,Peb 画素
Claims (8)
- インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換装置であって、
前記入力信号を交互に構成する第1および第2フィールド信号のうち、一部の特定種類の画素信号を一時的に記憶する記憶部と、
所定のタイミングで前記記憶部から画素信号を読み出すことにより、前記第1および第2フィールド信号のうちの何れか一方について前記一部の特定種類の画素信号を1ライン分ずらすことで、前記出力用信号を交互に構成する第1および第2画像信号を生成する生成手段と、
を備えることを特徴とする信号変換装置。 - 請求項1に記載の信号変換装置であって、
各前記第1および第2フィールド信号が、3色以上の画素信号を含み、
前記一部の所定種類の画素信号が、前記3色以上の画素信号のうちの一部にあたる1色以上の画素信号を含むことを特徴とする信号変換装置。 - 請求項2に記載の信号変換装置であって、
各前記第1および第2フィールド信号が、赤色、緑色、および青色の画素信号を含み、
前記一部の所定種類の画素信号が、少なくとも緑色の画素信号を含むことを特徴とする信号変換装置。 - 請求項1から請求項4の何れかに記載の信号変換装置であって、
前記入力信号が、NTSC信号から得られる信号であることを特徴とする信号変換装置。 - インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換方法であって、
(a)前記入力信号を交互に構成する第1および第2フィールド信号のうち、一部の特定種類の画素信号を所定の記憶部に一時的に記憶すること、
(b)所定のタイミングで前記所定の記憶部から画素信号を読み出すことにより、前記第1および第2フィールド信号のうちの何れか一方について前記一部の特定種類の画素信号を1ライン分ずらすことで、前記出力用信号を交互に構成する第1および第2画像信号を生成すること、
を備えることを特徴とする信号変換方法。 - 請求項1から請求項4の何れかに記載の信号変換装置と、
複数の発光部が配列され、前記一部の特定種類に係る発光部が、前記第1および第2フィールド信号のうちの少なくとも一方に係る画素のライン数よりも1ライン分多く配列された表示部と、
前記信号変換装置で生成された前記出力用信号に基づき、前記第1および第2画像信号が前記表示部において時間的に交互に表示されるように制御する制御部と、
を備えることを特徴とする画像表示装置。 - 請求項6に記載の画像表示装置であって、
前記表示部が、前記第1および第2フィールド信号のうちの少なくとも一方に係る画素のライン数よりも1ライン分多い複数の発光部が配列されたものであることを特徴とする画像表示装置。 - 請求項6に記載の画像表示装置であって、
各前記第1および第2フィールド信号が、3色の画素信号を含み、
前記表示部において、各絵素に対応する3色の発光部の所定位置が所定の三角形を成すように配列されたことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048079A JP2009204960A (ja) | 2008-02-28 | 2008-02-28 | 信号変換装置、信号変換方法、および画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048079A JP2009204960A (ja) | 2008-02-28 | 2008-02-28 | 信号変換装置、信号変換方法、および画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009204960A true JP2009204960A (ja) | 2009-09-10 |
Family
ID=41147287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008048079A Pending JP2009204960A (ja) | 2008-02-28 | 2008-02-28 | 信号変換装置、信号変換方法、および画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009204960A (ja) |
-
2008
- 2008-02-28 JP JP2008048079A patent/JP2009204960A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4418827B2 (ja) | 画像表示装置及び方法、並びに画像発生装置及び方法 | |
JP3702699B2 (ja) | カラー画像表示装置 | |
US7034811B2 (en) | Image display system and method | |
JP2009211092A (ja) | 画像表示システムおよび方法 | |
JP2006215534A (ja) | 画像表示装置 | |
JP2007333997A (ja) | 表示制御装置、表示装置、端末装置、表示制御方法及びコンピュータプログラム | |
US20180012534A1 (en) | Display device | |
US8508672B2 (en) | System and method for improving video image sharpness | |
JP2006119509A (ja) | 表示装置及びその表示方法 | |
JP2023102843A (ja) | プロジェクション装置およびプロジェクション装置の制御方法 | |
JP2007333770A (ja) | 電気光学装置、電気光学装置用駆動回路、及び電気光学装置の駆動方法、並びに電子機器 | |
JP6143873B2 (ja) | 画像表示装置 | |
JP2006284891A (ja) | 画像表示装置 | |
KR100623036B1 (ko) | 다이나믹 보간 주사에 의해 해상도를 향상시킨 전광판시스템 | |
JP4506229B2 (ja) | 焼き付き補正装置、表示装置、画像処理装置、プログラム及び記録媒体 | |
JP2009204960A (ja) | 信号変換装置、信号変換方法、および画像表示装置 | |
JP6655685B2 (ja) | 表示パネルの駆動装置 | |
JP2004117441A (ja) | 映像表示装置および映像表示方法 | |
JP2003043975A (ja) | 光走査型画像表示装置及びその画像表示方法 | |
JP2003076341A (ja) | シーケンシャル・カラー・ディスプレイ装置 | |
JP2008203713A (ja) | 画像処理装置、画像処理方法、および画像処理プログラム | |
US8488897B2 (en) | Method and device for image filtering | |
JPH0338982A (ja) | 多画面表示装置 | |
JP2010008598A (ja) | 映像表示装置 | |
JP4635071B2 (ja) | 表示信号変換装置 |