JP2009201188A - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP2009201188A JP2009201188A JP2008037536A JP2008037536A JP2009201188A JP 2009201188 A JP2009201188 A JP 2009201188A JP 2008037536 A JP2008037536 A JP 2008037536A JP 2008037536 A JP2008037536 A JP 2008037536A JP 2009201188 A JP2009201188 A JP 2009201188A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- input
- input terminal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【解決手段】インバータ装置1への動作用電源遮断時、入力端子5に現れる電圧がしきい値電圧Vth未満の場合には電流入力切替状態となり、しきい値電圧Vth以上の場合には電圧入力切替状態となるようにインターフェース回路2の切替状態を切り替えるように構成する。
【選択図】図1
Description
以下、本発明の第1の実施形態について図1および図2を参照しながら説明する。
図1は、インバータ装置におけるアナログ信号の入力インターフェースに関する部分の構成を示している。図1に示すように、インバータ装置1は、インターフェース回路2、A/D変換回路3、制御回路4、入力端子5およびグランド端子6を備えている。インバータ装置1は、入力端子5に接続された外部機器(図示せず)から与えられるアナログ信号により、周波数等を設定可能に構成されている。このアナログ信号としては、規定範囲が4〜20mAのアナログ電流および規定範囲が0〜10Vのアナログ電圧のいずれかが用いられる。
図2は、入力端子5の電圧とインターフェース回路2の各トランジスタの動作状態とを示している。まず、インバータ装置1への電源が遮断されている状態でのインターフェース回路2の動作について説明する。インバータ装置1への動作用電源が遮断されている状態(電源端子9への電圧供給および制御回路4への電源供給が停止されている状態)では、トランジスタQ2がオフしているため、トランジスタQ1はオン駆動される。
インバータ装置1への動作用電源遮断時、入力端子5に現れる電圧がしきい値電圧Vth未満の場合には電流入力切替状態となり、しきい値電圧Vth以上の場合には電圧入力切替状態となるようにインターフェース回路2の切替状態を切り替えるように構成した。これにより、インバータ装置1への動作用電源遮断時、規定範囲内のアナログ電流(4〜20mA)が入力された場合でも、入力端子5に現れる電圧は最大で5Vとなり、入力端子5に現れる電圧が異常に高くなることを防止できる。
以下、本発明の第2の実施形態について図3および図4を参照しながら説明する。
本実施形態では、第1の実施形態に対してインターフェース回路の構成を変更した場合について説明する。図3は、第1の実施形態における図1相当図であり、第1の実施形態と同一部分には同一符号を付して説明を省略する。
まず、インバータ装置21に動作用電源が供給されている状態でのインターフェース回路22の動作について説明する。制御回路4は、電源立ち上げ時、パラメータの値を読み出し、その値に従いインターフェース回路22を電流入力モードおよび電圧入力モードのいずれかに設定する。このとき、電圧入力モードに設定する場合、制御回路4は、Lレベルの切替指令信号Saを出力する。これにより、トランジスタQ21がオフするため、インターフェース回路22は、高入力インピーダンスの電圧入力切替状態となり、外部機器からアナログ電圧を入力可能な状態となる。
以下、本発明の第3の実施形態について図5を参照しながら説明する。
本実施形態では、第1の実施形態に対してインターフェース回路の構成を変更した場合について説明する。図5は、第1の実施形態における図1に相当する図であり、第1の実施形態と同一部分には同一符号を付して説明を省略する。
入力端子5とグランド端子6との間には、抵抗R7およびR8が直列に接続されている。これら抵抗R7およびR8は、入力端子5に現れる電圧を分圧するものである。抵抗R7とR8の接続点N31はA/D変換回路3のアナログ入力端子に接続されている。
まず、インバータ装置1に動作用電源が供給されている状態(電源端子34および36への電圧供給および制御回路4への電源供給が行われている状態)でのインターフェース回路32の動作について説明する。制御回路4は、電源立ち上げ時、パラメータの値を読み出し、その値に従いインターフェース回路32を電流入力モードおよび電圧入力モードのいずれかに設定する。このとき、電圧入力モードに設定する場合、制御回路4は、Hレベルの切替指令信号Saを出力する。これにより、トランジスタQ32がオフするため、トランジスタQ31はオフする。従って、インターフェース回路32は、高入力インピーダンスの電圧入力切替状態となり、外部機器からアナログ電圧を入力可能な状態となる。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
制御回路4は、電力供給禁止手段としての機能を必要に応じて備えればよい。制御回路4は、インターフェース回路への動作用電源が遮断されている期間において、所定値に基づいて各設定を行うようにしてもよい。この所定値は、上記設定によりインバータ装置1が安全に運転可能となるような値とすることが望ましい。
しきい値電圧Vthは、入力端子5を介して入力されるアナログ電流およびアナログ電圧の規定範囲に応じて適宜変更すればよい。
第1の実施形態において、電流入力モードに設定された場合、インターフェース回路2は、入力端子5に現れる電圧の値にかかわらず電流入力切替状態に設定するように構成してもよい。
Claims (8)
- 制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置において、
前記インターフェース回路は、
前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流/電圧変換回路と、
前記電流入力モードにあっては前記電流/電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流/電圧変換回路による変換動作を無効とする第1の切替回路と、
前記インターフェース回路への動作用電源が遮断されている期間において、前記入力端子の電圧が所定のしきい値電圧未満の場合には前記電流/電圧変換回路による変換動作を有効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流/電圧変換回路による変換動作を無効とする第2の切替回路とを備えていることを特徴とするインバータ装置。 - 前記しきい値電圧は、前記電流入力モードに設定された状態において、前記入力端子を介して規定範囲内のアナログ電流が入力されたときの前記入力端子に現れる最大電圧よりも高い電圧とされており、
前記第2の切替回路は、前記インターフェース回路に動作用電源が供給されており且つ前記電流入力モードに設定されている期間において、前記入力端子の電圧が前記しきい値電圧未満の場合には前記電流/電圧変換回路による変換動作を有効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流/電圧変換回路による変換動作を無効とすることを特徴とする請求項1記載のインバータ装置。 - 前記電流/電圧変換回路は、前記入力端子と所定の基準電位が与えられるグランド端子との間に介在する抵抗を備え、前記入力端子を介して前記抵抗に流れるアナログ電流を前記抵抗の端子間に生じるアナログ電圧に変換する構成であり、
前記第1の切替回路は、前記入力端子と前記抵抗との間に設けられた切替用トランジスタと、前記入力端子を介してアナログ電流またはアナログ電圧が入力されると前記切替用トランジスタをオンさせるオン状態設定手段と、前記電圧入力モードに設定されているときに前記切替用トランジスタをオフさせる第1の遮断用トランジスタとを備え、
前記第2の切替回路は、前記入力端子の電圧が前記所定のしきい値電圧以上になると通電されるツェナーダイオードと、前記ツェナーダイオードが通電されることにより駆動されて前記切替用トランジスタをオフさせる第2の遮断用トランジスタとを備えていることを特徴とする請求項2記載のインバータ装置。 - 前記入力端子を介して入力される規定範囲内のアナログ電圧の最大値は、前記電流入力モードに設定された状態において前記入力端子を介して規定範囲内のアナログ電流が入力されたときの前記入力端子に現れる最大電圧よりも高いことを特徴とする請求項1ないし3のいずれかに記載のインバータ装置。
- 制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとの何れかに切り替えられるインターフェース回路を備えたインバータ装置において、
前記インターフェース回路は、
前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流/電圧変換回路と、
前記電流入力モードにあっては前記電流/電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流/電圧変換回路による変換動作を無効とする切替回路と、
前記入力端子から所定の基準電位を持つグランド端子への電流経路を形成するように設けられたデプレッション形のFETおよび電流制限用抵抗の直列回路と、
前記インターフェース回路に動作用電源が供給されている期間には前記FETのゲート・ソース間に前記FETがオフするような負の電圧を与え、前記インターフェース回路への動作用電源が遮断されている期間には前記FETのゲート・ソース間に前記FETがオンするような電圧を与える電圧付与手段とを備えていることを特徴とするインバータ装置。 - 制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置において、
前記インターフェース回路は、
前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流/電圧変換回路と、
前記電流入力モードにあっては前記電流/電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流/電圧変換回路による変換動作を無効とする切替回路と、
前記インターフェース回路への動作用電源が遮断されている期間において、前記入力端子の電圧が所定のしきい値電圧未満の場合には前記電流/電圧変換回路による変換動作を無効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流/電圧変換回路による変換動作を有効とし且つ前記電流/電圧変換回路により変換されたアナログ電圧を前記しきい値電圧にクランプするクランプ回路とを備えていることを特徴とするインバータ装置。 - 前記インターフェース回路への動作用電源が遮断されている期間および前記電流入力モードと前記電圧入力モードとの切り替え期間において、当該インバータ装置の電力供給対象である負荷に対する電力供給を禁止する電力供給禁止手段を備えていることを特徴とする請求項1ないし6のいずれかに記載のインバータ装置。
- 前記制御手段は、前記インターフェース回路に動作用電源が供給されている期間には前記入力端子を介して入力される規定範囲内のアナログ電流またはアナログ電圧に基づいて所定の制御を行い、前記インターフェース回路への動作用電源が遮断されている期間には前記アナログ電流の規定最小値または前記アナログ電圧の規定最小値に基づいて前記所定の制御を行うことを特徴とする請求項1ないし7のいずれかに記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037536A JP5203742B2 (ja) | 2008-02-19 | 2008-02-19 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037536A JP5203742B2 (ja) | 2008-02-19 | 2008-02-19 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009201188A true JP2009201188A (ja) | 2009-09-03 |
JP5203742B2 JP5203742B2 (ja) | 2013-06-05 |
Family
ID=41144116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008037536A Expired - Fee Related JP5203742B2 (ja) | 2008-02-19 | 2008-02-19 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5203742B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114878A (ja) * | 2009-11-24 | 2011-06-09 | Toshiba Schneider Inverter Corp | インバータ装置 |
JP2011120377A (ja) * | 2009-12-03 | 2011-06-16 | Toshiba Schneider Inverter Corp | インバータ装置 |
JP2016025596A (ja) * | 2014-07-23 | 2016-02-08 | アズビル株式会社 | ユニバーサル入力モジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0725497U (ja) * | 1993-10-06 | 1995-05-12 | 横河電機株式会社 | 入力装置 |
JPH085413A (ja) * | 1994-06-20 | 1996-01-12 | Chino Corp | 計器の入力装置 |
JPH11122938A (ja) * | 1997-07-29 | 1999-04-30 | Hitachi Ltd | Pwmパルス生成回路とそれを用いた制御システム |
JP2002190088A (ja) * | 2000-10-06 | 2002-07-05 | T & D:Kk | ログ端末 |
-
2008
- 2008-02-19 JP JP2008037536A patent/JP5203742B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0725497U (ja) * | 1993-10-06 | 1995-05-12 | 横河電機株式会社 | 入力装置 |
JPH085413A (ja) * | 1994-06-20 | 1996-01-12 | Chino Corp | 計器の入力装置 |
JPH11122938A (ja) * | 1997-07-29 | 1999-04-30 | Hitachi Ltd | Pwmパルス生成回路とそれを用いた制御システム |
JP2002190088A (ja) * | 2000-10-06 | 2002-07-05 | T & D:Kk | ログ端末 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114878A (ja) * | 2009-11-24 | 2011-06-09 | Toshiba Schneider Inverter Corp | インバータ装置 |
JP2011120377A (ja) * | 2009-12-03 | 2011-06-16 | Toshiba Schneider Inverter Corp | インバータ装置 |
JP2016025596A (ja) * | 2014-07-23 | 2016-02-08 | アズビル株式会社 | ユニバーサル入力モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5203742B2 (ja) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5427356B2 (ja) | 過電圧保護回路およびそれを備える電子機器 | |
JP5217544B2 (ja) | スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法 | |
JP4783220B2 (ja) | 過電圧保護回路、電子装置 | |
JP5708817B2 (ja) | 負荷駆動回路 | |
JP2010124032A (ja) | レベルシフト回路 | |
JP5203742B2 (ja) | インバータ装置 | |
JP5356056B2 (ja) | 自動化装置の負論理出力の制御保護システム | |
KR20040088244A (ko) | 과전류 차단 기능을 가지는 전원 공급 장치 | |
JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
CN109804564B (zh) | 电源装置、以及,电源装置的控制方法 | |
JP2009189206A (ja) | 突入電流防止回路 | |
CN113131436A (zh) | 过压保护电路、过压保护装置以及电子设备 | |
JP2018046646A (ja) | 電源制御装置 | |
JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
JP2002051539A (ja) | チョッパ型レギュレータ | |
US7944665B2 (en) | Control and protection system for an output of automation equipment | |
JP2009240007A (ja) | 電源回路 | |
JP2010220277A (ja) | 異常電圧保護回路 | |
JP2020187560A (ja) | 電圧レギュレータ及び車載用のバックアップ電源 | |
JP2020167860A (ja) | 処理回路および電源装置 | |
CN115882421B (zh) | 电子保险丝电路及应用其的电路*** | |
JP5392239B2 (ja) | 負荷駆動装置 | |
JP2012080488A (ja) | ゲート駆動回路 | |
JP2006287209A (ja) | 熱保護回路及びこれを備えた半導体集積回路装置 | |
JP5331515B2 (ja) | 安定化電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |