JP2009200693A - 歪補償回路及びプリディストーション型歪補償増幅器 - Google Patents
歪補償回路及びプリディストーション型歪補償増幅器 Download PDFInfo
- Publication number
- JP2009200693A JP2009200693A JP2008038665A JP2008038665A JP2009200693A JP 2009200693 A JP2009200693 A JP 2009200693A JP 2008038665 A JP2008038665 A JP 2008038665A JP 2008038665 A JP2008038665 A JP 2008038665A JP 2009200693 A JP2009200693 A JP 2009200693A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- signal
- predistortion
- amplifier
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】遅延素子56−1〜56−4は、複数通りの1以上のkの値に関して、kサンプル分遅延させたべき乗数|x(n)|lをべき乗数|x(n−k)|lとして出力する。乗算器58−1〜58−5は、歪補償係数Al,kとべき乗数|x(n−k)|lとの積を複数通りの0以上のkの値に関してそれぞれ演算して出力する。加算器60は、各乗算器58−1〜58−5で演算された積の総和を演算することで歪補償係数Al,kとべき乗数|x(n−k)|lとの畳み込み和を複数通りのlの値に関してそれぞれ演算し、さらに、各lの値毎に演算された畳み込み和の総和を演算する。乗算器62は、加算器60で演算された畳み込み和の総和と入力信号x(n−m)との積を演算することで前置歪信号y(n−m)を生成する。
【選択図】図2
Description
Claims (6)
- 非線形特性を有する増幅器からの出力信号中に残留する歪成分が低減するよう増幅器への入力信号に前置歪を歪補償係数に基づいて与えた前置歪信号を生成する前置歪補償部を備え、前置歪補償部で生成された前置歪信号が増幅器で増幅される歪補償回路であって、
前置歪補償部は、
現サンプルにおける入力信号をx(n)、kサンプル前(kは0以上の整数)における入力信号をx(n−k)、lを0以上の整数、l及びkの値に対応する歪補償係数をAl,kとすると、歪補償係数Al,kとべき乗数|x(n−k)|lとの畳み込み和の総和を複数通りのl及びkの値に関して演算する畳み込み演算部と、
畳み込み演算部で演算された畳み込み和の総和とmサンプル分(mは0以上の整数)遅延させた入力信号x(n−m)との積を演算することで前記前置歪信号を生成する乗算部と、
を有する、歪補償回路。 - 請求項1に記載の歪補償回路であって、
畳み込み演算部は、
1以上のkの値に関して、kサンプル分遅延させたべき乗数|x(n)|lをべき乗数|x(n−k)|lとして出力する遅延素子と、
歪補償係数Al,kとべき乗数|x(n−k)|lとの積を複数通りのl及びkの値に関してそれぞれ演算する乗算器と、
乗算器で演算された各積の総和を演算することで歪補償係数Al,kとべき乗数|x(n−k)|lとの畳み込み和の総和を演算する加算器と、
を含む、歪補償回路。 - 請求項2に記載の歪補償回路であって、
畳み込み演算部は、乗算器へ供給するべき乗数|x(n−k)|lを選択するセレクタをさらに含む、歪補償回路。 - 請求項1に記載の歪補償回路であって、
畳み込み演算部は、
入力信号の絶対値|x(n−k)|またはそのべき乗数|x(n−k)|2に対する、複数通りのlの値に関する歪補償係数Al,kとべき乗数|x(n−k)|lとの積Al,k×|x(n−k)|lの総和の関係を用いて、入力信号の絶対値|x(n−k)|またはそのべき乗数|x(n−k)|2に対応する当該積Al,k×|x(n−k)|lの総和を複数通りのkの値に関してそれぞれ演算するテーブル演算部と、
テーブル演算部で演算された各積Al,k×|x(n−k)|lの総和を積算することで前記畳み込み和の総和を演算する加算器と、
を含む、歪補償回路。 - 請求項1〜4のいずれか1に記載の歪補償回路であって、
畳み込み演算部は、複数通りの偶数lの値に関して前記畳み込み和の総和を演算する、歪補償回路。 - 非線形特性を有する増幅器と、増幅器からの出力信号中に残留する歪成分が低減するよう増幅器への入力信号に前置歪を歪補償係数に基づいて与えた前置歪信号を生成する歪補償回路と、を備え、歪補償回路で生成された前置歪信号を増幅器で増幅するプリディストーション型歪補償増幅器であって、
前記歪補償回路が、請求項1〜5のいずれか1に記載の歪補償回路である、プリディストーション型歪補償増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008038665A JP4996502B2 (ja) | 2008-02-20 | 2008-02-20 | 歪補償回路及びプリディストーション型歪補償増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008038665A JP4996502B2 (ja) | 2008-02-20 | 2008-02-20 | 歪補償回路及びプリディストーション型歪補償増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200693A true JP2009200693A (ja) | 2009-09-03 |
JP4996502B2 JP4996502B2 (ja) | 2012-08-08 |
Family
ID=41143750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008038665A Active JP4996502B2 (ja) | 2008-02-20 | 2008-02-20 | 歪補償回路及びプリディストーション型歪補償増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4996502B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082730A (ja) * | 2009-10-06 | 2011-04-21 | Nec Corp | ディジタル歪補償方法及び回路 |
JP2012238966A (ja) * | 2011-05-10 | 2012-12-06 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
JP2013042238A (ja) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | 歪補償装置、歪補償方法及び無線送信機 |
US8493144B2 (en) | 2010-04-23 | 2013-07-23 | Fujitsu Limited | Distortion compensation device, radio communication device, and distortion compensation method |
JP2013251649A (ja) * | 2012-05-30 | 2013-12-12 | Fujitsu Ltd | 歪補償装置、および、歪補償方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320329A (ja) * | 2003-04-15 | 2004-11-11 | Nec Corp | デジタルフィードバック方式の歪み補償回路 |
JP2007243549A (ja) * | 2006-03-08 | 2007-09-20 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2008219136A (ja) * | 2007-02-28 | 2008-09-18 | Hitachi Kokusai Electric Inc | 無線受信装置および無線装置 |
JP2008294518A (ja) * | 2007-05-22 | 2008-12-04 | Hitachi Kokusai Electric Inc | 送信装置 |
JP2010518660A (ja) * | 2006-12-26 | 2010-05-27 | ダリ システムズ カンパニー リミテッド | 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム |
-
2008
- 2008-02-20 JP JP2008038665A patent/JP4996502B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320329A (ja) * | 2003-04-15 | 2004-11-11 | Nec Corp | デジタルフィードバック方式の歪み補償回路 |
JP2007243549A (ja) * | 2006-03-08 | 2007-09-20 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2010518660A (ja) * | 2006-12-26 | 2010-05-27 | ダリ システムズ カンパニー リミテッド | 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム |
JP2008219136A (ja) * | 2007-02-28 | 2008-09-18 | Hitachi Kokusai Electric Inc | 無線受信装置および無線装置 |
JP2008294518A (ja) * | 2007-05-22 | 2008-12-04 | Hitachi Kokusai Electric Inc | 送信装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082730A (ja) * | 2009-10-06 | 2011-04-21 | Nec Corp | ディジタル歪補償方法及び回路 |
US8493144B2 (en) | 2010-04-23 | 2013-07-23 | Fujitsu Limited | Distortion compensation device, radio communication device, and distortion compensation method |
JP2012238966A (ja) * | 2011-05-10 | 2012-12-06 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
JP2013042238A (ja) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | 歪補償装置、歪補償方法及び無線送信機 |
JP2013251649A (ja) * | 2012-05-30 | 2013-12-12 | Fujitsu Ltd | 歪補償装置、および、歪補償方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4996502B2 (ja) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909261B2 (ja) | 電力増幅器におけるモデルに基づく歪み低減 | |
US8787494B2 (en) | Modeling digital predistorter | |
EP1611676B1 (en) | Power amplifier pre-distortion | |
JP5753272B2 (ja) | タップ出力の正規化を伴う非線形モデル | |
US8976893B2 (en) | Predistortion according to an artificial neural network (ANN)-based model | |
US6956433B2 (en) | Polynomial predistorter using complex vector multiplication | |
EP2221962B1 (en) | Predistorter and distortion compensation method | |
EP2383886B1 (en) | Memory effect canceller, transmitter, and memory effect cancelling method | |
US20200186103A1 (en) | Polyphase digital signal predistortion in radio transmitter | |
JP4996502B2 (ja) | 歪補償回路及びプリディストーション型歪補償増幅器 | |
KR20060026480A (ko) | Rf 전력 증폭기 내에서 메모리 효과들을 정정하는 디지털 전치 왜곡 시스템 및 방법 | |
JP5906967B2 (ja) | 歪補償装置および歪補償方法 | |
US10146739B2 (en) | Vector signal alignment for digital vector processing using vector transforms | |
JP4996503B2 (ja) | 歪補償回路及びプリディストーション型歪補償増幅器 | |
JP2010136123A (ja) | 歪補償装置 | |
US8370113B2 (en) | Low-power and low-cost adaptive self-linearization system with fast convergence | |
KR100546245B1 (ko) | 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템 | |
US6801582B2 (en) | Apparatus and method for improving an output signal from a nonlinear device through dynamic signal pre-distortion based upon Lagrange interpolation | |
JP5516368B2 (ja) | 歪補償装置及び歪補償方法 | |
JP2010130666A (ja) | プリディストータ | |
US9584165B2 (en) | High frequency amplifier and method of compensating for distortion | |
US20240214014A1 (en) | System and method for digital predistortion | |
CN102882535A (zh) | 发送装置及在发送装置中使用的控制方法及倾斜补偿电路 | |
WO2018109862A1 (ja) | 電力増幅回路 | |
US9203355B2 (en) | Digital predistortion apparatus and method using the sum of absolute input signals for a non-identical number of delays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4996502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |