JP2009194345A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009194345A
JP2009194345A JP2008036605A JP2008036605A JP2009194345A JP 2009194345 A JP2009194345 A JP 2009194345A JP 2008036605 A JP2008036605 A JP 2008036605A JP 2008036605 A JP2008036605 A JP 2008036605A JP 2009194345 A JP2009194345 A JP 2009194345A
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor device
heating
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008036605A
Other languages
English (en)
Inventor
Junji Tanaka
淳二 田中
Koichi Meguro
弘一 目黒
Yasuhiro Niima
康弘 新間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2008036605A priority Critical patent/JP2009194345A/ja
Publication of JP2009194345A publication Critical patent/JP2009194345A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】歩留まり向上、基板及び樹脂の使用効率を上昇させることで、コストダウン可能な半導体装置を提供する。
【解決手段】基板10の片面を樹脂20で封止する工程と、前記封止する工程の後に、前記基板10と接している面とは反対の面から、前記基板10を残存させるように、前記樹脂20を切断する工程と、前記樹脂20を切断する工程の後に、前記基板10と前記樹脂20とを加熱する第1加熱工程と、前記第1加熱工程の後に、前記基板10を個片化する工程と、を有する半導体装置120の製造方法。
【選択図】図6

Description

本発明は、半導体装置の製造方法に関し、特に片面封止型パッケージで構成される半導体装置の製造方法に関する。
半導体装置の製造工程において、半導体チップを基板に実装した後、半導体チップを保護するために、基板及び半導体チップを樹脂で封止するモールド工程が行われる。モールド工程終了後には、樹脂の残留応力を取り除くため、樹脂を再度加熱し、その後室温に戻すキュア工程が行われる。
特許文献1には、樹脂で封止した後、半導体装置を加圧して、平坦に保持しながらキュアする半導体装置の製造方法が開示されている。
特開平4−313245号公報
半導体装置を構成するパッケージのうち、ボールグリッドアレイ(BGA)に代表される片面封止型パッケージでは、基板の半導体チップが実装された面のみを樹脂で封止する。従って、半導体装置は樹脂と基板との二層構造となる。樹脂と基板とでは、熱膨張係数に差異があるため、モールド工程やキュア工程等の半導体装置を加熱する工程を行うと、半導体装置に反りが発生する。反りが大きい場合、後の工程において搬送や治具への吸着でエラーが発生する恐れがあった。このことは、歩留まりを低下させ、半導体装置のコストアップの原因となる可能性があった。
反りを低減するために、基板にスリットを設け、樹脂で封止する領域を分割する方法がある。しかし、この方法では基板及び樹脂の使用効率が悪くなり、結果的に半導体装置のコストアップの原因になるという課題があった。また、使用効率を上げるために基板を大判化した場合、反りが大きくなることも課題であった。
本発明は、上記課題に鑑みなされたものであり、歩留まりを向上させ、基板及び樹脂の使用効率を上昇させることで、コストダウン可能な半導体装置の提供を目的としている。
本発明は、基板の片面を樹脂で封止する工程と、前記封止する工程の後に、前記基板と接している面とは反対の面から、前記基板を残存させるように、前記樹脂を切断する工程と、前記樹脂を切断する工程の後に、前記基板と前記樹脂とを加熱する第1加熱工程と、前記第1加熱工程の後に、前記基板を個片化する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、歩留まりを向上させ、基板及び樹脂の使用効率を上昇させることで、半導体装置のコストダウンが可能となる。
上記構成において、前記基板の前記片面を前記樹脂で封止する工程は、前記基板と前記樹脂とを加熱する第2加熱工程を含む構成とすることができる。
上記構成において、前記第2加熱工程の加熱時間は、前記第1加熱工程の加熱時間より短い構成とすることができる。この構成によれば、切断できる程度に樹脂を硬化させることができ、かつ第2加熱工程における反りの発生を抑制することができる。
上記構成において、前記第1加熱工程は、前記第2加熱工程と等しい温度、または高い温度まで前記基板と前記樹脂とを加熱する工程とすることができる。
上記構成において、前記基板を個片化する工程における切断線は、前記樹脂を切断する工程における切断線を含んでいる構成とすることができる。この構成によれば、前記基板を個片化する工程後の、基板の切断面と樹脂の切断面とを同一平面とすることができる。
上記構成において、前記樹脂を切断する工程における複数の切断線は、前記基板を個片化する工程における複数の切断線のうち、少なくとも一本と重なっている構成とすることができる。この構成によれば、前記基板から取得できる個片化された半導体装置の個数への影響をなくすことができる。
上記構成において、前記樹脂を切断する工程は、前記樹脂を幅方向に切断する工程とすることができる。この構成によれば、基板の長手方向に発生した反りを低減することができる。
上記構成において、前記樹脂を切断する工程は、前記樹脂を格子状に切断する工程とすることができる。この構成によれば、基板の長手方向及び幅方向に発生した反りを低減することができる。
上記構成において、前記第1加熱工程の後であって、前記基板を個片化する工程の前に、前記基板と前記樹脂とを加熱する第3加熱工程を有する構成とすることができる。
上記構成において、前記第3加熱工程は、前記基板に端子を設ける工程に含まれる構成とすることができる。
本発明によれば、歩留まりを向上させ、基板及び樹脂の使用効率を上昇させることで、コストダウン可能な半導体装置を提供することができる。
図面を用い、本発明が解決しようとする課題について説明する。
比較例1は、通常のキュア工程を行う例である。図1及び図2を参照に、比較例1に係る半導体装置の製造方法について説明する。
図1は、比較例1に係る半導体装置100の製造方法を示したフローチャートである。図2は、反りが発生した場合の半導体装置を示した側面図である。ステップS10のモールド工程において、例えばガラスエポキシからなる絶縁性基板10の半導体チップ(不図示)が実装された面を、例えばエポキシ等の熱硬化性を有する樹脂20により封止する。モールド工程は、絶縁性基板10及び樹脂20を、例えば175℃で例えば2分間加熱する工程(第2加熱工程)を含む。ステップS11のキュア工程において、絶縁性基板10及び樹脂20を例えば175℃で例えば6時間加熱する(第1加熱工程)。キュア工程では、樹脂20に残留する残留応力を除去するために、モールド工程における温度と等しい温度、またはそれ以上の温度にまで基板10と樹脂20とを加熱する。
ステップS12の端子配置工程において、絶縁性基板10の樹脂20に封止されていない面に、例えば半田からなる端子12を設置する。ステップS13のリフロー工程において、絶縁性基板10、樹脂20及び端子12を、例えば240℃に加熱して、端子12を固定させる(第3加熱工程)。ステップS14の個片化工程において、絶縁性基板10と樹脂20とを例えば8mm毎に切断して、半導体装置100を個片化する。
図2に示すように、片面封止型パッケージでは、半導体装置100が絶縁性基板10と樹脂20との二層構造となっている。絶縁性基板10と樹脂20とでは、熱膨張係数に差異があるため、ステップS10のモールド工程、ステップS11のキュア工程、ステップS13のリフロー工程等で、半導体装置100が加熱されると、図2に示すように反りが発生する。反りが大きい場合、例えばステップS12の端子配置工程等の、後の工程において、搬送や治具への吸着でエラーが発生する。
反りを矯正するため、モールド工程後に絶縁性基板10及び樹脂20を加圧し平坦な状態にしながらキュアを行う加圧キュア工程が実施されている。
比較例2は、加圧キュア工程を実施した例である。図3から図4(c)を参照に、比較例2に係る半導体装置の製造方法について説明する。
図3は、比較例2に係る半導体装置の製造方法を示したフローチャートである。図4(a)から図4(c)は、各々ステップS21からステップS23を示した側面図である。
ステップS20のモールド工程において、絶縁性基板10の半導体チップが実装された面を樹脂20で封止し、半導体装置110を形成する(図2の半導体装置100を110に置き換える)。
図4(a)に示したステップS21の加圧キュア工程において、絶縁性基板10及び樹脂20を加圧し、平坦な状態に保持しながら加熱する。加熱後、絶縁性基板10及び樹脂20を平坦な状態に保持したまま室温に戻す。
図4(b)に示したステップS22の端子配置工程において、端子12を絶縁性基板10上に配置する。図4(c)に示したステップS23のリフロー工程において、絶縁性基板10、樹脂20及び端子12を加熱して、端子12を固定する。ステップS24の個片化工程において、絶縁性基板10と樹脂20とを切断して、個片化を行う。
比較例2によれば、図4(a)に示すように、ステップS21の加圧キュア工程を行うため、ステップS20のモールド工程で発生した反りを矯正することができる。しかし、後のステップS23のリフロー工程において、絶縁性基板10と樹脂20とは、モールド工程及び加圧キュア工程よりも高い温度で加熱される。このため、図4(c)に示すように、反りが復元する。従って、比較例1と同様に、反りが大きなものはステップS24の個片化工程においてエラーとなるため、歩留まりが低下する。また、加圧の工程が加わるため生産効率が低下し、かつ加圧キュアを行うための設備が必要となる。これらのことは、半導体装置のコストアップの原因となり得る。
以下、図面を用い、上記課題を解決するための実施例について説明する。
図5は実施例1に係る半導体装置120の製造方法を示したフローチャートである。図6(a)から図7(b)は、半導体装置120の製造方法を示した側面図である。
図6(a)に示したステップS30のモールド工程において、絶縁性基板10及び樹脂20をツール30に収納し、例えば175℃で例えば2分間加熱することで、絶縁性基板10の半導体チップが実装された面を樹脂20で封止して半導体装置120を形成する。
図6(b)に示したステップS31のハーフカット工程において、樹脂20の絶縁性基板10と接している面とは反対の面から、絶縁性基板10を残存させるように、樹脂20を切断する。すなわち、モールド工程後であって、キュア工程を実施する前に、樹脂20を切断する。このときの切断線22の幅をW1とする。
ステップS32のキュア工程において、加圧をすることなく、例えば175℃で、例えば6時間加熱して、キュア工程を行う。
図6(c)に示したステップS33の端子配置工程において、端子12を絶縁性基板10上に配置する。
図6(d)に示したステップS34のリフロー工程において、絶縁性基板10、樹脂20及び端子12を例えば240℃に加熱し、端子12を固定させる。
図7(a)に示したステップS35の個片化工程において、幅W2の切断線24に沿って、絶縁性基板10及び樹脂20を切断し、半導体装置120を個片化する。図7(b)に示すように、以上の工程により、個片化された半導体装置120aが完成する。
実施例1によれば、ステップS30のモールド工程後であって、ステップS32のキュア工程前に、ハーフカット工程において樹脂20のみを切断し、小片に分割している。このため、キュア工程やステップS34のリフロー工程において加熱を行うと、図6(d)に示すように小片毎で反りが発生する。従って、半導体装置120全体における反りを低減することができる。このことにより、エラーの発生を防止することができ、歩留まりが向上する。また、加圧キュアを行わないので、生産効率が向上し、かつ加圧のための設備が不要である。結果的に、半導体装置のコストダウンが可能となる。
ハーフカット工程を行うことで反りを低減することができるため、前述のように基板にスリットを設ける必要がなく、基板の大判化が可能となる。これにより、基板及び樹脂の使用効率が上がるため、半導体装置のコストダウンが可能となる。
モールド工程における反りの発生を抑制し、同時に樹脂20を切断できる程度の硬さにするために、モールド工程における加熱時間は、キュア工程における加熱時間よりも短く、かつ樹脂20の硬化が完全に進行しない程度の時間であることが好ましい。
ハーフカット工程における切断線22の位置、及び個片化工程における切断線24の位置に限定はない。しかし、図7(a)に示すように、ハーフカット工程が、半導体装置120から取得できる個片化された半導体装置120aの個数に影響を及ぼさないためには、図8に示すように、複数の切断線22は、複数の切断線24のうち、少なくとも一本とは重なっていることが好ましい。
切断線22の幅、及び切断線24の幅には限定はない。しかし、図7(a)に示すように、個片化された半導体装置120aにおいて、絶縁性基板10の切断面26と樹脂20の切断面28とが同一平面にあるためには、切断線22の幅W1は、切断線24の幅W2よりも小さいことが好ましい。すなわち、切断線24は切断線22を含んでいることが好ましい。
実施例1に係る実験について説明する。
始めに、実験における反りの測定方法と定義について説明する。図9(a)は、絶縁性基板10を下にしてサンプルを平面上に置いたとき、絶縁性基板10の中心が平面に接し、絶縁性基板10の両端は平面から浮く方向に反りが発生した場合を示す側面図である。図9(b)に示すように、この場合は、絶縁性基板10の下面の、一方の端部を平面に接触させた際の、平面から測定した他方の端部の高さH1で反りを定義し、正の値で表すものとする。
図9(c)は、絶縁性基板10を下にしてサンプルを平面上に置いたときに、絶縁性基板の両端が平面と接し、中心は平面から浮く方向に反りが発生した場合を示す側面図である。この場合は、絶縁性基板10の下面の両端を平面に接触させた際の、平面から測定した絶縁性基板10の中心の高さH2で反りを定義し、負の値で表すものとする。
図10は、実験に用いたサンプルを示す斜視図である。絶縁性基板10の寸法は、長さL=230mm、幅D=189mm、厚さH=0.18mmである。樹脂20は絶縁性基板10の片面を封止し、厚さH’=0.45mmである。絶縁性基板10はガラスエポキシ、樹脂20はエポキシからなる。
本実験は、比較例1で説明した工程(図1参照)を行ったサンプル1と、実施例1で説明した工程(図5参照)を行ったサンプル2との比較をしたものである。モールド工程においては175℃で2分間加熱し、キュア工程においては175℃で6時間加熱した。また、リフロー工程においては240℃に加熱した。ハーフカット工程の切断線の幅は0.2mmである。
図11は、実験の結果を示すグラフである。図11に示すように、モールド工程後はサンプル1、サンプル2共に−5.0mmの反りが測定された。ハーフカット工程後のサンプル2の反りは−0.5mmである。キュア工程後は、サンプル1では−9.0mm、サンプル2では−2.0mmの反りが測定された。リフロー工程後は、サンプル1で−6.5mm、サンプル2では−0.5mmの反りが測定された。
以上の結果から、ハーフカット工程を行うことにより、反りを低減できることが分かった。また、サンプル1の反りは、キュア工程後に−9.0mm、リフロー工程後に−6.5mmであり、加熱されることで反りが発生したことが分かった。これに対し、サンプル2の反りは、キュア工程後に−2.0mm、リフロー工程後に−0.5mmであり、加熱しても反りの発生が抑制されていることが分かった。
実施例2は、反りが絶縁性基板の長手方向及び幅方向の両方向に発生する例である。
図12(a)に示すように、実施例1では絶縁性基板10及び樹脂20は、上面から見た場合に長方形で、反りは長手方向に発生するとして説明した。このため、ハーフカット工程における切断線22は、幅方向に設けられていた。
これに対し、図12(b)に示すように、絶縁性基板10が、上面から見た場合に正方形であれば、反りは長手方向及び幅方向の両方向に発生する。このとき、切断線22を格子状に設け樹脂20を切断することで、両方向の反りを低減できる。
実施例2では、樹脂20が正方形であるとしたが、反りが長手方向及び幅方向に発生する場合であれば、その他の形状においても切断線22を格子状に設けることで、反りを低減することができる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1は、比較例1に係る半導体装置100の製造方法を示したフローチャートである。 図2は、反りが発生した場合の半導体装置100を示した側面図である。 図3は、比較例2に係る半導体装置110の製造方法を示したフローチャートである。 図4(a)から図4(c)は、比較例2に係る半導体装置110の製造方法を示した側面図である。 図5は、実施例1に係る半導体装置120の製造方法を示したフローチャートである。 図6(a)から図6(d)は、実施例1に係る半導体装置120の製造方法を示した側面図である。 図7(a)から図7(b)は、実施例1に係る半導体装置120の製造方法を示した側面図である。 図8は、切断線22と切断線24との位置関係を示す上面図である。 図9(a)から図9(c)は、反りの測定方法及び定義を示す側面図である。 図10は、実験に用いたサンプルを示す斜視図である。 図11は、実験の結果を示すグラフである。 図12(a)は実施例1に係る半導体装置の上面図であり、図12(b)は実施例2に係る半導体装置の上面図である。
符号の説明
10 絶縁性基板
20 樹脂
22,24 切断線
100,110,120 半導体装置

Claims (10)

  1. 基板の片面を樹脂で封止する工程と、
    前記封止する工程の後に、前記基板と接している面とは反対の面から、前記基板を残存させるように、前記樹脂を切断する工程と、
    前記樹脂を切断する工程の後に、前記基板と前記樹脂とを加熱する第1加熱工程と、
    前記第1加熱工程の後に、前記基板を個片化する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記基板の前記片面を前記樹脂で封止する工程は、前記基板と前記樹脂とを加熱する第2加熱工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2加熱工程の加熱時間は、前記第1加熱工程の加熱時間より短いことを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記第1加熱工程は、前記第2加熱工程と等しい温度、または高い温度まで前記基板と前記樹脂とを加熱する工程であることを特徴とする請求項2または3記載の半導体装置の製造方法。
  5. 前記基板を個片化する工程における切断線は、前記樹脂を切断する工程における切断線を含んでいることを特徴とする請求項1から4いずれか一項記載の半導体装置の製造方法。
  6. 前記樹脂を切断する工程における複数の切断線は、前記基板を個片化する工程における複数の切断線のうち、少なくとも一本と重なっていることを特徴とする請求項1から5いずれか一項記載の半導体装置の製造方法。
  7. 前記樹脂を切断する工程は、前記樹脂を幅方向に切断する工程であることを特徴とする請求項1から6いずれか一項記載の半導体装置の製造方法。
  8. 前記樹脂を切断する工程は、前記樹脂を格子状に切断する工程であることを特徴とする請求項1から6いずれか一項記載の半導体装置の製造方法。
  9. 前記第1加熱工程の後であって、前記基板を個片化する工程の前に、前記基板と前記樹脂とを加熱する第3加熱工程を有することを特徴とする請求項1から8いずれか一項記載の半導体装置の製造方法。
  10. 前記第3加熱工程は、前記基板に端子を設ける工程に含まれることを特徴とする請求項9記載の半導体装置の製造方法。
JP2008036605A 2008-02-18 2008-02-18 半導体装置の製造方法 Pending JP2009194345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008036605A JP2009194345A (ja) 2008-02-18 2008-02-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008036605A JP2009194345A (ja) 2008-02-18 2008-02-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009194345A true JP2009194345A (ja) 2009-08-27

Family

ID=41076056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008036605A Pending JP2009194345A (ja) 2008-02-18 2008-02-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009194345A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054653A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP2011129683A (ja) * 2009-12-17 2011-06-30 Asahi Engineering Kk 半導体装置の製造方法及び半導体製造装置
JP2011181641A (ja) * 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655057A (en) * 1979-10-12 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2003174054A (ja) * 2001-09-26 2003-06-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003347471A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 半導体装置及びその製造方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2008085195A (ja) * 2006-09-28 2008-04-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655057A (en) * 1979-10-12 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2003174054A (ja) * 2001-09-26 2003-06-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003347471A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 半導体装置及びその製造方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2008085195A (ja) * 2006-09-28 2008-04-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054653A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP2011129683A (ja) * 2009-12-17 2011-06-30 Asahi Engineering Kk 半導体装置の製造方法及び半導体製造装置
JP2011181641A (ja) * 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法

Similar Documents

Publication Publication Date Title
JP6283218B2 (ja) 基板の反り矯正装置及び基板の反り矯正方法
US20140183728A1 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
US20160284620A1 (en) Low profile ic package
JP2009194345A (ja) 半導体装置の製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
US8269343B2 (en) Semiconductor device including a pressure-contact section
JP4755222B2 (ja) 半導体装置の製造方法
JP2006202783A (ja) 半導体装置の製造方法
JP2006228932A (ja) 半導体パッケージ
JP5494546B2 (ja) 半導体装置の製造方法
US9318356B2 (en) Substrate strip
JP2008010690A (ja) スティフナ付き基板およびその製造方法
JP2009141268A (ja) 半導体装置の製造方法
CN104576554A (zh) 一种封装件及其制造方法
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP5941032B2 (ja) 半導体装置の製造方法
JP2010157672A (ja) 保護バーを有する半導体パッケージ構造
JP4943959B2 (ja) 半導体装置
JP2005051018A (ja) 半導体装置及びその製造方法
US20160007467A1 (en) Package structure and manufacturing method thereof
US10396003B2 (en) Stress tuned stiffeners for micro electronics package warpage control
KR20140016046A (ko) 기판 처리 장치
KR20150105587A (ko) 반도체 패키지모듈의 휨 방지장치
JP2011253928A (ja) 電力半導体装置およびその製造方法
JP2015056540A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130419