JP2009177604A - 同期信号検出回路、映像検知回路、同期信号検出方法及びプログラム - Google Patents

Abstract

【課題】複合映像信号の信号レベルが低下したときや、複合映像信号にノイズが混入したときに、映像信号有無の誤検出を防ぐことができる同期信号検出回路、映像検知回路、同期信号検出方法及びプログラムを提供する。
【解決手段】入力した複合映像信号の同期分離を行って分離同期信号を出力する同期分離回路から、分離同期信号を入力する同期信号検出回路であって、１水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算手段と、加算手段による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出手段と、加算手段による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出手段と、を備える。
【選択図】図７

Description

本発明は、入力される複合映像信号の同期分離を行い、入力される映像信号の有無を検出する同期信号検出回路、映像検知回路、同期信号検出方法及びプログラムに関する。

放送局設備や放送用の複合映像信号を伝送する設備においては、単純な信号の有無だけを検出するだけではなく、入力される映像信号の状態監視のために正確に映像信号の有無を検出する映像検知が求められている。

図８は、本発明に関連する映像検知回路の一例である。入力端子５１には、映像信号と、複合同期信号（水平同期信号及び垂直同期信号）とが時分割で混ざった複合映像信号が入力（供給）される。同期分離回路５２は、複合映像信号の入力を受けると同期分離を行い、リトリガブルマルチバイブレータ５３に対して分離同期信号（複合同期信号）を出力する。複合映像信号が正常に入力されているときは、図５（ａ）に示す波形となる。なお、同期分離回路５２は、例えば特許文献１〜３に開示されている回路である。リトリガブルマルチバイブレータ５３は、分離同期信号のパルスの有無を検出している。そして、リトリガブルマルチバイブレータ５３は、映像信号の有無を示す映像検知信号を出力する。すなわち、リトリガブルマルチバイブレータ５３は、パルスが変化しなくなったときは「映像信号無し」を示す“０”を出力し、所定の時間内にパルスが変化しているときは「映像信号有り」を示す“１”を出力する。図８に示す映像検知回路では、入力される複合映像信号に映像信号が無く（絵柄が黒のため映像信号が黒レベルであり）、同期信号だけである場合、分離同期信号の信号レベルに応じて、入力される映像信号の有無を検出できる。
特開平６−６２２７２号公報 特開平１０−３０４２２２号公報 特開２００１−３３３２９４号公報

しかし、上記図８に示す映像検知回路では、例えば図５（ｂ）に示すように、入力される複合映像信号に映像信号が有り、その複合映像信号の信号レベル（振幅）が低下したときには、同期分離回路５２から出力される分離同期信号に映像信号が出るといった異常が発生する。このような場合、図８に示す映像検知回路では、その異常を検出できずに、映像信号の有無を誤検出してしまうという問題があった。

また、上記図８に示す映像検知回路では、例えば図５（ｃ）に示すように、入力される複合映像信号にノイズ（雑音パルス）が混入したときにも、同期分離回路５２から出力される分離同期信号が異常な波形となる。このような場合、図８に示す映像検知回路では、ノイズの影響を受けて、映像信号の有無を誤検出してしまうという問題があった。

本発明は、上記事情に鑑みてなされたものであり、入力される複合映像信号の信号レベルが低下したときや、入力される複合映像信号にノイズが混入したときに、映像信号有無の誤検出を防ぐことができる同期信号検出回路、映像検知回路、同期信号検出方法及びプログラムを提供することを目的とする。

かかる目的を達成するために、本発明の同期信号検出回路は、入力した複合映像信号の同期分離を行って分離同期信号を出力する同期分離回路から、分離同期信号を入力する同期信号検出回路であって、１水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算手段と、加算手段による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出手段と、加算手段による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出手段と、を備えたことを特徴とする。

本発明の映像検知回路は、入力した複合映像信号の同期分離を行って分離同期信号を出力する同期分離回路から、分離同期信号を入力する同期信号検出回路であって、１水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算手段と、加算手段による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出手段と、加算手段による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出手段と、水平同期検出手段による検出結果及び垂直同期検出手段による検出結果に基づいて論理演算を行い、複合映像信号の映像信号の有無を示す映像検知信号を出力する映像検知信号出力手段と、を備えたことを特徴とする。

本発明の同期信号検出方法は、１水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算ステップと、加算ステップによる加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出ステップと、加算ステップによる加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出ステップと、を備えたことを特徴とする。

本発明のプログラムは、１水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算処理と、加算処理による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出処理と、加算処理による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出処理と、をコンピュータに実行させることを特徴とする。

本発明によれば、入力される複合映像信号の信号レベルが低下したときや、入力される複合映像信号にノイズが混入したときに、映像信号有無の誤検出を防ぐことができる。

以下、本発明を実施するための最良の形態について添付図面を参照して詳細に説明する。

〔第１の実施形態〕
まず、本発明の第１の実施形態について説明する。図１は、本実施形態の映像検知回路の構成を示すブロック図である。図１に示すように、本実施形態の映像検知回路は、入力端子１と、同期分離回路２と、同期信号検出回路３と、映像検知信号出力手段３０４と、出力端子４とを有する。なお、本発明の映像検知回路の最小限構成としては、図７（ａ）に示すように、図７（ｂ）に示す最小限の構成の同期信号検出回路３（加算手段３０１、水平同期検出手段３０２、垂直同期検出手段３０３）と、映像検知信号出力手段３０４と、を有すればよい。

入力端子１には、映像信号と複合同期信号（水平同期信号及び垂直同期信号）とが時分割で混ざった複合映像信号（例えば、放送用アナログ映像信号）が入力（供給）される。この複合映像信号は、例として、ＮＴＳＣ（National Television Standards Committee）方式の信号とする。なお、この複合映像信号に含まれる映像信号は、絵柄によって変化するため、映像信号の有無の検出には使用できない。そこで、本実施形態の映像検知回路では、複合映像信号に含まれる同期信号だけを使用して、入力される映像信号の有無を検出するものとする。

同期分離回路２は、入力端子１に供給された複合映像信号から複合同期信号を分離し、分離同期信号として同期信号検出回路３へ出力する。分離同期信号は、画面の左右を示す水平同期信号と、画面の上下を示す垂直同期信号とが時分割に混在している。

同期信号検出回路３は、本発明の同期信号検出回路の一実施形態である。同期信号検出回路３は、図１に示すように、加算手段３０１と、水平同期検出手段３０２と、垂直同期検出手段３０３と、クロック発生手段３０５と、パルス生成手段３０６とを備える。この同期信号検出回路３は、同期分離回路２から出力された分離同期信号を入力する。なお、本発明の同期信号検出回路の最小限構成としては、図７（ｂ）に示すように、加算手段３０１と、水平同期検出手段３０２と、垂直同期検出手段３０３と、を有すればよい。以下、図１に示す同期信号検出回路３で行われる動作（同期信号検出方法）について、図６を参照して説明する。

まず、１水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算ステップが行われる（ステップＳ１）。以下、加算ステップについて詳細に説明する。加算手段３０１は、フリーランのクロックを使用して、入力した分離同期信号が“０”（Ｌｏｗレベル）のときにクロック毎にカウント（計数・累積）する。フリーランのクロックは、クロック発生手段３０５で発生される。また、加算手段３０１は、擬似Ｈパルスを使用して、擬似Ｈパルス毎にカウント結果をリセットする（水平周波数の周期（１Ｈ：１水平周期）でカウント結果をゼロにクリアする）。カウント結果とは、分離同期信号が“０”の回数を計数・累積した結果（以下、加算結果ともいう）のことである。擬似Ｈパルスは、パルス生成手段３０６において、クロック発生手段３０５で発生されたフリーランのクロックを分周（÷９１０）して生成される。なお、フリーランのクロック及び擬似Ｈパルスは、複合映像信号の入力に対して周波数がロックしておらず、また、位相も一定した関係にない状態で動作している。擬似Ｈパルスがちょうど水平同期の中央の位相であっても（図５（ｄ）に示す例１）、加算手段３０１は、図５（ｄ）に示すように２箇所でカウントするので、正常と検出する範囲内となる。入力される複合映像信号の振幅（信号レベル）が低下したときは、図５（ｂ）に示すように、水平同期信号よりも広いパルスとなり正常でないことが検出される。このようにして、加算手段３０１は、擬似Ｈパルス期間（１Ｈ：１水平周期）内で分離同期信号が“０”である回数を計数し、累積している。

次に、上記加算ステップによる加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出ステップが行われる（ステップＳ２）。以下、水平同期検出ステップについて詳細に説明する。水平同期検出手段３０２は、擬似Ｈパルスによってリセットされる直前の加算結果と、水平同期信号のパルス幅である４．７μｓに相当する範囲（５０〜１００の範囲。以下、水平同期検出範囲という）とを比較し、加算結果が水平同期検出範囲内であるか否かを検出する。なお、水平同期検出範囲は予め定められたものとする。水平同期検出手段３０２は、加算結果が水平同期検出範囲内である場合は水平同期信号を検出したものと判定し、加算結果が水平同期検出範囲外である場合は水平同期信号を検出しなかったものと判定する。この水平同期信号を検出したか否かを、以下「水平同期の検出結果」という。

次に、上記加算ステップによる加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出ステップが行われる（ステップＳ３）。以下、垂直同期検出ステップについて詳細に説明する。垂直同期検出手段３０３は、擬似Ｈパルスによってリセットされる直前の加算結果と、垂直同期信号のパルス幅である６３．５５６μｓ−９．４μｓに相当する範囲（７５６〜７９６の範囲。以下、垂直同期検出範囲という）とを比較し、加算結果が垂直同期検出範囲内であるか否かを検出する。なお、垂直同期検出範囲は予め定められたものとする。垂直同期検出手段３０３は、加算結果が垂直同期検出範囲内である場合は垂直同期信号を検出したものと判定し、加算結果が垂直同期検出範囲外である場合は垂直同期信号を検出しなかったものと判定する。この垂直同期信号を検出したか否かを、以下「垂直同期の検出結果」という。

このように、本実施形態は、同期信号検出回路３において、複合同期信号に含まれる同期信号成分は一水平周期に対する時間比率が一定であることを利用して、同期の有無を判定するものである。

所定のパルスの変化点から次のパルスの変化点までの間隔を調べるようなパルス幅検出回路では、短時間のノイズ混入の影響を受けて、映像信号有りと誤検出してしまう。しかし、本実施形態では、同期信号検出回路３において、上記のような連続したパルスの幅ではなく、１Ｈ（１水平周期）期間における“０”（Ｌｏｗレベル）の回数（比率）を累積加算している。よって、図５（ｃ）に示すような短時間のノイズ混入の影響を受けにくいので、上記誤検出を防ぐことができる。

なお、上記ステップＳ３の後、上記水平同期検出ステップによる検出結果及び上記垂直同期検出ステップによる検出結果に基づく論理演算を行い、その結果、複合映像信号の映像信号の有無を示す映像検知信号を出力する映像検知信号出力ステップを行ってもよい。以下、映像検知信号出力ステップについて詳細に説明する。映像検知信号出力手段３０４は、水平同期の検出結果と、垂直同期の検出結果とに基づいて論理演算（論理積、論理和）を行う。この論理演算の結果は、映像検知結果（映像信号の有無）として出力される。映像検知信号出力手段３０４は、例えば、水平同期の検出結果が「水平同期信号有り」であり、垂直同期の検出結果が「垂直同期信号有り」である場合は、「映像信号有り」と検出する。そして、映像検知信号出力手段３０４は、「映像信号有り」という映像検知結果を示す信号を出力端子４へ出力する。この映像検知結果を示す信号を、「映像検知信号」という。

以上のように、本実施形態では、映像検知信号出力手段３０４において、映像信号の有無を検出するときに、水平同期の検出結果と、垂直同期の検出結果との両方を使用している。そして、水平同期信号と垂直同期信号の両方が「有り」と検出されたときに、映像信号有りと検出する。よって、入力される複合映像信号の振幅（信号レベル）が低下したときに、垂直同期有りと誤検出することを防ぐことができる。

以上説明したように、本実施形態によれば、入力される複合映像信号の振幅低下に対して、間違って映像信号有りと誤検出しない映像検知を実現できる。また、短時間のノイズ（雑音パルス）の影響を受けにくくし、間違って映像信号有りと誤検出しない映像検知を実現できる。

なお、上述した同期信号検出回路３で行われる動作（映像検知方法）は、ソフトウェアによって実行することも可能である。ソフトウェアによる処理を実行する場合には、図６に示す各ステップを処理シーケンスとして記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させる。あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させる。

次に、上述した同期信号検出回路３の詳細について、図２を参照して説明する。図２は、図１に示す同期信号検出回路３の詳細な構成を示すブロック図である。

クロック発生回路１８は、１４．３ＭＨｚの発振器であり、フリーランのクロックを発生する。クロック発生回路１８により発生されたクロックは、疑似Ｈカウンタ１９とラッチ１５に供給される。

なお、上述したクロック発生回路は、図１に示すクロック発生手段３０５に相当する。

擬似Ｈカウンタ１９は、クロック発生回路１８から供給されたクロックを分周（÷９１０）し、擬似Ｈパルス（図２に示す（ｃ））として各部に供給する。ここでいう各部とは、セレクタ１４、Ｈ比較回路１６、Ｖ比較回路１７、遅延回路２０である。疑似Ｈパルスの波形を図４の（ｃ）に示す。クロック発生回路１８から出力されるクロック、及び、擬似Ｈカウンタ１９から出力される擬似Ｈパルスは、複合映像信号の入力に対して周波数的にも位相も同期していない。すなわち、クロック及び擬似Ｈパルスは、複合映像信号の入力に対して周波数がロックしておらず、また、位相も一定した関係にない状態で動作している。擬似Ｈパルスがちょうど水平同期の中央の位相であっても（図５（ｄ）に示す例１）、２箇所で加算するので正常と検出する範囲内となる。入力される複合映像信号の振幅（信号レベル）が低下したときは、図５（ｂ）に示すように、水平同期信号よりも広いパルスとなり正常でないことを検出できる。

なお、上述した擬似Ｈカウンタ１９は、図１に示すパルス生成手段３０６に相当する。

図１に示す同期分離回路１から出力された分離同期信号は、入力端子１１に供給される。そして、分離同期信号は、インバータ１２を経由して、加算回路１３に供給される。この分離同期信号の例を図４（ｂ）に示す。なお、図４は、同期信号検出回路３における各信号の波形を示す図である。図４の（ａ）はライン（走査線）番号を示しており、（ｂ）の分離同期信号とはペアの関係である。また、図４において、（ａ）〜（ｋ）は、上側と下側とで２種類示している。この理由は、ＮＴＳＣ方式の信号は飛び越し走査１フレーム期間（５２５ライン）が２フィールド期間となっており、この飛び越し走査により同期信号の波形が異なるためである。

加算回路１３は、インバータ１２からの分離同期信号（１ビット）と、ラッチ１５からの出力信号（１０ビット）とを加算し、加算した結果を示す加算結果信号をセレクタ１４に出力する。ラッチ１５からの出力信号については後述する。

セレクタ１４は、加算回路１３から入力した加算結果信号をラッチ１５へ出力する。なお、セレクタ１４は、擬似Ｈカウンタ１９から擬似Ｈパルスが供給された場合は、加算結果をゼロにリセットするためのリセット信号（図２に示す「０」）をラッチ１５へ出力する。

ラッチ１５は、分離同期信号が“０”（Ｌｏｗレベル）のとき、クロック発生回路１８から供給されるクロックに応じて１ずつ増加した信号を出力する。なお、この出力信号は、セレクタ１４からリセット信号が入力された場合には、ゼロにリセットされる。よって、ラッチ１５からの出力信号は、擬似Ｈパルス期間（１Ｈ：１水平周期）内において分離同期信号が“０”である回数を計数・累積した加算結果を示す加算結果信号である。この加算結果は、擬似Ｈパルスによりゼロにリセットされる直前の値である。ラッチ１５からの出力信号は、加算回路１３へ出力されるとともに、Ｈ比較回路１６及びＶ比較回路１７へそれぞれ出力される。

なお、上述した加算回路１３、セレクタ１４及びラッチ１５は、図１に示す加算手段３０１に相当する。

Ｈ比較回路１６は、ラッチ１５からの出力信号を入力する。ここで、Ｈ比較回路１６は、疑似Ｈパルス期間内に分離同期信号が“０”である回数を計数・累積した加算結果を示す値を保持する。この値は、上述したように、擬似Ｈパルスでゼロにリセットされる直前の値である。次に、Ｈ比較回路１６は、保持した値と、予め決められた範囲とを比較する。この範囲は、水平同期信号のパルス幅である４．７μｓ幅に相当する範囲（５０〜１００の範囲。水平同期検出範囲）である。次に、Ｈ比較回路１６は、比較の結果、保持した値が、水平同期検出範囲内であるか否かを検出する。次に、Ｈ比較回路１６は、保持した値が水平同期検出範囲内であるか否かに応じた信号（水平同期の検出結果。図２に示す（ｄ））を、遅延回路２０及びＯＲゲート２２に対して出力する。正常な水平同期のときは、保持した値が６７近傍となる。よって、保持した値が５０〜１００の範囲内となるので、Ｈ比較回路１６は、水平同期信号を検出したものとして“１”（水平同期の検出結果の一例）を出力することになる。また、図５（ｂ）に示すように、入力される複合同期信号の振幅が小さく水平ブランキングが出ているときには、保持した値が１５２近傍となる。よって、保持した値が５０〜１００の範囲外となるので、Ｈ比較回路１６は、水平同期信号を検出しなかったものとして“０”（水平同期の検出結果の一例）を出力する。なお、水平同期の検出結果（図２に示す（ｄ））の波形を、図４の（ｄ）に示す。

なお、上述したＨ比較回路１６は、図１に示す水平同期検出手段３０２に相当する。

Ｖ比較回路１７は、ラッチ１５からの出力信号を入力する。ここで、Ｖ比較回路１７は、疑似Ｈパルス期間内に分離同期信号が“０”である回数を計数・累積した加算結果を示す値を保持する。この値は、上述したように、擬似Ｈパルスでゼロにリセットされる直前の値である。次に、Ｖ比較回路１７は、保持した値と、予め決められた範囲とを比較する。この範囲は、垂直同期信号のパルス幅である６３．５５６μｓ−９．４μｓに相当する範囲（７５６〜７９６の範囲。垂直同期検出範囲）である。次に、Ｖ比較回路１７は、保持した値が垂直同期検出範囲内であるか否かに応じた信号（垂直同期の検出結果。図２に示す（ｇ））を、ＡＮＤゲート２１に対して出力する。保持した値が７５６〜７９６の範囲内であれば、Ｖ比較回路１７は、垂直同期信号を検出したものとして“１”（垂直同期の検出結果の一例）を、ＡＮＤゲート２１に対して出力する。保持した値が７５６〜７９６の範囲外であれば、Ｖ比較回路１７は、垂直同期信号を検出しなかったものとして“０”（垂直同期の検出結果の一例）を、ＡＮＤゲート２１に対して出力する。なお、垂直同期の検出結果（図２に示す（ｇ））の波形を、図４の（ｇ）に示す。

なお、上述したＶ比較回路１７は、図１に示す垂直同期検出手段３０３に相当する。

遅延回路２０は、Ｈ比較回路１６から信号（水平同期の検出結果）を入力する。そして、遅延回路２０は、入力した信号を３Ｈ（１水平周期の３倍）遅延させ、遅延信号としてＡＮＤゲート２１に対して出力する。Ｈ比較回路１６における水平同期の検出結果と、Ｖ比較回路１７における垂直同期の検出結果とは時間的にずれて検出されるため、この遅延回路２０によってＨ比較回路１６における水平同期の検出結果を遅らせる。これにより、Ｈ比較回路１６における水平同期の検出結果及びＶ比較回路１７における垂直同期の検出結果のＡＮＤゲート２１への入力のタイミングを合わせることができる。

ＡＮＤゲート（論理積回路）２１は、遅延回路２０から遅延信号を入力し、かつ、Ｖ比較回路１７から信号（垂直同期の検出結果）を入力する。そして、ＡＮＤゲート２１は、入力した２つの信号に基づいて論理演算（論理積）を行い、論理演算の結果を示す信号（論理積の結果）をＯＲゲート２２に対して出力する。

ＯＲゲート（論理和回路）２２は、Ｈ比較回路１６から信号（水平同期の検出結果）を入力し、かつ、ＡＮＤゲート２１から信号（論理積の結果）を入力する。そして、ＯＲゲート２２は、入力した２つの信号に基づいて論理演算（論理和）を行い、論理演算の結果を示す信号（論理和の結果）を出力端子２３に対して出力する。この信号（図２に示す（ｋ））は、映像検知結果として映像信号の有無を示す信号（映像検知信号）であり、出力端子２３を介して出力される。なお、この信号は、映像信号有りの場合は“１”、映像信号無しの場合は“０”となる。なお、この信号（図２に示す（ｋ））の波形を、図４の（ｋ）に示す。

なお、上述した遅延回路２０、ＡＮＤゲート２１及びＯＲゲート２２は、図１に示す映像検知信号出力手段３０４に相当する。

所定のパルスの変化点から次のパルスの変化点までの間隔を調べるようなパルス幅検出回路では、短時間のノイズ混入の影響を受けて、映像信号有りと誤検出してしまう。しかし、同期信号検出回路３では、上記のような連続したパルスの幅ではなく、１Ｈ（１水平周期）期間における“０”（Ｌｏｗレベル）の回数（比率）を累積加算している。よって、図５（ｃ）に示すような短時間のノイズ混入の影響を受けにくいので、上記誤検出を防ぐことができる。

同期信号検出回路３では、垂直同期信号の検出に際し、Ｖ比較回路１７における垂直同期の検出結果だけではなく、Ｈ比較回路１６における水平同期の検出結果も使用している。例えば、同期信号検出回路３では、水平同期の検出結果が「水平同期信号有り」であり、垂直同期の検出結果が「垂直同期信号有り」である場合に、「映像信号有り」と検出する。このようにすることで、入力された複合同期信号の振幅が低下して分離同期信号に映像信号成分が出たときに、「垂直同期信号有り」と誤検出することを防ぐことができる。

なお、これまでの説明では、ＮＴＳＣ方式のアナログ信号を例として説明したが、ＰＡＬ（Phase Alternation by Line）方式の信号についても一部のパラメータを変更することで容易に実施できる。また、図６に示すリトリガブルマルチバイブレータによる映像信号の検出と、図２に示す同期信号検出回路３による映像信号の検出の併用も可能である。

また、これまでの説明では、図２に示すクロック発生回路１８で発生されたクロックが複合同期信号に同期していないものとして説明したが、同期していてもそのまま使用できることは明らかである。

〔第２の実施形態〕
次に、本発明の第２の実施形態について説明する。
複合同期信号は、水平同期パルス、等化パルス、垂直同期パルスを含んでいる。上述した図２に示す同期信号検出回路３では、水平同期パルス、等化パルス、垂直同期パルスの境界で「映像信号無し」と検出されてしまう。「映像信号無し」とは、図４の（ｋ）に示すように、一時的に“０”になっていることをいう。よって、出力端子２３から出力される信号（図２の（ｋ）及び図４の（ｋ））には、１Ｈ（１水平周期）の“０”（映像信号無し）が混じって出力される。そこで、本実施形態の映像検知回路は、図２に示す同期信号検出回路３において、Ｈ比較回路１６及びＶ比較回路１７の後段の構成を変更する。すなわち、Ｈ比較回路１６及びＶ比較回路１７の後段において、上記第１の実施形態で説明したものとは別の後続回路（図１に示す映像検知信号出力手段３０４の別の例）を備えるように構成する。そして、その後続回路において、“１”（水平同期信号有り）を引き伸ばして使うようにする。

上記後続回路について、図３及び図４を参照しながら説明する。図３は、後続回路の構成の一例を示す図である。図３に示す後続回路は、図２に示す破線部分の右側に備えられる。図４は、図３に示す後続回路内の各信号の波形を示す図である。

入力端子３１には、Ｈ比較回路１６の出力（ｄ）が供給される。また、入力端子３２には、Ｖ比較回路１７の出力（ｇ）が供給される。ラッチ３３とＯＲゲート３４は、Ｈ比較回路１６の出力（ｄ）である“１”（水平同期信号有り）を１Ｈ引き伸ばしている。ＯＲゲート３４の出力（ｅ）は、ＯＲゲート３７を経由して出力端子４２に出力される。また、ＯＲゲート３４の出力（ｅ）は、ラッチ３８、３９、４０において、２Ｈまたは３Ｈ遅延させられ、遅延信号として作成される。ＡＮＤゲート３６は、Ｖ比較回路１７の出力（ｇ）とラッチ３９からの信号（ｆ）を受け、両者が“１”のとき“１”をＯＲゲート３７に対して出力する。ＡＮＤゲート４１は、ラッチ３５からの信号（ｉ）とラッチ４０からの信号（ｈ）を受け、両者のＡＮＤ出力をＯＲゲート３７に対して出力する。ＯＲゲート３７の出力は、映像検知回路の最終出力となり、“１”で「映像信号有り」を示す。

以上説明したように、本実施形態の映像検知回路は、図２に示す同期信号検出回路３において、図３に示す後続回路を採用する。この構成により、“１”（映像信号有り）を引き伸ばして使うことができ、水平同期パルス、等化パルス、垂直同期パルスの境界で「映像信号無し」と検出されることを防ぐことができる。

〔第３の実施形態〕
次に、本発明の第３の実施形態について説明する。
本実施形態の映像検知回路は、図１に示す構成において、同期再生回路を追加した構成である。この構成により、同期再生回路のクロック源を流用することができる。同期分離回路及び同期信号検出回路の説明は、上記第１の実施形態及び第２の実施形態で説明したので、省略する。

同期分離回路は、同期信号検出回路と、同期再生回路とに対して、分離同期信号を出力する。同期再生回路は、同期分離回路から正常な分離同期信号が供給されたときは、その分離同期信号に同期した映像処理に必要なクロック、各種パルス（水平周期パルス、垂直周期パルスなど）やブラックバースト（黒い映像信号＋同期信号）を発生する。また、同期再生回路は、発振器を持っているため、同期分離回路から分離同期信号が供給されなくなっても、発信器によりフリーランの信号を出力する。

以上のように映像検知回路に同期再生回路を備えることにより、以下の用途が考えられる。例えば、同期信号検出回路が、供給された分離同期信号が正常でないときに、同期再生回路に対してアラームを送出することにより、同期再生回路をフリーランにすることができる。また、同期再生回路のＰＬＬ（Phase-Locked Loop）回路で発生されたクロックを同期信号検出回路で使用することができる。

同期再生回路が入力映像信号に同期してない状態であっても、入力信号との周波数差が限定されるならば、同期信号検出回路におけるＨ比較回路及びＶ比較回路の検出範囲を適切に設定すればよい。同期再生回路のクロック源が水晶発振器であるならば、周波数の変化範囲が非常に狭いため、入力にロックしていなくても、同期信号検出回路における水平同期検出範囲５０〜１００及び垂直同期検出範囲７５６〜７９６はそのままでよい。

〔第４の実施形態〕
次に、本発明の第４の実施形態について説明する。
本実施形態の映像検知回路は、図１に示す構成において、同期分離回路にアナログ映像信号切替器（アナログ映像信号切替機能）を備えた構成である。このアナログ映像信号切替器は、同期分離回路に入力される映像信号を切り替えるものである。例えば、アナログ映像信号切替器が明るい映像信号と暗い映像信号とを切り替えたとき、入力される映像信号における同期先端電位が不連続になることが考えられる。この影響を受けて、同期分離回路から出力される分離同期信号が一時的に乱れることが考えられる。この一時的な分離同期信号の乱れがあると、入力される映像信号があるにもかかわらず、同期信号検出回路では、一時的に「映像信号無し」と検出してしまう。よって、同期信号検出回路の出力端子から“０”（映像信号無し）が出力されてしまう。そこで、本実施形態の映像検知回路では、この同期信号検出回路の出力に“１”（映像信号有り）を引き伸ばすための追加回路で対応する。この追加回路は、同期信号検出回路の出力端子の後段に追加される。なお、この追加回路については、上記第２の実施形態で説明した後続回路と同じであるので、ここでの説明は省略する。この追加回路により、分離同期信号が乱れる一時的な期間においても、入力される映像信号があることになり、“１”（映像信号有り）を出力することができる。

〔第５の実施形態〕
次に、本発明の第５の実施形態について説明する。
本実施形態の映像検知回路は、上記第４の実施形態で説明した同期分離回路において、水平同期検出範囲を０〜４９とした第二のＨ比較回路と、同期分離回路の入力電位を下げる電位制御回路とを追加した構成である。この構成では、まず、第二のＨ比較回路により、アナログ映像信号切替器の切替によって入力映像信号の同期先端電位が浮き上がったことを検出する。そして、電位制御回路により、同期分離回路の入力電位を下げる。これにより、入力映像信号の変動に対して応答の速い同期分離を実現することができる。

〔第６の実施形態〕
次に、本発明の第６の実施形態について説明する。
本実施形態の映像検知回路は、図１に示す構成において、同期信号検出回路に対し、水平同期検出範囲を１００〜７５４とした第三のＨ比較回路を追加した構成である。この第三のＨ比較回路には、図２に示すラッチ１５の出力信号が供給される。ラッチ１５の出力信号は、上記第１の実施形態で説明した信号である。そして、第三のＨ比較回路は、ラッチ１５の出力信号が水平同期検出範囲内であることを検出したとき、同期信号より上の映像信号部分を同期として分離しているものとして、同期分離回路に対して制御信号を出力する。この制御信号は、同期分離回路の内部のコンパレータ電圧を下げるように制御する信号である。これにより、入力される複合同期信号の振幅が低下しても、正常な同期分離を実現することができる。

以上、本発明の各実施形態について説明したが、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。

本発明は、同期再生回路をもつ機器の入力信号有無検出にも適用できる。

本発明の一実施形態に係る映像検知回路の構成を示すブロック図である。 本発明の一実施形態に係る同期信号検出回路の構成を示すブロック図である。 本発明の一実施形態に係る映像検知回路のＨ比較回路及びＶ比較回路の後段の構成例を示すブロック図である。 本発明の一実施形態に係る映像検知回路内の各信号の波形をそれぞれ示す図である。 本発明の一実施形態に係る映像検知回路に入力される複合映像信号の波形の各例を示す図である。 本発明の一実施形態に係る映像検知方法（プログラム）の流れを示すフローチャートである。 本発明の一実施形態に係る同期信号検出回路及び映像検知回路の最小限の構成を示すブロック図である。 本発明に関連する映像検知回路の構成を示すブロック図である。

符号の説明

１ 入力端子
２ 同期分離回路（ＳＹＮＣ＿ＳＥＰ）
３ 同期信号検出回路（ＳＹＮＣ＿ＤＥＴ）
４ 出力端子
１１ 入力端子
１２ インバータ
１３ 加算回路
１４ セレクタ
１５ ラッチ
１６ Ｈ比較回路
１７ Ｖ比較回路
１８ クロック発生回路
１９ 擬似Ｈカウンタ
２０ 遅延回路
２１ ＡＮＤゲート
２２ ＯＲゲート
２３ 出力端子
３１ 入力端子
３２ 入力端子
３３ ラッチ
３４ ＯＲゲート
３５ ラッチ
３６ ＡＮＤゲート
３７ ＯＲゲート
３８ ラッチ
３９ ラッチ
４０ ラッチ
４１ ＡＮＤゲート
４２ 出力端子
４３ 入力端子
５１ 入力端子
５２ 同期分離回路（ＳＹＮＣ＿ＳＥＰ）
５３ リトリガブルマルチバイブレータ
５４ 出力端子
３０１ 加算手段
３０２ 水平同期検出手段
３０３ 垂直同期検出手段
３０４ 映像検知信号出力手段
３０５ クロック発生手段
３０６ パルス生成手段

Claims (19)

1. 入力した複合映像信号の同期分離を行って分離同期信号を出力する同期分離回路から、前記分離同期信号を入力する同期信号検出回路であって、
   １水平周期内の前記分離同期信号のＬｏｗレベルの回数を計数、累積する加算手段と、
   前記加算手段による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出手段と、
   前記加算手段による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出手段と、
   を備えたことを特徴とする同期信号検出回路。
2. 入力した複合映像信号の同期分離を行って分離同期信号を出力する同期分離回路から、前記分離同期信号を入力する映像検知回路であって、
   １水平周期内の前記分離同期信号のＬｏｗレベルの回数を計数、累積する加算手段と、
   前記加算手段による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出手段と、
   前記加算手段による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出手段と、
   前記水平同期検出手段による検出結果及び前記垂直同期検出手段による検出結果に基づいて論理演算を行い、前記複合映像信号の映像信号の有無を示す映像検知信号を出力する映像検知信号出力手段と、
   を備えたことを特徴とする映像検知回路。
3. 前記映像検知信号出力手段は、
   前記水平同期検出手段による検出の結果、前記加算結果が前記水平同期検出範囲内であるとき、かつ、前記垂直同期検出手段による検出の結果、前記加算結果が前記垂直同期検出範囲内であるときに、前記複合映像信号に映像信号が有ることを示す前記映像検知信号を出力することを特徴とする、請求項２記載の映像検知回路。
4. 前記複合映像信号に対して周波数及び位相が同期していないクロックを発生するクロック発生手段を有し、
   前記加算手段は、
   前記クロック発生手段により発生されたクロックが入力される毎に、前記分離同期信号のＬｏｗレベルの回数を計数、累積することを特徴とする、請求項２又は３記載の映像検知回路。
5. 前記複合映像信号に対して周波数及び位相が同期していないクロックに基づいて、１水平周期の疑似パルスを生成するパルス生成手段を有し、
   前記加算手段は、
   前記パルス生成手段により生成された疑似パルスが入力される毎に、前記加算結果をゼロにクリアすることを特徴とする、請求項２から４のいずれかに記載の映像検知回路。
6. 前記加算手段は、
   前記加算結果をゼロにクリアする直前の加算結果を前記水平同期検出手段及び前記垂直同期検出手段に出力することを特徴とする、請求項５記載の映像検知回路。
7. 前記映像検知信号出力手段は、
   遅延回路と、論理積回路と、論理和回路を有し、
   前記遅延回路は、
   前記水平同期検出手段による検出結果を１水平周期の３倍遅延させ、遅延信号として前記論理積回路に対して出力し、
   前記論理積回路は、
   前記垂直同期検出手段による検出結果及び前記遅延信号に基づいて論理積を行い、該論理積の結果を前記論理和回路に対して出力し、
   前記論理和回路は、
   前記水平同期検出手段による検出結果及び前記論理積の結果に基づいて論理和を行い、該論理和の結果を前記映像検知信号として出力することを特徴とする、請求項２から６のいずれかに記載の映像検知回路。
8. 前記映像検知信号出力手段は、
   前記水平同期検出手段による検出の結果、前記加算結果が前記水平同期検出範囲内であるときに、前記水平同期検出手段による検出結果を示す信号を１水平周期引き伸ばすことを特徴とする、請求項２から７のいずれかに記載の映像検知回路。
9. 複合映像信号を入力して同期分離を行い、分離同期信号を出力する同期分離回路をさらに備えることを特徴とする、請求項２から８のいずれかに記載の映像検知回路。
10. １水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算ステップと、
    前記加算ステップによる加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出ステップと、
    前記加算ステップによる加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出ステップと、
    を備えたことを特徴とする同期信号検出方法。
11. 前記水平同期検出ステップによる検出結果及び前記垂直同期検出ステップによる検出結果に基づいて論理演算を行い、前記複合映像信号の映像信号の有無を示す映像検知信号を出力する映像検知信号出力ステップをさらに備えたことを特徴とする、請求項１０記載の同期信号検出方法。
12. 前記映像検知信号出力ステップでは、
    前記水平同期検出ステップによる検出の結果、前記加算結果が前記水平同期検出範囲内であるとき、かつ、前記垂直同期検出ステップによる検出の結果、前記加算結果が前記垂直同期検出範囲内であるときに、前記複合映像信号に映像信号が有ることを示す前記映像検知信号を出力することを特徴とする、請求項１１記載の同期信号検出方法。
13. 前記複合映像信号に対して周波数及び位相が同期していないクロックを発生するクロック発生ステップをさらに有し、
    前記クロック発生ステップにより発生されたクロックが入力される毎に、前記加算ステップが行われることを特徴とする、請求項１０から１２のいずれかに記載の同期信号検出方法。
14. 前記複合映像信号に対して周波数及び位相が同期していないクロックに基づいて、１水平周期の疑似パルスを生成するパルス生成ステップと、
    前記パルス生成ステップにより生成された疑似パルスが入力される毎に、前記加算ステップによる加算結果をゼロにクリアするクリアステップと、
    をさらに有することを特徴とする、請求項１０から１３のいずれかに記載の同期信号検出方法。
15. １水平周期内の分離同期信号のＬｏｗレベルの回数を計数、累積する加算処理と、
    前記加算処理による加算結果が、水平同期信号のパルス幅に相当する水平同期検出範囲内であるかを検出する水平同期検出処理と、
    前記加算処理による加算結果が、垂直同期信号のパルス幅に相当する垂直同期検出範囲内であるかを検出する垂直同期検出処理と、
    をコンピュータに実行させることを特徴とするプログラム。
16. 前記水平同期検出処理による検出結果及び前記垂直同期検出処理による検出結果に基づいて論理演算を行い、前記複合映像信号の映像信号の有無を示す映像検知信号を出力する映像検知信号出力処理をさらにコンピュータに実行させることを特徴とする、請求項１５記載のプログラム。
17. 前記映像検知信号出力処理として、
    前記水平同期検出処理による検出の結果、前記加算結果が前記水平同期検出範囲内であるとき、かつ、前記垂直同期検出処理による検出の結果、前記加算結果が前記垂直同期検出範囲内であるときに、前記複合映像信号に映像信号が有ることを示す前記映像検知信号を出力する処理をコンピュータに実行させることを特徴とする、請求項１６記載のプログラム。
18. 前記複合映像信号に対して周波数及び位相が同期していないクロックを発生するクロック発生処理をさらにコンピュータに実行させ、
    前記クロック発生処理により発生されたクロックが入力される毎に、前記加算処理をコンピュータに実行させることを特徴とする、請求項１５から１７のいずれかに記載のプログラム。
19. 前記複合映像信号に対して周波数及び位相が同期していないクロックに基づいて、１水平周期の疑似パルスを生成するパルス生成処理と、
    前記パルス生成処理により生成された疑似パルスが入力される毎に、前記加算処理による加算結果をゼロにクリアするクリア処理と、
    をさらにコンピュータに実行させることを特徴とする、請求項１５から１８のいずれか１項に記載のプログラム。

Images