JP2009176771A - 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 - Google Patents
積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 Download PDFInfo
- Publication number
- JP2009176771A JP2009176771A JP2008010726A JP2008010726A JP2009176771A JP 2009176771 A JP2009176771 A JP 2009176771A JP 2008010726 A JP2008010726 A JP 2008010726A JP 2008010726 A JP2008010726 A JP 2008010726A JP 2009176771 A JP2009176771 A JP 2009176771A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- internal electrode
- electrode layers
- electronic component
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】セラミック素体の外観不良を色に基づいてより精度よく選別可能な積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品1のセラミック素体5は、略直方体形状で、内部に互いに対向するように配置された複数の第1及び第2の内部電極層7,8を有する。第1及び第2の内部電極層7,8は、主面が略矩形状で、互いに対向する一対の長端面7e,7f,8e,8fを有する。この長端面7e,8e同士及び長短面7f,8f同士がセラミック素体5の上面5cと下面5dとの対向方向に揃うように配置されている。セラミック素体5の上面5c、下面5d、及び側面5e,5fにおいて隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層7,8の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、その距離が大きい方の素体面の表面粗さより大きい。
【選択図】図3
【解決手段】積層セラミック電子部品1のセラミック素体5は、略直方体形状で、内部に互いに対向するように配置された複数の第1及び第2の内部電極層7,8を有する。第1及び第2の内部電極層7,8は、主面が略矩形状で、互いに対向する一対の長端面7e,7f,8e,8fを有する。この長端面7e,8e同士及び長短面7f,8f同士がセラミック素体5の上面5cと下面5dとの対向方向に揃うように配置されている。セラミック素体5の上面5c、下面5d、及び側面5e,5fにおいて隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層7,8の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、その距離が大きい方の素体面の表面粗さより大きい。
【選択図】図3
Description
本発明は、積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法に関する。
積層セラミック電子部品として、内部電極が内部に設けられた略直方体形状のセラミック素体と、セラミック素体の両端部に外部電極が形成されたものがある。このセラミック素体の表面にクラックや傷等が形成されたものを取り除くために、セラミック素体の外観を検査する技術が知られている。例えば、下記特許文献1には、セラミック素体に光を照射し、反射光を画像処理することにより得た輝度値に基づいて、電子部品の外観の良否を判定する技術が記載されている。
特開2003−98120号公報
上記特許文献1の技術では、電子部品のクラックや傷等の部分に反射した光の輝度値は、無傷の表面に反射した光の輝度値より低くなることを利用して、反射光の輝度値に基づいて電子部品のクラックや傷の有無を検出している。
ところで、内部電極がセラミック素体の表面近くに位置すると、黒い内部電極層の色が透けて、セラミック素体自体の実際の色よりセラミック素体の表面が黒く見える。このような積層セラミック電子部品のセラミック素体について、上記特許文献1に記載された技術を適用して外観検査をすると、内部電極の色がセラミック素体の表面に透けた部分に反射した光は輝度値が低くなる。よって、無傷の正常な電子部品であっても、内部電極の色が透けた部分をクラック又は傷等があると判断してしまう場合がある。このため、外観不良の誤選別が発生するので問題がある。
そこで本発明は、セラミック素体の外観不良を色に基づいてより精度よく選別可能な積層セラミック電子部品、その積層セラミック電子部品の製造方法、セラミック素体の不良選別方法を提供することを目的とする。
本発明の積層セラミック電子部品は、略直方体形状で、互いに対向する第1及び第2の素体面と互いに対向する第3及び第4の素体面と互いに対向する第5及び第6の素体面とを有し、内部に互いに対向するように配置された複数の第1及び第2の内部電極層を有するセラミック素体と、セラミック素体の第1の素体面に形成された第1の外部電極と、セラミック素体の第2の素体面に形成された第2の外部電極と、を備え、複数の第1及び複数の第2の内部電極層は、主面が略矩形状で、互いに対向する第1及び第2の電極端面と互いに対向する第3及び第4の電極端面とを有し、主面が第3及び第4の素体面と平行で、第1及び第2の電極端面が第5及び第6の素体面と平行に配置され、複数の第1の内部電極層は、第3の電極端面が第1の素体面に露出して配置されると共に第1の外部電極と電気的に接続され、複数の第2の内部電極層は、第4の電極端面が第2の素体面に露出して配置されると共に第2の外部電極と電気的に接続され、複数の第1及び第2の内部電極層の第1の電極端面同士及び第2の電極端面同士は、第3及び第4の素体面の対向方向に揃うように配置され、セラミック素体が有する第3〜第6の素体面において隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、距離が大きい方の素体面の表面粗さより大きいことを特徴とする。
本発明の積層セラミック電子部品では、セラミック素体の第1及び第2の素体面には第1及び第2の外部電極がそれぞれ形成されている。そして、第3〜第6の素体面が、セラミック素体において露出する表面である。この第3〜第6の素体面において互いに隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との距離が小さい方の素体面は、その距離が大きい方の素体面より内部電極層の黒い色が表面に透けることにより、明度が低くなる。そして、上記距離が小さい方の素体面の表面粗さは、上記距離が大きい方の素体面の表面粗さより大きいので、この表面粗さが大きいことに起因して明度が高くなる。すなわち、表面粗さの差によって、隣り合う素体面の明度の差が小さくなるように補正されている。これにより、第3〜第6の素体面においてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。
好ましくは、セラミック素体における第5及び第6の素体面の距離は、第3及び第4の素体面の距離より小さく、第5及び第6の素体面の表面粗さは、第3及び第4の素体面の表面粗さより大きい。この場合、第5及び第6の素体面は、内部電極層の黒い色が第3及び第4の素体面より透けることにより明度が低くなるが、第5及び第6の素体面の表面粗さがそれぞれ第3及び第4の素対面の表面粗さより大きいので、第5及び第6の素体面の明度が高くなるように補正することができる。すなわち、第5及び第6の素体面の明度を第3及び第4の素体面の明度に近づけることができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。
好ましくは、第3〜第6の素体面の明度は、同程度である。この場合、正常なセラミック素体における第3〜第6の素体面の明度が同程度なので、クラック又は傷等の不良箇所を色に基づいて更に精度よく選別することができる。
本発明の積層セラミック電子部品の製造方法では、略直方体形状で、互いに対向する第1及び第2の素体面と互いに対向する第3及び第4の素体面と互いに対向する第5及び第6の素体面とを有し、内部に互いに対向するように配置された複数の第1及び第2の内部電極層を有するセラミック素体であって、複数の第1及び複数の第2の内部電極層は、主面が略矩形状で、互いに対向する第1及び第2の電極端面と互いに対向する第3及び第4の電極端面とを有し、主面が第3及び第4の素体面と平行で、第1及び第2の電極端面が第5及び第6の素体面と平行に配置され、複数の第1の内部電極層は、第3の電極端面が第1の素体面に露出して配置され、複数の第2の内部電極層は、第4の電極端面が第2の素体面に露出して配置され、複数の第1及び第2の内部電極層の第1の電極端面同士及び第2の電極端面同士は、第3及び第4の素体面の対向方向に揃うように配置されたセラミック素体を形成する素体形成工程と、セラミック素体が有する第3〜第6の素体面において隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さを距離が大きい方の素体面の表面粗さより大きくする調整工程と、セラミック素体の第1の素体面に第1の外部電極を形成し、第2の素体面に第2の外部電極を形成する外部電極形成工程と、を含むことを特徴とする。
本発明の積層セラミック電子部品の製造方法では、セラミック素体を形成し、セラミック素体の第1及び第2の素体面に第1及び第2の外部電極をそれぞれ形成する。そして、セラミック素体の第3〜第6の素体面が、セラミック素体において露出する表面となる。素体形成工程において形成されるセラミック素体は、この第3〜第6の素体面において互いに隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との距離が小さい方の素体面は、その距離が大きい方の素体面より内部電極層の黒い色が表面に透けることにより、明度が低い。そして、調整工程において、上記距離が小さい方の素体面の表面粗さを、上記距離が大きい方の素体面の表面粗さより大きくするので、表面粗さを大きくすることに起因して、上記距離が小さい方の素体面明度が高くなる。すなわち、表面粗さの差によって、隣り合う素体面の明度の差が小さくなるように補正することができる。このように製造した積層セラミック電子部品の第3〜第6の素体面においてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。
好ましくは、調整工程では、距離が小さい方の素体面を研磨することにより、距離が小さい方の素体面の表面粗さを大きくする。距離が小さい方の素体面を研磨することにより、表面粗さを大きくし、明度を高くすることができる。
好ましくは、素体形成工程では、第5及び第6の素体面の距離が第3及び第4の素体面の距離より小さいセラミック素体を形成し、調整工程では、第5及び第6の素体面の表面粗さを第3及び第4の素体面の表面粗さより大きくする。この場合、素体形成工程において形成されたセラミック素体の第5及び第6の素体面は、内部電極層の黒い色が第3及び第4の素体面より透けることにより明度が低いが、調整工程において、第5及び第6の素体面の表面粗さをそれぞれ第3及び第4の素対面の表面粗さより大きくするので、第5及び第6の素体面の明度が高くなるように補正することができる。すなわち、第5及び第6の素体面の明度を第3及び第4の素体面の明度に近づけることができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。
好ましくは、調整工程では、距離が小さい方の素体面の表面粗さを大きくすることにより、第3〜第6の素体面の明度を同程度とする。この場合、正常なセラミック素体における第3〜第6の素体面の明度が同程度となるので、クラック又は傷等の不良箇所を色に基づいて更に精度よく選別することができる。
本発明に係るセラミック素体の不良選別方法は、略直方体形状で、互いに対向する第1及び第2の素体面と互いに対向する第3及び第4の素体面と互いに対向する第5及び第6の素体面とを有し、内部に互いに対向するように配置された複数の第1及び第2の内部電極層を有するセラミック素体であって、複数の第1及び複数の第2の内部電極層は、主面が略矩形状で、互いに対向する第1及び第2の電極端面と互いに対向する第3及び第4の電極端面とを有し、主面が第3及び第4の素体面と平行で、第1及び第2の電極端面が第5及び第6の素体面と平行に配置され、複数の第1の内部電極層は、第3の電極端面が第1の素体面に露出して配置され、複数の第2の内部電極層は、第4の電極端面が第2の素体面に露出して配置され、複数の第1及び第2の内部電極層の第1の電極端面同士及び第2の電極端面同士は、第3及び第4の素体面の対向方向に揃うように配置され、セラミック素体が有する第3〜第6の素体面において隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、距離が大きい方の素体面の表面粗さより大きいセラミック素体を準備する準備工程と、第3〜第6の素体面における色に基づいて、第3〜第6の素体面において外観不良を有するセラミック素体を選別する不良選別工程と、を含むことを特徴とする。
本発明に係るセラミック素体の不良選別方法では、セラミック素体の第3〜第6の素体面において隣り合う2つの素体面のうち、複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面は、その距離が大きい方の素体面と比較して、内部電極層の黒い色が表面に透けることが原因で明度が低いが、表面粗さが粗いことにより明度が高くなるように補正されている。すなわち、表面粗さの差によって、第3〜第6の素体面において隣り合う素体面の明度の差が小さくなるように補正されている。これにより、第3〜第6の素体面においてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。
好ましくは、不良選別工程では、第3〜第6の素体面における色の明度に基づいて、第3〜第6の素体面において外観不良を有するセラミック素体を選別することを特徴とする請求項8に記載のセラミック素体の不良選別方法。この場合、明度に基づいて積層セラミック電子部品の外観不良を更に精度よく選別することができる。
本発明によれば、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。
図1は、本実施形態に係る積層セラミック電子部品の斜視図である。本実施形態に係る積層セラミック電子部品1は、積層型のチップコンデンサである。積層セラミック電子部品1は、略直方体形状で、高さ0.5mm程度、幅0.5mm程度、奥行1.0mm程度の大きさである。積層セラミック電子部品1は、セラミック素体5と、第1及び第2の外部電極(一対の外部電極)3a,3bと、を備える。
セラミック素体5は、略直方体形状である。セラミック素体5は、端面(第1及び第2の素体面)5a,5b、上面(第3の素体面)5c及び下面(第4の素体面)5d、及び側面(第5及び第6の素体面)5e,5fを備える。端面5aと端面5bとは、互いに対向する面である。上面5cと下面5dとは、端面5a,5bに垂直で互いに対向する面である。側面5eと側面5fとは、端面5a,5b、上面5c及び下面5dに垂直で、互いに対向する面である。実際のセラミック素体5の8つの角部は、R形状をなしている。
第1の外部電極3aは、セラミック素体5の端面5aに形成されている。第1の外部電極3aは、端面5aの全面を覆い、上面5c、下面5d、及び側面5e,5fにおける端面5a側の一部まで覆っている。第2の外部電極3bは、セラミック素体5の端面5bに形成されている。第2の外部電極3bは、端面5bの全面を覆い、上面5c、下面5d、及び側面5e,5fにおける端面5b側の一部まで覆っている。
図2〜4を参照して、セラミック素体5についてより詳細に説明する。図2は、本実施形態に係る積層セラミック電子部品の断面図である。図2に示す断面図は、積層セラミック電子部品1の側面5e,5fと平行な断面である。図3は、本実施形態に係る積層セラミック電子部品が備えるセラミック素体の平面図である。図4は、本実施形態に係る積層セラミック電子部品が備えるセラミック素体の断面図である。
セラミック素体5は、誘電体として機能するセラミックで形成されている。セラミック素体5を形成するセラミックの材料は、例えば、BaTiO3を主成分とし、MgO、Y2O3、MnO、V2O5、及びBaSiO3又はCaSiO3等の添加物を加えて構成される。このセラミック素体5は、内部に互いに対向するように配置された第1の内部電極層7及び第2の内部電極層8を有する。図4に示す断面図は、セラミック素体5の上面5cと平行で第2の内部電極層8を含む面の断面図である。
第1及び第2の内部電極層7,8は、間にセラミック素体5に含まれる誘電体層を挟んで、交互に積層されている。この第1及び第2の内部電極層7,8の積層方向は、セラミック素体5の上面5cと下面5dとの対向方向と平行である。第1及び第2の内部電極層7,8は、互いに同形状で、主面7s,8sが矩形状である。主面7s,8sがセラミック素体5の上面5c及び下面5dと平行となるように、第1及び第2の内部電極層7,8は配置されている。
第1の内部電極層7は、互いに対向する一対の短端面(第3及び第4の電極端面)7a,7bと一対の長端面(第1及び第2の電極端面)7f,7eとを有する。第1の内部電極層7は、第2の内部電極層8よりセラミック素体5の端面5a側にずれて、この端面5aに第1の内部電極層7の一方の短端面7aが露出している。これにより、セラミック素体の端面5aに形成された第1の外部電極3aと第1の内部電極層7の短端面7aとが機械的且つ電気的に接続される。
他方の短端面7bは、セラミック素体5の内側に位置し、セラミック素体5の端面5bと平行に配置されている。一方の長端面7eは、セラミック素体5の内側に位置し、側面5e側に側面5eと平行に配置されている。他方の長端面7fは、セラミック素体5の内側に位置し、側面5f側に側面5fと平行に配置されている。第1の内部電極層7は、短端面7a,7bと長端面7f,7eとの各端面が互いに、セラミック素体5の上面5cと下面5dとの対向方向に、揃うように配置されている。
第2の内部電極層8は、互いに対向する一対の短端面8a,8bと一対の長端面8f,8eとを有する。第2の内部電極層8は、第1の内部電極層7よりセラミック素体5の端面5b側にずれて、この端面5bに第2の内部電極層8の一方の短端面8bが露出している。これにより、セラミック素体の端面5bに形成された第2の外部電極3bと第2の内部電極層8の短端面8bとが機械的且つ電気的に接続される。
他方の短端面8aは、セラミック素体5の内側に位置し、セラミック素体5の端面5aと平行に配置されている。一方の長端面8eは、セラミック素体5の内側に位置し、側面5e側に側面5eと平行に配置されている。他方の長端面8fは、セラミック素体5の内側に位置し、側面5f側に側面5fと平行に配置されている。第2の内部電極層8は、短端面8a,8bと長端面8f,8eとの各端面が互いに、セラミック素体5の上面5cと下面5dとの対向方向に、揃うように配置されている。
第1の内部電極層7の長端面7eと第2の内部電極層8の長端面8eとは、セラミック素体5の上面5cと下面5dとの対向方向に、互いに揃うように配置されている。第1の内部電極層7の長端面7fと第2の内部電極層8の長端面8fとは、セラミック素体5の上面5cと下面5dとの対向方向に、互いに揃うように配置されている。
第1及び第2の内部電極層7,8のうち最もセラミック素体5の上面5c側の内部電極層とセラミック素体5の上面5cとの間の距離Tと、第1及び第2の内部電極層7,8のうち最もセラミック素体5の下面5d側の内部電極層とセラミック素体5の下面5dとの間の距離は、同程度である。また、第1及び第2の内部電極層7,8の長端面7f,8fとセラミック素体5の側面5fとの間の距離Wは、第1及び第2の内部電極層7,8の長端面7e,8eとセラミック素体の側面5eとの間の距離と同程度である。
そして、本実施形態では、距離Wは、距離Tより小さい。これは、セラミック素体5を小型化し、所定の距離Tを確保した状態で、コンデンサとしての容量を大きくするために、第1及び第2の内部電極層7,8の面積を大きくしたからである。距離Wは、例えば、
20〜80μm程度であり、距離Tは、30〜40μm程度である。
20〜80μm程度であり、距離Tは、30〜40μm程度である。
セラミック素体5の上面5c及び下面5dとの表面粗さは同程度である。セラミック素体5の側面5eと側面5fとの表面粗さは同程度である。そして、セラミック素体5の側面5e,5fと上面5c及び下面5dとの明度を同程度とするために、セラミック素体5の側面5e,5fの表面粗さは、上面5c及び下面5dの表面粗さより大きい。すなわち、上面5c、下面5d、及び側面5e,5fにおいて互いに隣り合うセラミック素体5の面のうち、第1及び第2の内部電極層7,8の中で最も近くに配置された内部電極層との距離が小さい方の面の表面粗さは、その距離が大きい方の面の表面粗さより大きい。
距離Wが距離Tより小さいので、セラミック素体5の側面5e,5fは、上面5c及び下面5dより、第1及び第2の内部電極層7,8の黒い色が透けて見えやすい。第1及び第2の内部電極層7,8の色が透けて見えることにより側面5e,5fの明度が低くなる分を補正するために、側面5e,5fの表面粗さは、上面5c及び下面5dの表面粗さより大きい。表面粗さが大きくなることにより、表面に照射する光が乱反射し、明度が明るくなる。このため、本実施形態に係るセラミック素体5の上面5c,下面5d,及び側面5e,5fの明度は、同程度である。例えば、セラミック素体5の側面5e,5fの表面粗さRaは、0.07〜0.10程度であり、上面5c及び下面5dの表面粗さRaは、0.01〜0.03程度である。そして、セラミック素体5の上面5c、下面5d、及び側面5e,5fの明度は、35〜40程度である。
以上説明した本実施形態に係る積層セラミック電子部品1では、セラミック素体5の上面5c,下面5d、及び側面5e,5fにおいて、第1及び第2の内部電極層7,8との間の距離が小さい側面5e,5fは、その距離が大きい上面5c及び下面5dより第1及び第2の内部電極層7,8の黒い色が表面に透ける。一方、側面5e,5fの表面粗さが上面5c及び下面5dの表面の粗さより大きいことにより、明度が高くなり、側面5e,5fと上面5c及び下面5dとの明度の差が小さくなるように補正されている。これにより、側面5e,5fと上面5c及び下面5dとにおいてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体5の外観不良を色に基づいて精度よく選別することができる。
本実施形態に係る積層セラミック電子部品1では、セラミック素体5の上面5c、下面5d、及び側面5e,5fの明度が同程度である。これにより、上面5c,下面5d、及び側面5e,5fにおいてクラック又は傷等が形成されることにより明度が低くなった部分を更に精度よく検出することができる。
引き続いて、本実施形態に係る積層セラミック電子部品1の製造方法及びセラミック素体の不良選別方法について説明する。図5は、本実施形態に係るセラミック電子部品の製造方法及び不良選別方法の手順を示すフロー図である。本実施形態に係るセラミック電子部品の製造方法は、グリーン素体形成工程S1、セラミック素体形成工程(素体形成工程)S2、明度調整工程S3,及び外部電極形成工程S4を含む。この工程S1〜S4により上述した積層セラミック電子部品1が複数形成される。各工程について説明する。
グリーン素体形成工程S1では、図6及び図7に示すグリーン素体51を形成する。図6は、本実施形態に係る積層セラミック電子部品の製造方法において形成される積層体を示す断面図である。図7は、本実施形態に係る積層セラミック電子部品の製造方法において形成されるグリーン素体の斜視図である。
グリーン素体形成工程S1では、グリーン素体51を形成する。まず、PETフィルム(図示せず)上にセラミックグリーンシート52を形成する。セラミックグリーンシート52は、セラミック素体5の誘電体部分となるグリーンシートである。セラミックグリーンシート52は、主成分に添加物を加え、バインダ樹脂(例えば有機バインダ樹脂等)、溶剤、可塑剤等を更に加えて混合分散することにより得られたセラミックスラリーをPETフィルム上に塗布後、乾燥することによって形成される。例えば、セラミックグリーンシート52の主成分は、BaTiO3であり、添加物はMgO、Y2O3、MnO、V2O5、BaSiO3、及びCaSiO3等である。
次に、セラミックグリーンシート52の上面に複数の電極パターン80を形成する。電極パターン80は、第1及び第2の内部電極層7,8となるものである。従って、電極パターン80は、矩形状である。そして、電極パターン80は、縦横に配列して形成される。電極パターン80は、セラミックグリーンシート52の上面に電極ペーストを印刷後、乾燥することにより形成される。電極ペーストは、例えばNi、Ag、Pdなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。印刷手段として、例えばスクリーン印刷などを用いる。
この電極パターン80が形成されたセラミックグリーンシート52を複数積層する。この積層されたセラミックグリーンシート52を挟んで、電極パターン80が形成されていない複数のセラミックグリーンシート52を上下にそれぞれ積層する。これにより、積層体50が形成される。
この積層体50を切断して複数のグリーン素体51を形成する。積層体50の積層方向に対向する上面50c及び下面50dの垂直方向に切断する。切断面は、互いに直交する2方向となる。切断面Lは、互いに隣り合う電極パターン80の一方の電極パターン80の長手方向の端面と他方の電極パターン80の長手方向の端面との間に位置する。そして、切断面Lと一方の電極パターン80の長手方向の端面との間の距離Waは、切断面Lと他方の電極パターン80の長手方向の端面との間の距離と同程度である。
図7に示すように、グリーン素体51は、略直方体形状で、端面51a,51b、上面51c及び下面51d、側面51e,51fを有する。上面51cは、積層体50の上面50cの一部であり、下面51dは、積層体50の下面40dの一部である。側面51e51fは、切断面Lである。グリーン素体51は、内部に互いに対向するように配置された複数の電極パターン81を有する。電極パターン81は、主面が略矩形状で、この主面が、グリーン素体51の上面51c及び下面51dと平行に配置されている。
電極パターン81は、互いに対向する一対の短端面と一対の長端面とを有する。一方の長端面は、グリーン素体51の側面51eと平行である。他方の長端面は、グリーン素体51の側面51fと平行である。各電極パターン81の一対の長端面それぞれは、グリーン素体51の上面51c及び下面51dの対向方向に揃うように配置されている。電極パターン81の一対の短端面は、グリーン素体51の端面51a,51bと平行に配置されている。各電極パターン81は、いずれか一方の短端面がグリーン素体の端面51a,51bの一方の端面に露出している。
電極パターン81のうち最もグリーン素体51の上面51c側の電極パターン81とグリーン素体51の上面51cとの間の距離Taと、電極パターン81のうち最もグリーン素体51の下面51d側の電極パターン81とグリーン素体51の下面51dとの間の距離は、同程度である。また、電極パターン81とグリーン素体51の側面51fとの間の距離Waは、電極パターン81とグリーン素体51の側面51eとの間の距離と同程度である。そして、本実施形態では、距離Waは、距離Taより小さい。
次に、セラミック素体形成工程S2において、グリーン素体51を焼成してセラミック素体5とする。電極パターン81は、第1又は第2の内部電極層7,8となる。このセラミック素体5では、上面5c、下面5d、及び側面5e,5fにおいて互いに隣り合う面のうち、第1及び第2の内部電極層7,8の中で最も近くに配置された内部電極層との距離が小さい方の面の表面粗さは、その距離が大きい方の面の表面粗さより大きい。
セラミック素体5の側面5e,5fは、上面5c及び下面5dより明度が低い。これは、側面5e,5fは、上面5c及び下面5dより第1及び第2の内部電極層7,8との距離が近いので、第1及び第2の内部電極層7,8の黒い色がより透けて見えるためである。セラミック素体5の側面5e,5fの明度は、例えば、20〜30程度であり、上面5c及び下面5dの明度は、例えば、35〜40程度である。
参考のために、図8のグラフを示す。図8は、距離Wと明度L*との関係を示すグラフである。距離Wとは、上述したように、セラミック素体5における第1及び第2の内部電極層7,8と側面5e,5fとの間の距離を示す。図8に示されるように、側面5e,5fは、第1及び第2の内部電極層7,8との距離Wが小さくなるほど、明度L*が小さくなる。
セラミック素体5には、バレル研磨が施され、8つの角部がR形状となる。
続いて、明度調整工程S3において、側面5e,5fの表面粗さを上面5c及び下面5dの表面粗さより大きくする。側面5e,5fと上面5c及び下面5dとの明度が同程度となるように、側面5e,5fの表面粗さを大きくする。例えば、側面5e,5fを研磨することにより、側面5e,5fの表面粗さを大きくする。具体的には、側面5e,5fにサンドブラスト加工を施すことにより、側面5e,5fの表面粗さを大きくする。
参考のために、図9を示す。図9は、セラミック素体の表面粗さRaと明度L*との関係を示す図である。図9に示されるように、セラミック素体5の側面5e,5fの表面粗さRaが大きくなるほど、明度L*が大きくなる。このため、側面5e,5fの明度が低くても、表面粗さを大きくすることにより、明度を高くすることができる。
次に、外部電極形成工程S4において、セラミック素体5の両端面5a,5bに、第1の外部電極3aと第2の外部電極3bとをそれぞれ形成する。これにより、第1及び第2の内部電極層7,8が第1の外部電極3a又は第2の外部電極3bに電気的に接続される。以上説明した各工程によって、複数の積層セラミック電子部品1が完成する。
引き続いて、本実施形態に係るセラミック電子部品の不良選別方法について説明する。上述した工程S1〜S4を実施することにより複数の積層セラミック電子部品1を準備する(準備工程)。その後、セラミック素体5の不良を選別する不良選別工程S5を実施する。
不良選別工程S5では、セラミック素体5の露出した表面の外観不良の検査を行い、外観不良を有する積層セラミック電子部品1を取り除く。外観不良とは、セラミック素体5の上面5c,下面5d、及び側面5e,5fにおけるクラックや傷等の不良部分である。外観不良は、上面5c,下面5d、及び側面5e,5fの色に基づいて、検出する。
不良部分Fは、正常なセラミック素体5の表面より明度が低いので、この明度の差を利用して検出することができる。明度として、例えば、L*a*b*表色系(JIS Z8729)の明度L*を用いることができる。
図10に示すように、セラミック素体5の上面5c,下面5d、及び側面5e,5fの画像をカメラ100により取り込む。取り込んだ画像をグレースケールに変換し、更に、256色調に変換して、上面5c,下面5d、及び側面5e,5fの複数の測定点の明度を測定する。予め定めた閾値より小さい明度が検出された場合、不良部分Fが形成されているとみなし、その積層セラミック電子部品1を取り除く。上面5c,下面5d、及び側面5e,5fの明度が2〜25程度である場合に、閾値は、例えば、15〜20程度に設定される。
本実施形態に係る積層セラミック電子部品の製造方法のセラミック素体形成工程S2で形成されるセラミック素体は、側面5e,5fは、上面5c及び下面5dより第1及び第2の内部電極層7,8との距離が近いので、第1及び第2の内部電極層7,8の黒い色が表面に透けて明度が低い。続く明度調整工程S3において、側面5e,5fの表面粗さを、上面5c及び下面5dの表面粗さより大きくするので、明度が高くなる。すなわち、表面粗さの差をつけることにより、側面5e,5fの明度と上面5c及び下面5dの明度との差を小さくすることができる。
特に、明度調整工程S3において、側面5e,5fの表面粗さを調整することにより、側面5e,5fの明度と上面5c及び下面5dの明度とを同程度とすることができる。
そして、本実施形態に係るセラミック素体の不良選別方法では、積層セラミック素体1の上面5c、下面5d、及び側面5e,5fの外観検査を色の明度に基づいて行うので、精度よく不良部分Fを検出し、精度よく不良選別を行うことができる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態では、セラミック素体5の側面5e,5fの表面粗さを大きくすることとしたが、これに限られない。上面5c及び下面5dが側面5e,5fより第1及び第2の内部電極層7,8との間の距離が小さい場合は、上面5c及び下面5dの表面粗さを大きくすればよい。
上記実施形態では、積層セラミック電子部品1を完成させた後に、不良選別工程S5を行った。これに限られず、第1及び第2の外部電極3a,3bを形成する前に、セラミック素体5について不良選別工程S5を行っても良い。
上記実施形態では、不良選別工程S5において、明度に基づいて不良部分Fを検出することとしたが、色差ΔEを用いてもよい。色差ΔEは、分光色差計により測定したL*a*b*表色系におけるL*、a*、b*の各値を用いて式(1)のように表すことができる。
また、上記実施形態では、チップコンデンサを積層セラミック電子部品としたが、バリスタ等の積層セラミック電子部品であってもよい。
1…積層セラミック電子部品、3a…第1の外部電極、3b…第2の外部電極、5…セラミック素体、5a…端面(第1の素体面),5b…端面(第2の素体面)、5c…上面(第3の素体面),5d…下面(第4の素体面)、5e…側面(第5の素体面),5f…側面(第6の素体面)、7…第1の内部電極層、7a,8a…短端面(第3の電極端面),7b,8b…短端面(第4の電極端面)、7e,8e…長端面(第1の電極端面)、7f,8f…長端面(第2の電極端面)、7s,8s…主面、8…第2の内部電極層。
Claims (9)
- 略直方体形状で、互いに対向する第1及び第2の素体面と互いに対向する第3及び第4の素体面と互いに対向する第5及び第6の素体面とを有し、内部に互いに対向するように配置された複数の第1及び第2の内部電極層を有するセラミック素体と、
前記セラミック素体の前記第1の素体面に形成された第1の外部電極と、
前記セラミック素体の前記第2の素体面に形成された第2の外部電極と、
を備え、
前記複数の第1及び前記複数の第2の内部電極層は、主面が略矩形状で、互いに対向する第1及び第2の電極端面と互いに対向する第3及び第4の電極端面とを有し、前記主面が前記第3及び前記第4の素体面と平行で、前記第1及び前記第2の電極端面が前記第5及び前記第6の素体面と平行に配置され、
前記複数の第1の内部電極層は、前記第3の電極端面が前記第1の素体面に露出して配置されると共に前記第1の外部電極と電気的に接続され、
前記複数の第2の内部電極層は、前記第4の電極端面が前記第2の素体面に露出して配置されると共に前記第2の外部電極と電気的に接続され、
前記複数の第1及び第2の内部電極層の前記第1の電極端面同士及び前記第2の電極端面同士は、前記第3及び前記第4の素体面の対向方向に揃うように配置され、
前記セラミック素体が有する前記第3〜第6の素体面において隣り合う2つの素体面のうち、前記複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、前記距離が大きい方の素体面の表面粗さより大きいことを特徴とする積層セラミック電子部品。 - 前記セラミック素体における前記第5及び前記第6の素体面の前記距離は、前記第3及び前記第4の素体面の前記距離より小さく、
前記第5及び前記第6の素体面の表面粗さは、前記第3及び前記第4の素体面の表面粗さより大きいことを特徴とする請求項1に記載の積層セラミック電子部品。 - 前記第3〜前記第6の素体面の明度は、同程度であることを特徴とする請求項1又は2に記載の積層セラミック電子部品。
- 略直方体形状で、互いに対向する第1及び第2の素体面と互いに対向する第3及び第4の素体面と互いに対向する第5及び第6の素体面とを有し、内部に互いに対向するように配置された複数の第1及び第2の内部電極層を有するセラミック素体であって、前記複数の第1及び前記複数の第2の内部電極層は、主面が略矩形状で、互いに対向する第1及び第2の電極端面と互いに対向する第3及び第4の電極端面とを有し、前記主面が前記第3及び前記第4の素体面と平行で、前記第1及び前記第2の電極端面が前記第5及び前記第6の素体面と平行に配置され、前記複数の第1の内部電極層は、前記第3の電極端面が前記第1の素体面に露出して配置され、前記複数の第2の内部電極層は、前記第4の電極端面が前記第2の素体面に露出して配置され、前記複数の第1及び第2の内部電極層の前記第1の電極端面同士及び前記第2の電極端面同士は、前記第3及び前記第4の素体面の対向方向に揃うように配置された前記セラミック素体を形成する素体形成工程と、
前記セラミック素体が有する前記第3〜第6の素体面において隣り合う2つの素体面のうち、前記複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さを前記距離が大きい方の素体面の表面粗さより大きくする調整工程と、
前記セラミック素体の前記第1の素体面に第1の外部電極を形成し、前記第2の素体面に前記第2の外部電極を形成する外部電極形成工程と、
を含むことを特徴とする積層セラミック電子部品の製造方法。 - 前記調整工程では、前記距離が小さい方の素体面を研磨することにより、前記距離が小さい方の前記素体面の表面粗さを大きくすることを特徴とする請求項4に記載の積層セラミック電子部品の製造方法。
- 前記素体形成工程では、前記第5及び前記第6の素体面の前記距離が前記第3及び前記第4の素体面の前記距離より小さい前記セラミック素体を形成し、
前記調整工程では、前記第5及び前記第6の素体面の表面粗さを前記第3及び前記第4の素体面の表面粗さより大きくすることを特徴とする請求項4又は5に記載の積層セラミック電子部品の製造方法。 - 前記調整工程では、前記距離が小さい方の素体面の表面粗さを大きくすることにより、前記第3〜第6の素体面の明度を同程度とすることを特徴とする請求項4〜6のいずれか1項に記載の積層セラミック電子部品の製造方法。
- 略直方体形状で、互いに対向する第1及び第2の素体面と互いに対向する第3及び第4の素体面と互いに対向する第5及び第6の素体面とを有し、内部に互いに対向するように配置された複数の第1及び第2の内部電極層を有するセラミック素体であって、前記複数の第1及び前記複数の第2の内部電極層は、主面が略矩形状で、互いに対向する第1及び第2の電極端面と互いに対向する第3及び第4の電極端面とを有し、前記主面が前記第3及び前記第4の素体面と平行で、前記第1及び前記第2の電極端面が前記第5及び前記第6の素体面と平行に配置され、前記複数の第1の内部電極層は、前記第3の電極端面が前記第1の素体面に露出して配置され、前記複数の第2の内部電極層は、前記第4の電極端面が前記第2の素体面に露出して配置され、前記複数の第1及び第2の内部電極層の前記第1の電極端面同士及び前記第2の電極端面同士は、前記第3及び前記第4の素体面の対向方向に揃うように配置され、前記セラミック素体が有する前記第3〜第6の素体面において隣り合う2つの素体面のうち、前記複数の第1及び第2の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、前記距離が大きい方の素体面の表面粗さより大きい前記セラミック素体を準備する準備工程と、
前記第3〜前記第6の素体面における色に基づいて、前記第3〜前記第6の素体面において外観不良を有する前記セラミック素体を選別する不良選別工程と、
を含むことを特徴とするセラミック素体の不良選別方法。 - 前記不良選別工程では、前記第3〜前記第6の素体面における色の明度に基づいて、前記第3〜前記第6の素体面において外観不良を有する前記セラミック素体を選別することを特徴とする請求項8に記載のセラミック素体の不良選別方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010726A JP2009176771A (ja) | 2008-01-21 | 2008-01-21 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010726A JP2009176771A (ja) | 2008-01-21 | 2008-01-21 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009176771A true JP2009176771A (ja) | 2009-08-06 |
Family
ID=41031602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008010726A Withdrawn JP2009176771A (ja) | 2008-01-21 | 2008-01-21 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009176771A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100830A (ja) * | 2009-11-05 | 2011-05-19 | Tdk Corp | 積層コンデンサ、その実装構造、及びその製造方法 |
US20120229949A1 (en) * | 2011-03-09 | 2012-09-13 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
US20140340815A1 (en) * | 2011-03-09 | 2014-11-20 | Samsung Electron-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
JP2015222833A (ja) * | 2013-11-05 | 2015-12-10 | 株式会社村田製作所 | コンデンサ、コンデンサの実装構造体及びテーピング電子部品連 |
US20160049256A1 (en) * | 2014-08-13 | 2016-02-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor, multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mount body including the same |
JP2020085722A (ja) * | 2018-11-28 | 2020-06-04 | 日本碍子株式会社 | 積層体の検査方法、検査装置及び製造方法 |
WO2024053230A1 (ja) * | 2022-09-05 | 2024-03-14 | 太陽誘電株式会社 | 積層セラミック電子部品、その製造方法、及び回路基板 |
-
2008
- 2008-01-21 JP JP2008010726A patent/JP2009176771A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100830A (ja) * | 2009-11-05 | 2011-05-19 | Tdk Corp | 積層コンデンサ、その実装構造、及びその製造方法 |
US20120229949A1 (en) * | 2011-03-09 | 2012-09-13 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
US20140340815A1 (en) * | 2011-03-09 | 2014-11-20 | Samsung Electron-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
US9123472B2 (en) * | 2011-03-09 | 2015-09-01 | Samsung Electro-Mechanics Co., Ltd. | High capacity multilayer ceramic capacitor and method of manufacturing the same |
US10629376B2 (en) | 2011-03-09 | 2020-04-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having side members |
JP2015222833A (ja) * | 2013-11-05 | 2015-12-10 | 株式会社村田製作所 | コンデンサ、コンデンサの実装構造体及びテーピング電子部品連 |
US20160049256A1 (en) * | 2014-08-13 | 2016-02-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor, multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mount body including the same |
US9728336B2 (en) * | 2014-08-13 | 2017-08-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor, multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mount body including the same |
JP2020085722A (ja) * | 2018-11-28 | 2020-06-04 | 日本碍子株式会社 | 積層体の検査方法、検査装置及び製造方法 |
JP7240153B2 (ja) | 2018-11-28 | 2023-03-15 | 日本碍子株式会社 | 積層体の検査方法、検査装置及び製造方法 |
WO2024053230A1 (ja) * | 2022-09-05 | 2024-03-14 | 太陽誘電株式会社 | 積層セラミック電子部品、その製造方法、及び回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009176771A (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 | |
KR102566621B1 (ko) | 적층 세라믹 콘덴서 | |
KR101197921B1 (ko) | 적층 세라믹 전자 부품 | |
US9190210B2 (en) | Laminated ceramic capacitor | |
US9928962B2 (en) | Multilayer ceramic capacitor | |
KR101669502B1 (ko) | 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 | |
US9805870B2 (en) | Multilayer ceramic capacitor | |
US10037851B2 (en) | Multilayer ceramic capacitor | |
US20160118191A1 (en) | Multilayer ceramic capacitor | |
JP7338665B2 (ja) | 積層セラミックコンデンサ | |
EP0876089A2 (en) | Method for judging the propriety of cutting position on laminated board and laminated ceramic electronic part | |
JP2013232606A (ja) | 電子部品 | |
US9064636B1 (en) | Multilayer ceramic capacitor including first and second outer layer portions and an inner layer portion disposed therebetween | |
US10292264B2 (en) | Insulating ceramic paste, ceramic electronic component, and method for producing the same | |
US9236188B1 (en) | Multilayer ceramic capacitor | |
JP2015053512A (ja) | 積層セラミックコンデンサ | |
KR101551595B1 (ko) | 적층 세라믹 콘덴서 | |
CN210467599U (zh) | 一种多层陶瓷电容器 | |
CN210467597U (zh) | 一种多层陶瓷电容器 | |
JP2015026864A (ja) | 積層セラミックコンデンサ | |
JP4779976B2 (ja) | 電子部品の製造方法 | |
JP2008124276A (ja) | 電子部品の製造方法 | |
JP2015043446A (ja) | 積層セラミックコンデンサ | |
JP7310787B2 (ja) | 積層型コイル部品 | |
JP6313015B2 (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |