JP2009170547A - 基板処理方法，基板処理装置，記録媒体 - Google Patents

基板処理方法，基板処理装置，記録媒体 Download PDF

Info

Publication number
JP2009170547A
JP2009170547A JP2008004951A JP2008004951A JP2009170547A JP 2009170547 A JP2009170547 A JP 2009170547A JP 2008004951 A JP2008004951 A JP 2008004951A JP 2008004951 A JP2008004951 A JP 2008004951A JP 2009170547 A JP2009170547 A JP 2009170547A
Authority
JP
Japan
Prior art keywords
substrate
wafer
gas
temperature
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008004951A
Other languages
English (en)
Inventor
Eiichi Nishimura
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008004951A priority Critical patent/JP2009170547A/ja
Priority to US12/276,781 priority patent/US8262921B2/en
Publication of JP2009170547A publication Critical patent/JP2009170547A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】水素ラジカルを用いるアッシング処理の後でも，同一の処理室内で回復処理を連続して実行できるようにする。
【解決手段】ウエハＷを所定の温度に加熱しつつこのウエハ上に水素ラジカルを供給することによってエッチングマスクをアッシングして除去するアッシング処理と，アッシング処理が施されたウエハＷに発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給することによって，凹部に露出した低誘電率絶縁膜を疎水化しつつエッチングによってダメージを受けた低誘電率絶縁膜の膜質を回復させる回復処理を行う。
【選択図】図３

Description

本発明は，基板処理方法，基板処理装置，記録媒体に関する。
近年の半導体集積回路の高集積化に伴い，半導体装置には配線を多層に積み上げる多層配線構造が不可欠となりつつある。多層配線構造を有する半導体装置においては，水平方向に展開する各素子を接続するトレンチ配線と共に垂直方向に積層される各素子を接続するビアホール配線を形成する必要がある。そして集積回路の高速化を図るために，最近では，配線材料として低抵抗でエレクトロマイグレーション耐性に優れた金属例えば銅を用い，層間絶縁材料として低誘電率を確保できる多孔質のＬｏｗ−ｋ材料を用いる趨勢にある。
このような低誘電率絶縁膜（以下，「Ｌｏｗ−ｋ膜」ともいう）と銅配線とから成る配線構造は，通常，ダマシン法により例えば以下のように形成される。まず，被処理基板としての半導体ウエハ（以下，「ウエハ」という）上に絶縁膜を形成し，これに銅配線を埋め込み配線層を形成する。次に，配線層の上にエッチングストッパ膜，Ｌｏｗ−ｋ材料から成る層間絶縁膜，キャップ膜，反射防止膜を順に形成する。さらに，フォトリソグラフィ技術を用いて，反射防止膜上に配線パターンに対応したパターンを有するフォトレジスト膜を形成し，このフォトレジスト膜をエッチングマスクとして用いて，反射防止膜，キャップ膜，Ｌｏｗ−ｋ膜及びエッチングストッパ膜をエッチングする。これによって，Ｌｏｗ−ｋ膜には凹部としての配線用の溝（トレンチ）又は孔（ビア）が形成され，これら配線溝又は配線孔の底には銅配線の表面が露出することになる。
次に，ウエハに対してアッシング処理を施すことによってフォトレジスト膜と反射防止膜を除去し，続いて，Ｌｏｗ−ｋ膜に形成された配線溝又は配線孔に配線金属として銅を埋め込み，最後に化学的機械研磨法（ＣＭＰ）により余分な金属を除去する。これによって，水平方向への銅配線（配線層）と垂直方向への銅配線が接続され，多層配線構造の一部が完成する。
このように多層配線構造において今や不可欠となっているＬｏｗ−ｋ膜は，エッチング処理やアッシング処理によってダメージを受けやすい。そのようなダメージを受けた部分は水分を吸収して誘電率が上昇し，配線間の寄生容量が増大して信号遅延や絶縁抵抗など電気的特性の低下を招く虞がある。このため，従来は，ウエハに対してアッシング処理を施した後には，Ｌｏｗ−ｋ膜のダメージを受けた部分を修復したり疎水化したりして膜質を回復させる回復処理が行われている（例えば下記特許文献１，２参照）。
ところで近年では，ウエハに対して所定の処理を施す処理室を有する基板処理装置の高スループット化，小型化，省スペース化などを目的として，１つの処理室内で複数の処理を連続して実行できることが要請されている。このような観点から，上記アッシング処理と回復処理を行う基板処理装置においても，これらの処理を１つの処理室で実行できるものが提案されている。例えば下記特許文献１には，同一の処理室内でエッチング処理後のウエハの温度を１００℃〜１５０℃程度にして酸素ラジカルでアッシングした後に，ＴＭＳＤＭＡ（Ｄｉｍｅｔｈｙｌａｍｉｎｏｔｒｉｍｅｔｈｙｌｓｉｌａｎｅ）やＤＭＳＤＭＡ（Ｄｉｍｅｔｈｙｌｓｉｌｙｌｄｉｍｅｔｈｙｌａｍｉｎｅ）などのシリル化剤を含むガス（以下，「シリル化ガス」という）を用いて回復処理を行う技術が記載されている。
また，酸素ラジカルをアッシング処理に用いると，Ｌｏｗ−ｋ膜にダメージを与え，その誘電率の大幅上昇を引き起こす虞があることが知られている。このため，近年では酸素ラジカルを用いずに，水素ラジカルを用いてアッシング処理を行うことも提案されている（下記特許文献３〜５参照）。水素ラジカルを用いたアッシング処理は，一般にウエハの温度を，酸素ラジカルを用いた場合よりも高温（例えば２５０℃〜４００℃）にして行われる。これによればＬｏｗ−ｋ膜に与えるダメージを低減できるものの，エッチング処理で受けたダメージは依然として残るため，水素ラジカルを用いたアッシング処理を行った後においても，回復処理を実行することが好ましい。
特開２００６−０４９７９８号公報 特開２００６−１１１７４０号公報 特開２００６−０７３７２２号公報 特開２００７−１２８９８１号公報 特表２００７−５０２５４３号公報
しかしながら，従来の回復処理で用いられるシリル化ガスは，比較的低い温度で発火するものが多い。例えばＴＭＳＤＭＡの発火温度（爆発限界温度）は２２０℃程度である。このため，アッシング処理と回復処理を同一の処理室で連続して行う場合，アッシング処理後のウエハの温度が高いと，その後にシリル化ガスを導入して回復処理を行おうとするとシリル化ガスが発火する虞がある。
この点，酸素ラジカルによるアッシング処理では，ウエハの温度は，シリル化ガスの発火温度（例えばＴＭＳＤＭＡでは２２０℃）よりも低い温度（例えば１００℃〜１５０℃）で行われるため，その後に同じ処理室内にシリル化ガスを導入して回復処理を連続して行っても発火する可能性は低い。
ところが，水素ラジカル処理は，酸素ラジカル処理よりもウエハを高温（例えば２５０℃〜４００℃）にして行われるため，その後に同じ処理室内に発火温度が低い（例えば２２０℃）シリル化ガスを導入して回復処理を連続して行うと発火する可能性が高い。
従って，従来のような発火温度が低いシリル化ガスを用いた回復処理では，水素ラジカルによるアッシング処理と同一の処理室で実行することができなかった。このため，例えば複数の処理室を備える所謂クラスタ型の基板処理装置などでもアッシング処理を行う処理室と回復処理を行う処理室は別々に設けなければならず，基板処理装置の小型化及び省スペース化を進める上で問題となっていた。また，アッシング処理と回復処理を行う処理室のいずれかが故障した場合にはウエハの連続搬送ができなくなるという問題もある。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，水素ラジカルを用いるアッシング処理の後でも，同一の処理室内で回復処理を連続して実行できる基板処理方法などを提供するものである。
本発明者らは，従来は一般に金属膜の成膜材料として用いられていたβ−ジケトン化合物を含むガスの多くが発火温度が３００℃以上と従来以上に高いことに着目した。そして，本発明者らは，実験を重ねることにより，β−ジケトン化合物を含むガスがエッチング等によりダメージを受けた部分を回復させる回復処理にも用いることができることを見出した。しかも，このガスは通常はアンモニア基を含まないので，従来のようにアンモニア基を含むシリル化ガスを用いる場合に比して被処理基板上にパーティクルの原因となるアンモニア塩が形成され難い。またダメージを受けた部分の脱水反応も良好でありシリル化ガス以上に脱水効果がある。このように，β−ジケトン化合物を含むガスを回復処理に用いる場合の利点も多いことがわかった。そこで，本発明では発火温度が３００℃以上のβ−ジケトン化合物を含むガスを回復処理に用いることによって，従来は別々の処理室で行っていた水素ラジカルを用いたアッシング処理と回復処理とを同一の処理室で実行できるようにしたものである。
上記課題を解決するために，本発明のある観点によれば，低誘電率絶縁膜と，この低誘電率絶縁膜上に形成されたエッチングマスクと，このエッチングマスクを用いて前記低誘電率絶縁膜をエッチングして形成された凹部とを有する被処理基板に対して所定の処理を施す基板処理方法であって，前記被処理基板を所定の温度に加熱しつつこの被処理基板上に水素ラジカルを供給することによって，前記エッチングマスクをアッシングして除去するアッシング処理工程と，前記アッシング処理が施された前記被処理基板に，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給することによって，前記凹部に露出した前記低誘電率絶縁膜を疎水化しつつ前記エッチングによってダメージを受けた前記低誘電率絶縁膜の膜質を回復させる回復処理工程と，を有することを特徴とする基板処理方法が提供される。
上記課題を解決するために，本発明の別の観点によれば，低誘電率絶縁膜と，この低誘電率絶縁膜上に形成されたエッチングマスクと，このエッチングマスクを用いて前記低誘電率絶縁膜をエッチングして形成された凹部とを有する被処理基板に対して所定の処理を施す基板処理方法の各ステップをコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって，前記プログラムは，コンピュータに，前記被処理基板を所定の温度に加熱しつつこの被処理基板上に水素ラジカルを供給することによって，前記エッチングマスクをアッシングして除去するアッシング処理工程と，前記アッシング処理が施された前記被処理基板に，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給することによって，前記凹部に露出した前記低誘電率絶縁膜を疎水化しつつ前記エッチングによってダメージを受けた前記低誘電率絶縁膜の膜質を回復させる回復処理工程と，を実行させることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。
このような本発明によれば，回復処理において発火温度が従来以上に高い３００℃以上のβ−ジケトン化合物を含むガスを用いるため，被処理基板の温度が比較的高い温度で実行される水素ラジカルによるアッシング処理の後であっても，同一の処理室内で回復処理を連続して実行できる。例えばアッシング処理後の被処理基板の温度が発火温度より十分に低い温度であれば，その直後にβ−ジケトン化合物を含むガスを用いて回復処理を実行可能である。このため，従来のように各処理を別々の処理室で行っていた場合に比して大幅にスループットを向上させることができる。なお，処理条件によってはアッシング処理後の被処理基板の温度が発火温度より高い温度になることも考えられるが，その場合であっても，発火温度より十分に低くなってからβ−ジケトン化合物を含むガスを用いて回復処理を実行可能である。この場合においても，本発明にかかる回復処理に用いるガスは発火温度が３００℃以上と従来以上に高いため，アッシング処理後に回復処理を実行するまでの時間も短くて済む。これにより，スループットの極端な低下を避けることができる。
しかも，エッチング処理によって低誘電率絶縁膜がダメージを受けた部分の膜質を良好な状態に回復させることができ，またダメージを受けた部分の脱水反応が進みやすく，疎水化処理の効果も従来以上に向上する。
上記アッシング処理と回復処理を同一の処理室内で行うことが好ましい。これにより，アッシング処理を行う処理室と回復処理を行う処理室を別個に設ける必要がなくなるため，基板処理装置の小型化と省スペース化が可能となる。
この場合，上記アッシング処理工程後に前記被処理基板の温度を測定し，測定した前記被処理基板の温度が，前記回復処理で用いるガスの発火温度以下の範囲で予め設定された温度よりも低い場合にはそのまま連続して前記回復処理を実行し，測定した前記被処理基板の温度が，前記設定温度以上の場合には前記被処理基板の温度が前記設定温度よりも低くなるまで前記被処理基板を冷却した後に前記回復処理を実行するようにしてもよい。これにより，アッシング処理後の被処理基板の温度が発火温度より高い温度の場合であっても，被処理基板を冷却できるので発火温度より十分低い温度になるまでの時間を短縮できるので，スループットを向上させることができる。
上記β−ジケトン化合物は，例えばジピバロイルメタン（ＤＰＭ：ｄｉｐｉｖａｌｏｙｌｍｅｔｈａｎｅ）又はアセチルアセトン（ａｃｅｔｙｌａｃｅｔｏｎｅ）である。ジピバロイルメタンの発火温度は約３００℃，アセチルアセトンの発火温度は約３５０℃であり，従来のシリル化ガスに比して発火温度が非常に高ので本発明にかかる回復処理に用いるガスとして有効である。またこれらガスはアンモニア基を含まないので，従来のようにアンモニア基を含むシリル化ガスを用いる場合に比して被処理基板上にパーティクルの原因となるアンモニア塩が形成され難い。またダメージを受けた部分の回復効果も高く，さらに脱水反応が良好であり従来のシリル化ガス以上の脱水効果がある。
上記課題を解決するために，本発明の別の観点によれば，低誘電率絶縁膜と，この低誘電率絶縁膜上に形成されたエッチングマスクと，このエッチングマスクを用いて前記低誘電率絶縁膜をエッチングして形成された凹部とを有する被処理基板に対して所定の処理を施す処理室を有する基板処理装置であって，前記処理室は，水素プラズマを生成するプラズマ生成室と，前記プラズマ生成室に連通する処理室本体と，前記処理室本体内に配設され，前記被処理基板を載置する載置台と，前記載置台に載置されている前記被処理基板の温度を所定の温度に調節する温度調節手段と，前記プラズマ生成室内に水素を含むガスを供給する水素含有ガス供給手段と，前記プラズマ生成室内に前記水素プラズマを生成するための誘導電磁界を形成する誘導電磁界形成手段と，前記載置台に載置された前記被処理基板の表面に，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給するβ−ジケトン化合物含有ガス供給手段と，前記処理室内を排気する排気装置と，を備えたことを特徴とする基板処理装置が提供される。
この発明によれば，エッチングが施された被処理基板に対して水素ラジカルによるアッシング処理と回復処理とを同じ処理室内で連続して実行することができる。すなわち，処理室本体内の載置台に被処理基板を載置して温度調節手段により所定の温度に加熱する。そして，プラズマ生成室内に水素含有ガス供給手段から水素を含むガスを供給しながら処理室内を排気し所定の圧力に維持しつつ，誘導電磁界形成手段により誘導電磁界を形成することでプラズマを生成する。このプラズマにより発生した水素ラジカルによって載置台上の被処理基板上のアッシング処理を実行する。その後，β−ジケトン化合物含有ガス供給手段からβ−ジケトン化合物を含むガスを供給することによって，凹部に露出した低誘電率絶縁膜を疎水化しつつエッチングなどによってダメージを受けた低誘電率絶縁膜の膜質を回復させる回復処理を実行する。
また，前記温度調節手段は，前記載置台に載置された前記被処理基板を冷却する冷却部と，前記載置台に載置された前記被処理基板を加熱する加熱部と，を有することができる。これによれば，アッシング処理を行う際には被処理基板を急速に加熱できるとともに，回復処理を行う前に被処理基板の温度が高い場合は急速に冷却できるので，アッシング処理と回復処理とを連続して実行する場合のスループットを向上させることができる。
本発明によれば，発火温度が従来よりも高いガスを回復処理に用いることによって，比較的高温で処理を行う水素ラジカルを用いたアッシング処理の後でも，同一の処理室内で回復処理を連続して実行できる基板処理方法などを提供できる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（基板処理装置の構成例）
まず，本発明の実施形態にかかる基板処理装置について図面を参照しながら説明する。図１は，本発明の実施形態にかかる基板処理装置の概略構成を示す図である。この基板処理装置１００は，基板例えば半導体ウエハＷに対して真空圧雰囲気中で，エッチング処理，アッシング処理，これらエッチング処理及びアッシング処理によってダメージを受けた膜を良好な状態に回復させる処理（以下，「回復処理」ともいう）等の各種の処理を行う複数の処理室を備える処理ユニット２００と，この処理ユニット２００に対してウエハＷを搬出入させる大気圧側の搬送ユニット３００と，基板処理装置１００全体の動作を制御する制御部１２０とを備える。
搬送ユニット３００は，図１に示すように，基板収納容器例えばカセット容器１０２（１０２Ａ〜１０２Ｃ）と処理ユニット２００との間でウエハＷを搬出入する大気圧側の搬送室３１０を有している。搬送室３１０は，断面略多角形の箱体状に形成されている。搬送室３１０における断面略多角形状の長辺を構成する一側面には，複数のカセット台３０２（３０２Ａ〜３０２Ｃ）が並設されている。これらカセット台３０２Ａ〜３０２Ｃはそれぞれ，カセット容器１０２Ａ〜１０２Ｃが載置可能なように構成されている。
各カセット容器１０２（１０２Ａ〜１０２Ｃ）は，例えばウエハＷの端部を保持部で保持することにより，例えば最大２５枚のウエハＷを等ピッチで多段に載置して収容できるものであり，内部を例えば窒素（Ｎ２）ガス雰囲気で満たすことができる密閉構造を有している。そして，複数のカセット台３０２（３０２Ａ〜３０２Ｃ）が並設されている搬送室３１０の一側面には，搬出入口３１４（３１４Ａ〜３１４Ｃ）が形成されており，各カセット容器１０２（１０２Ａ〜１０２Ｃ）と搬送室３１０との間のウエハＷの搬出入は，これら搬出入口３１４（３１４Ａ〜３１４Ｃ）を介して可能となっている。なお，カセット台３０２とカセット容器１０２の数は，図１に示す例に限られるものではない。
搬送室３１０の端部すなわち断面略多角形状の短辺を構成する一側面には，内部に回転載置台３０６とウエハＷの周縁部を光学的に検出する光学センサ３０８とを備えた位置決め装置としてのオリエンタ（プリアライメントステージ）３０４が設けられている。このオリエンタ３０４では，例えばウエハＷのオリエンテーションフラットやノッチが検出され，ウエハＷの位置決めが行われる。
搬送室３１０内には，ウエハＷをその長手方向（図１に示す矢印方向）に沿って搬送する搬送ユニット側搬送機構３２０が設けられている。搬送ユニット側搬送機構３２０が固定される基台３２２は，搬送室３１０内の長手方向に沿って設けられた案内レール３２４にスライド移動可能に支持されている。この基台３２２と案内レール３２４にはそれぞれ，リニアモータの可動子と固定子とが設けられている。案内レール３２４の端部には，このリニアモータを駆動するためのリニアモータ駆動機構（図示せず）が設けられている。リニアモータ駆動機構は，制御部１２０からの制御信号に基づいて制御され，これによって搬送ユニット側搬送機構３２０が基台３２２とともに案内レール３２４に沿って長手方向へ移動する。
搬送ユニット側搬送機構３２０には，２つのアーム部からなるいわゆるダブルアーム構造が適用されている。また，各アーム部は，例えば屈伸・昇降・旋回が可能な多関節構造を有している。そして，各アームの先端にはウエハＷを保持するためのピック３２６Ａ，３２６Ｂが備えられており，搬送ユニット側搬送機構３２０は一度に２枚のウエハＷを取り扱うことができる。このような搬送ユニット側搬送機構３２０によって，例えばカセット容器１０２，オリエンタ３０４及び後述の第１，第２ロードロック室２３０Ｍ，２３０Ｎに対して，ウエハＷを交換するように搬出入することができる。搬送ユニット側搬送機構３２０のピック３２６Ａ，３２６Ｂはそれぞれ，ウエハＷを保持しているか否かを検出するためのセンサ（図示せず）を備えている。なお，搬送ユニット側搬送機構３２０のアーム部の数は上記のものに限られず，例えば搬送ユニット側搬送機構３２０に１つのアーム部からなるシングルアーム構造を適用するようにしてもよい。
次に，処理ユニット２００の構成例について説明する。本実施形態にかかる基板処理装置１００がクラスタツール型であることから，処理ユニット２００は図１に示すように，断面多角形（例えば六角形）に形成された共通搬送室２１０と，その周囲に気密に接続された複数の処理室２２０（第１〜第６処理室２２０Ａ〜２２０Ｆ）及び第１，第２ロードロック室２３０Ｍ，２３０Ｎから構成されている。
各処理室２２０Ａ〜２２０Ｆは，予め制御部１２０の記憶媒体などに記憶されたプロセス・レシピなどに基づいてウエハＷに対して同種の処理又は相異なる異種の処理，例えばエッチング処理の他，後述するアッシング処理や回復処理などの所定の処理を施すように構成されている。各処理室２２０（２２０Ａ〜２２０Ｆ）内には，ウエハＷを載置するための載置台２２２（２２２Ａ〜２２２Ｆ）がそれぞれ設けられている。各処理室２２０の構成については後に詳述する。なお，処理室２２０の数は，図１に示す例に限られない。
共通搬送室２１０は，内部空間を所定の真空度に制御することが可能なように構成されており，上述したような各処理室２２０Ａ〜２２０Ｆの間，又は各処理室２２０Ａ〜２２０Ｆと各第１，第２ロードロック室２３０Ｍ，２３０Ｎとの間でウエハＷを搬出入する機能を有する。共通搬送室２１０は多角形（例えば六角形）に形成されており，その周りに処理室２２０（２２０Ａ〜２２０Ｆ）がそれぞれゲートバルブ２４０（２４０Ａ〜２４０Ｆ）を介して接続されているとともに，第１，第２ロードロック室２３０Ｍ，２３０Ｎの先端がそれぞれゲートバルブ（真空圧側ゲートバルブ）２４０Ｍ，２４０Ｎを介して接続されている。第１，第２ロードロック室２３０Ｍ，２３０Ｎの基端は，それぞれゲートバルブ（大気圧側ゲートバルブ）２４２Ｍ，２４２Ｎを介して搬送室３１０における断面略多角形状の長辺を構成する他側面に接続されている。
第１，第２ロードロック室２３０Ｍ，２３０Ｎは，ウエハＷを一時的に保持して圧力調整後に，次段へパスする機能を有している。第１，第２ロードロック室２３０Ｍ，２３０Ｎそれぞれの内部には，ウエハＷを載置可能な受渡台２３２Ｍ，２３２Ｎが設けられている。
共通搬送室２１０内には，例えば屈伸・昇降・旋回可能に構成された多関節アームよりなる処理ユニット側搬送機構２５０が設けられている。処理ユニット側搬送機構２５０は，２つのピック２５２Ａ，２５２Ｂを有しており，一度に２枚のウエハＷを取り扱うことができるようになっている。また，この処理ユニット側搬送機構２５０は基台２５４に回転自在に支持されている。基台２５４は，共通搬送室２１０内の基端側から先端側にわたって配設された案内レール２５６上を例えば図示しないスライド駆動用モータによりスライド移動自在に構成されている。なお，基台２５４には例えばアーム旋回用のモータなどの配線を通すためのフレキシブルアーム２５８が接続されている。このように構成された処理ユニット側搬送機構２５０によれば，この処理ユニット側搬送機構２５０を案内レール２５６に沿ってスライド移動させることにより，第１，第２ロードロック室２３０Ｍ，２３０Ｎ及び各処理室２２０Ａ〜２２０Ｆにアクセス可能となる。
例えば，処理ユニット側搬送機構２５０を第１，第２ロードロック室２３０Ｍ，２３０Ｎ及び対向配置された処理室２２０Ａ，２２０Ｆにアクセスさせる際には，処理ユニット側搬送機構２５０を案内レール２５６に沿って共通搬送室２１０の基端側寄りに位置させる。また，処理ユニット側搬送機構２５０を４つの処理室２２０Ｂ〜２２０Ｅにアクセスさせる際には，処理ユニット側搬送機構２５０を案内レール２５６に沿って共通搬送室２１０の先端側寄りに位置させる。これにより，１つの処理ユニット側搬送機構２５０により，共通搬送室２１０に接続されているすべての処理室２２０Ａ〜２２０Ｆ，第１，第２ロードロック室２３０Ｍ，２３０Ｎにアクセス可能となる。
なお，処理ユニット側搬送機構２５０の構成は上記のものに限られず，２つの搬送機構によって構成してもよい。すなわち，共通搬送室２１０の基端側寄りに屈伸・昇降・旋回可能に構成された多関節アームよりなる第１搬送機構を設けるとともに，共通搬送室２１０の先端側寄りに屈伸・昇降・旋回可能に構成された多関節アームよりなる第２搬送機構を設けるようにしてもよい。また，処理ユニット側搬送機構２５０のピックの数は，２つに限られることはなく，例えば１つのみとしてもよい。
（制御部の構成例）
続いて，制御部１２０の具体的な構成例について図面を参照しながら説明する。図２は，制御部１２０の構成を示すブロック図である。この制御部１２０は，上述のように基板処理装置１００全体の動作を制御するものであって，例えば各処理室２２０のウエハＷに対するプロセス処理制御，搬送ユニット側搬送機構３２０と処理ユニット側搬送機構２５０の移動制御，各ゲートバルブ２４０，２４２の開閉制御，オリエンタ３０４の回転載置台３０６の回転制御を行う。
このような制御を行う制御部１２０は，図２に示すように，制御部本体を構成するＣＰＵ（中央処理装置）１２２，ＣＰＵ１２２が各部を制御するデータなどを格納するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２４，ＣＰＵ１２２が行う各種データ処理のために使用されるメモリエリアなどを設けたＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２６，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段１２８，オペレータによる種々のデータの入出力などを行うことができる入出力手段１３０，例えばブザーのような警報器などで構成される報知手段１３２，基板処理装置１００の各処理室２２０Ａ〜２２０Ｆ，共通搬送室２１０，大気圧側の搬送室３１０，オリエンタ３０４などの各部を制御するモジュールコントローラとして機能する各種コントローラ１３４，基板処理装置１００に適用される各種プログラムデータやこのプログラムデータに基づくプログラム処理を実行するときに使用する各種設定情報を格納する記憶手段１４０を備えている。
記憶手段１４０には，例えば搬送ユニット側搬送機構３２０と処理ユニット側搬送機構２５０の動作を制御する搬送プログラム１４２や各処理室２２０におけるウエハＷに対する処理時に実行される処理プログラム１４４が記憶されている。また，記憶手段１４０には，各処理室２２０の室内圧力，ガス流量，高周波電力などの処理条件（プロセス・レシピ）データ１４６が記憶されている。このような記憶手段１４０は，例えばフラッシュメモリ，ハードディスク，ＣＤ−ＲＯＭなどの記録媒体で構成され，必要に応じてＣＰＵ１２２によってデータが読み出される。
そして，制御部１２０を構成するＣＰＵ１２２，ＲＯＭ１２４，ＲＡＭ１２６，表示手段１２８，入出力手段１３０，報知手段１３２，各種コントローラ１３４及び記憶手段１４０は，制御バス，システムバス，データバスなどのバスライン１５０によって電気的に相互接続されている。
（処理室の配置例）
次に，図１に示す基板処理装置１００における処理室の配置例を説明する。基板処理装置１００は，ウエハＷ上に形成されているＬｏｗ−ｋ膜を所定のパターンで選択的にエッチングするエッチング処理とその後処理，すなわちこのエッチング処理にて用いたエッチングマスクを除去するアッシング処理及びＬｏｗ−ｋ膜の膜質を回復させる回復処理を連続して実行可能な構成とすることができる。また，本実施形態においては，例えば処理室２２０Ａ，２２０Ｂ，２２０Ｅ，２２０Ｆをエッチング処理室として構成し，処理室２２０Ｃ，２００Ｄを，エッチング処理を施したウエハＷに対して後処理としてのアッシング処理と回復処理を連続的に施すための処理室（以下，「後処理室」ともいう）として構成する。なお，各処理室２２０Ａ〜２２０Ｆの組み合わせを変更することによって，基板処理装置１００が実行できる処理内容を変更することもできる。
基板処理装置１００に備えられる複数の処理室のうちエッチング処理室は，内部空間を真空（例えば１００ｍＴｏｒｒ）に保ちつつその空間に導入した処理ガスをプラズマ化して，このとき生成されるイオン及びラジカルをウエハＷに供給することによってウエハＷ上に形成されているＬｏｗ−ｋ膜を所定のパターンで選択的にエッチングできるように構成されている。このエッチング処理には，例えばＣＦ４ガス，ＣＨＦ３ガス，Ｃ４Ｆ８ガス，Ｏ２ガス，Ｈｅガス，Ａｒガス，Ｎ２ガス又はこれらの混合ガスが処理ガスとして用いられる。
（後処理室の構成例）
ここで後処理室の構成例について図面を参照しながら説明する。上述のように，本実施形態にかかる基板処理装置１００において，処理室２２０Ｃ，２２０Ｄは，エッチング処理にて用いたエッチングマスクを除去するアッシング処理と，エッチング処理によってダメージを受けたＬｏｗ−ｋ膜の膜質を回復させる回復処理との両方を，しかも連続して実行可能な後処理室として構成されている。図３は，本実施形態にかかる後処理室４００の概略構成を示している。
この後処理室４００は，図３に示すように，略円筒状の処理室本体４０２と，この処理室本体４０２の上方に処理室本体４０２に連通して設けられたプラズマ生成室としての略円筒状のベルジャ４０４とを有している。
処理室本体４０２の側壁には，ウエハＷを処理室本体４０２内に対して搬出入するための搬出入口４０６が設けられており，この搬出入口４０６には上述したゲートバルブ２４０が設けられている。このゲートバルブ２４０を開状態とすることによって，後処理室４００とこれに隣接する室，本実施形態においては共通搬送室２１０との間でウエハＷの搬出入が可能となる。
処理室本体４０２内には，ウエハＷを水平に支持するための例えば窒化アルミニウム（ＡｌＮ）等のセラミックスからなる載置台４０８が設けられている。載置台４０８は，処理室本体４０２の底面に形成された円筒形状の台部４１０の上面に，ウエハＷを支持するフェースプレート４１２を水平に取り付けた構成を有している。フェースプレート４１２は，ウエハＷよりも僅かに大きい円盤形状をなしている。また，フェースプレート４１２は，伝熱性に優れた例えば炭化シリコン（ＳｉＣ），窒化アルミニウムからなる。
載置台４０８の上面（フェースプレート４１２の上面）には，ウエハＷの下面に当接する複数本の当接ピン４１４が上方に向かって突出するように設けられている。当接ピン４１４は，フェースプレート４１２と同質の材料，セラミックス又は樹脂などからなる。ウエハＷは，下面の複数個所を当接ピン４１４の上端部にそれぞれ載せられた状態で水平に支持される。なお，ウエハＷの周囲には，処理室本体４０２内に搬入されたウエハＷを載置台４０８上面に載置させると共に，載置台４０８上面に載置されているウエハＷを上方に持ち上げるためのリフター機構（図示せず）が設けられている。
フェースプレート４１２の裏面（下面）側には，フェースプレート４１２の上面に載置されているウエハＷの温度を所定の温度に調節する温度調整手段が備えられている。また，この温度調整手段は，フェースプレート４１２の上面に載置されているウエハＷを冷却する冷却部と，加熱する加熱部とから構成されている。
具体的には，フェースプレート４１２の裏面（下面）には，加熱部としてのヒータ４１６が密着した状態で取り付けられている。ヒータ４１６は，伝熱性に優れかつ通電によって発熱する材質例えばＳｉＣからなる。このヒータ４１６にはヒータ電源４１８が電気的に接続されており，ヒータ電源４１８からヒータ４１６に供給される電力量を調整することによってフェースプレート４１２の上面に載置されているウエハＷを所定の温度にまで加熱しその温度を維持することができる。ヒータ４１６は，ウエハＷとほぼ同程度の直径を有する円盤形状をなしている。このため，ヒータ４１６の熱を，フェースプレート４１２を介してウエハＷ全体に伝えて，ウエハＷ全体を均一に加熱することができる。
ヒータ４１６の下方には，冷却部としての冷却ブロック４２０が配置されている。この冷却ブロック４２０は，処理室本体４０２の下面に固定されたブラケット４２２に支持されたシリンダー等の昇降装置４２４の稼動によって昇降可能である。具体的にはこの冷却ブロック４２０は，ヒータ４１６の下面に接触した状態（フェースプレート４１２に冷却ブロック４２０が熱的に接触した状態）と，ヒータ４１６の下面から隔離した状態（フェースプレート４１２から冷却ブロック４２０が熱的に隔離した状態）とが切り替わるように動作する。なお，冷却ブロック４２０は，ウエハＷとほぼ同程度の直径を有する円柱形状をなしており，上昇した状態では，その上面全体がヒータ４１６の裏面に接触するようになっている。
冷却ブロック４２０の内部には，例えばフッ素系不活性化学液（ガルデン）などの冷媒を通す冷媒流路４２６が設けられている。冷媒送液配管４２８及び冷媒排液配管４３０を通じて，この冷媒流路４２６に冷媒を循環供給することにより，冷却ブロック４２０を例えば約２５℃に冷却することができる。なお，冷媒送液配管４２８及び冷媒排液配管４３０は，上記の昇降装置４２４の稼動による冷却ブロック４２０の昇降移動によって冷媒の送液が妨げられないように，ベローズ，フレキシブルチューブ等で構成されている。
昇降装置４２４の稼動によって冷却ブロック４２０を上昇させてヒータ４１６の下面に密着させることによって，フェースプレート４１２の上面に載置させたウエハＷを迅速に冷却することができる。冷却ブロック４２０は，ウエハＷとほぼ同程度の直径を有する円盤形状をなしているため，ウエハＷ全体から熱をフェースプレート４１２及びヒータ４１６を介して冷却ブロック４２０に移動させることができ，ウエハＷ全体を均一に冷却することができる。
フェースプレート４１２とヒータ４１６の合計の熱容量は，冷却ブロック４２０の熱容量よりも小さく設定されている。具体的にはフェースプレート４１２とヒータ４１６は，熱容量が比較的小さくなるような形状例えば薄板形状を有しており，いずれもＳｉＣ等の伝熱性に優れた材料で構成されている。これに対して冷却ブロック４２０は，フェースプレート４１２とヒータ４１６の合計の厚さよりも十分に大きい厚さを有する円柱形状をなしている。
冷却ブロック４２０が上昇してヒータ４１６の下面に接触した状態では，ヒータ４１６，フェースプレート４１２及びこのフェースプレート４１２の上面に載置されているウエハＷから冷却ブロック４２０へ熱が移動する。冷却ブロック４２０の熱容量は，ヒータ４１６，フェースプレート４１２及びウエハＷの熱容量よりも十分に大きいため，フェースプレート４１２の上面に載置されているウエハＷを迅速に冷却することができる。
一方，冷却ブロック４２０が下降してヒータ４１６の下面から隔離した状態では，ヒータ４１６に通電することで，フェースプレート４１２を加熱することができる。フェースプレート４１２の熱容量は比較的小さいため，フェースプレート４１２を所定の温度まで迅速に加熱することができ，これに伴いフェースプレート４１２の上面に載置されているウエハＷを迅速に加熱することができる。
また，フェースプレート４１２には温度センサヘッド例えば熱電対４３２が備えられている。熱電対４３２に生じる電気信号（電圧）は，フェースプレート４１２の上面に載置されているウエハＷの温度を間接的に示すものである。制御部１２０は，熱電対４３２から電気信号を受信し，これに基づいてヒータ電源４１８の出力電力値を制御したり，昇降装置４２４の動作を制御して冷却ブロックを昇降させたりして，ウエハＷの温度を例えば１８０℃〜４００℃の範囲の所定の温度に調節することができる。
処理室本体４０２の底壁には排気管４３４が接続されており，この排気管４３４にはターボ分子ポンプなどの真空ポンプを有する排気装置４３６が接続されている。この排気装置４３６を作動させることにより処理室本体４０２及びベルジャ４０４内を所定の真空度まで減圧することができる。
ベルジャ４０４は，例えば石英，セラミックス等の電気絶縁材料で形成されており，その内部に水素プラズマを生成するための誘導電磁界を形成する誘導電磁界形成手段が備えられている。この誘導電磁界形成手段は，ベルジャ４０４の周囲に巻回されたコイル４４０と，このコイル４４０に接続されて例えば３００ｋＨｚ〜６０ＭＨｚの範囲の高周波電力を供給することができる高周波電源４４２とから構成されている。高周波電源４４２からコイル４４０に供給される高周波電力の大きさとその周波数を調節することによってベルジャ４０４内に所望の強さの誘導電磁界を形成することができる。
このように後処理室４００は，誘導結合プラズマ（ＩＣＰ）方式によってプラズマを生成することができるように構成されている。また，このプラズマをウエハＷから離れた上方の空間に発生させる点で，「リモートプラズマタイプ（又はダウンフロープラズマタイプ）」でもある。なお，本実施形態にかかる後処理室４００は，誘導結合プラズマ方式によって水素プラズマを形成するタイプであるが，本発明はこれに限定されるものではない。例えばマイクロ波励起方式によって水素プラズマを形成するタイプであってもよい。また，水素含有ガスを高温の触媒（例えば高温の触媒ワイヤ）に接触させることにより水素ラジカル（原子状水素）Ｈ＊を生成するタイプであってもよい。
ベルジャ４０４の天井壁には処理ガス供給配管４４４が接続されている。この処理ガス供給配管４４４には，水素含有ガス供給手段とβ−ジケトン化合物含有ガス供給手段とが接続されている。このうち水素含有ガス供給手段は，アッシング処理ガスとして水素含有ガスを送出するアッシング処理ガス供給源４５０と，このアッシング処理ガス供給源４５０を処理ガス供給配管４４４に接続するアッシング処理ガス供給配管４５２と，このアッシング処理ガス供給配管４５２に配設されたマスフローコントローラ４５４及び開閉バルブ４５６とから構成されている。一方，β−ジケトン化合物含有ガス供給手段は，回復処理ガスとして発火温度が３００℃以上のβ−ジケトン化合物を含むガスを送出する回復処理ガス供給源４６０と，この回復処理ガス供給源４６０を処理ガス供給配管４４４に接続する回復処理ガス供給配管４６２と，この回復処理ガス供給配管４６２に配設されたマスフローコントローラ４６４及び開閉バルブ４６６とから構成されている。
マスフローコントローラ４５４４，４６４と開閉バルブ４５６，４６６の動作は制御部１２０によって制御される。したがって制御部１２０は，記憶手段１４０に記憶されている処理条件（プロセス・レシピ）データ１４６に基づいて，後処理室４００内に導入する処理ガス（アッシング処理ガス又は回復処理ガス）の選択及び各処理ガスの流量の調節を行うことができる。
本実施形態においてアッシング処理ガスとして，水素ラジカル（原子状水素）Ｈ＊を発生させることができるガス，例えば水素ガス又は水素ガスと不活性ガス（例えばヘリウムガス，アルゴンガス，ネオンガス）との混合ガスが用いられる。混合ガスが用いられる場合，水素ガスの混合比は，例えば４％に調整される。
また，本実施形態において回復処理ガスとして，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを用いる。より具体的には，ジピバロイルメタン（ＤＰＭ：Ｄｉｐｉｖａｌｏｙｌｍｅｔｈａｎｅ）を含むガス（以下，「ＤＰＭガス」という）又はアセチルアセトン（Ａｃｅｔｙｌａｃｅｔｏｎｅ）を含むガス（以下，「アセチルアセトンガス」という）が用いられる。ＤＰＭとアセチルアセトンの構造式を下に示す。
Figure 2009170547
上記のように構成された後処理室４００において，ウエハＷに対してアッシング処理を施す場合には，ウエハＷを所定の温度（例えば２５０℃）に加熱するとともに，ベルジャ４０４内にアッシング処理ガスとして水素含有ガスを供給しつつ，高周波電源４４２からコイル４４０に高周波電力を供給する。これによって，ベルジャ４０４内に誘導電磁界が形成され，ベルジャ４０４内に水素含有ガスのプラズマが発生し，水素ラジカルＨ＊が生成される。そして，この水素ラジカルが載置台４０８上のウエハＷに供給され，アッシング処理が施される。この結果，ウエハＷ上のエッチングマスクを除去することができる。
また，後処理室４００において，ウエハＷに対して回復処理を施す場合には，ウエハＷの温度をアッシング処理のときと同じ所定の温度（例えば２５０℃）に調節するとともに，後処理室４００内に回復処理ガスとしてＤＰＭガス又はアセチルアセトンガスを導入する。このＤＰＭガス又はアセチルアセトンガスが載置台４０８上のウエハＷに供給されると，エッチング処理やアッシング処理によってダメージを受けたウエハＷ上のＬｏｗ−ｋ膜を良好な状態に回復させることができる。
このように，本実施形態にかかる後処理室４００では，水素ラジカルによるアッシング処理に用いるガスの他に，回復処理に用いる発火温度が３００℃以上と従来以上に高いＤＰＭガス又はアセチルアセトンガスを導入可能とすることにより，アッシング処理を行った後に同じ後処理室４００内で回復処理を連続して行うことができる。このような後処理室４００におけるアッシング処理と回復処理の詳細については後述する。
ところで，従来はエッチング処理やアッシング処理によってダメージを受けたＬｏｗ−ｋ膜を回復させるために，回復処理ガスとして例えばＴＭＳＤＭＡやＤＭＳＤＭＡなどのシリル化ガスを用いることが一般的であった。ところが，シリル化ガスは比較的低い温度で発火するものが多い。例えばＴＭＳＤＭＡを含むガス（以下，「ＴＭＳＤＭＡガス」ともいう）の場合，その発火温度は約２２０℃である。このため，アッシング処理と回復処理を同一の処理室で連続して行う場合，アッシング処理後のウエハの温度が高いと，その後にシリル化ガスを導入して回復処理を行おうとするとシリル化ガスが発火する虞がある。
この点，酸素ラジカルによるアッシング処理では，ウエハの温度は，シリル化ガスの発火温度（例えば２２０℃）よりも低い温度（例えば１００℃〜１５０℃）で行われるため，その後に同じ処理室内にシリル化ガスを導入して回復処理を連続して行っても発火する可能性は低い。ところが，水素ラジカル処理は，酸素ラジカル処理よりもウエハを高温（例えば２５０℃〜４００℃）にして行われる。このため，その後に同じ処理室内に発火温度が低い（例えば２２０℃）シリル化ガスを導入して回復処理を連続して行うと発火する可能性が高い。従って，従来のような発火温度が低いシリル化ガスを用いた回復処理では，水素ラジカルによるアッシング処理と同一の処理室で実行することができなかった。
本発明者らは，従来は一般に金属膜の成膜材料として用いられていたβ−ジケトン化合物を含むガスの多くが発火温度が３００℃以上と従来以上に高いことに着目した。β−ジケトン化合物を含むガスとして例えばＤＰＭガスの発火温度は３００℃，アセチルアセトンガスの発火温度は３５０℃であり，シリル化ガスの発火温度（例えばＴＭＳＤＭＡガスの発火温度２２０℃）よりも高い。
そして，本発明者らは，実験を重ねることにより，このようなβ−ジケトン化合物を含むガスがエッチング等によりダメージを受けた部分を回復させる回復処理にも用いることができることを見出した。しかも，後述するようにβ−ジケトン化合物を含むガスを回復処理に用いる場合の利点もシリル化ガスを用いる場合以上に多いことがわかった。
そこで，本実施形態では，発火温度が３００℃以上のβ−ジケトン化合物を含むガス（例えばＤＰＭガス，アセチルアセトンガス）を回復処理に用いることによって，従来は別々の処理室で行っていた水素ラジカルを用いたアッシング処理と回復処理とを同一の後処理室４００で実行できるようにしたものである。
このような本発明によれば，回復処理において発火温度が従来以上に高い３００℃以上のβ−ジケトン化合物を含むガスを用いるため，ウエハの温度が比較的高い温度で実行される水素ラジカルによるアッシング処理の後であっても，同一の後処理室４００内で回復処理を連続して実行できる。例えばアッシング処理後のウエハの温度が発火温度より十分に低い温度であれば，その直後にβ−ジケトン化合物を含むガスを用いて回復処理を実行可能である。このため，スループットを向上させることができる。
また，処理条件によってアッシング処理後のウエハの温度が発火温度より高い温度になる場合も考えられるが，そのような場合であっても，発火温度より十分に低くなってからβ−ジケトン化合物を含むガスを用いて回復処理を実行可能である。この場合においても，本実施形態にかかる回復処理に用いるガスは発火温度が３００℃以上と従来以上に高いため，アッシング処理後に回復処理を実行するまでの時間が短くて済む。これにより，スループットの極端な低下を避けることができる。
しかも，エッチング処理やアッシング処理によって低誘電率絶縁膜がダメージを受けた部分の膜質を良好な状態に回復させることができ，またダメージを受けた部分の脱水反応が進みやすく，疎水化処理の効果も従来以上に向上する。
また，本実施形態にかかる後処理室４００においては，載置台４０８上のウエハＷを冷却する冷却ブロック４２０を設けることにより，アッシング後のウエハを急速に冷却することができる。例えばヒータ電源４１８からヒータ４１６への電力供給を停止した状態で冷却ブロック４２０を昇降装置４２４の稼動によって上昇させてヒータ４１６の下面に密着させることによって，フェースプレート４１２の上面に載置させたウエハＷを迅速に冷却することができる。これにより，アッシング処理後のウエハの温度が発火温度より高い温度の場合であっても，ウエハを急速に冷却できるので発火温度より十分低い温度になるまでの時間を短縮できるため，スループットを向上させることができる。
なお，アッシング処理におけるウエハの温度に応じて回復処理に用いるガスを選択することにより，アッシング処理後に連続して回復処理を行う際のスループットをより向上させることができる。例えばアッシング処理後のウエハの温度が高温であるほど，発火温度がより高温のβ−ジケトン化合物を含むガスを用いることで，アッシング処理の後に回復処理をより早く行うことができる。
また，本実施形態によれば水素ラジカルを用いたアッシング処理と回復処理の両方を一つの後処理室４００にて行うことができるため，この後処理室４００を設ける基板処理装置１００の省スペース化，小型化を図ることができる。また，基板処理装置１００に設置スペースをそれほど増大させることなく，複数の後処理室４００を備えることができる。これにより，基板処理装置１００の信頼度を高めることができる。すなわち，ある後処理室４００に万が一トラブルが発生しても，他の後処理室４００にてアッシング処理と回復処理を行うことができる。したがって，上記のようなトラブルが発生したとしても基板処理装置１００を停止させることなく一群のウエハＷに対する処理を継続することができる。この結果，基板処理装置１００のスループットの低下を最小限に抑えることができる。さらに，アッシング処理と回復処理との連続処理を複数の後処理室４００それぞれにて並列的に行うことができるので，基板処理装置１００のスループットを更に向上させることができる。
（処理対象となるウエハの膜構造の具体例）
次に，上述した本実施形態にかかる基板処理装置１００によって一連の処理（エッチング処理，アッシング処理，回復処理）が施される処理対象となるウエハＷの膜構造の具体例について説明する。図４は，基板処理装置１００による処理前のウエハＷの膜構造の具体例を示す断面図である。
図４に示すウエハＷ上の膜構造は，Ｓｉ基板（シリコン基板）５１０上に形成された複数の膜からなる。具体的には，Ｓｉ基板５１０上に形成されたＳｉＯ２等から成る下地絶縁膜５２０，この下地絶縁膜５２０に例えばＣｕを埋め込むことによって形成された金属層５２２，下地絶縁層５２０の上に形成されたＳｉＣ等から成るエッチングストッパ膜５３０，その上に形成された例えばシリコンを含みメチル基（ＣＨ３基）を骨格とするＬｏｗ−ｋ膜５４０，その上に形成されたＳｉＯ２等から成るキャップ膜５５０，その上に形成された反射防止膜（ＢＡＲＣ）５６０及びその上に形成されたフォトレジスト膜５７０を有する。
このようなウエハＷの膜構造は，例えば基板処理装置１００とは別の基板処理装置（図示せず）にてＳｉ基板５１０に対して成膜処理などの処理が順次施されることによって得られる。また，ウエハＷにおいてフォトレジスト膜５７０が形成された後にフォトリソグラフィ工程が行われ，フォトレジスト膜５７０には所定の配線パターンが形成されている。
（ウエハ処理の具体例）
次に，基板処理装置１００が上記ウエハＷに対して行う一連の処理について図面を参照しながら説明する。図５は，本実施形態にかかる基板処理装置１００が行う処理の工程を説明するためのフローチャートである。基板処理装置１００は，所定のプログラムに基づいて制御部１２０により各部が制御されて，ウエハＷに対する一連の処理を行うようになっている。ここでは，一連の処理として，図４に示すような膜構造を有するウエハＷを各処理室に真空圧雰囲気下で搬送することにより，エッチング処理，アッシング処理，回復処理をこの順番に行う場合を例に挙げて説明する。
基板処理装置１００は，まずステップＳ１００にて，カセット容器１０２から図４に示すような膜構造を有するウエハＷを，エッチング処理室として構成された処理室２２０Ａ，２２０Ｂ，２２０Ｅ，２２０Ｆのいずれかに搬送する。具体的には，カセット容器１０２内のウエハＷを，搬送ユニット側搬送機構３２０によってオリエンタ３０４へ搬送して位置決めを行う。次に，オリエンタ３０４において位置決めされたウエハＷを再び搬送ユニット側搬送機構３２０によって第１，第２ロードロック室２３０Ｍ，２３０Ｎの一方，例えば第１ロードロック室２３０Ｍへ搬送する。続いて，第１ロードロック室２３０Ｍに搬送されたウエハＷを処理ユニット側搬送機構２５０によってエッチング処理室として構成された処理室２２０Ａ，２２０Ｂ，２２０Ｅ，２２０Ｆのいずれか，例えば処理室２２０Ａに搬送する。
（エッチング処理の具体例）
続いて，ステップＳ１１０にてウエハＷに対して所定のエッチング処理を施す。ここでは，処理室（エッチング処理室）２２０Ａ内で実行されるエッチング処理についての具体例を説明する。先ず処理室２２０Ａ内に処理ガスとして例えばＣＦ４ガスを処理室２２０Ａ内に導入し，例えば処理室２２０Ａ内に設けた電極間に高周波電力を供給して処理ガスのプラズマをウエハ上に生成する。これにより，パターニングされたフォトレジスト膜５７０をマスクとして用いて，反射防止膜５６０，キャップ膜５５０，Ｌｏｗ−ｋ膜５４０及びエッチングストッパ膜５３０を順次選択的にエッチングする。
このようなエッチング処理を実施することによって，図６に示すように，Ｌｏｗ−ｋ膜５４０に凹部としての配線溝（又は配線孔。以下，同様）５８０が形成される。これによって，配線溝５８０の側壁部にてＬｏｗ−ｋ膜５４０の表面が露出し，配線溝５８０の底部にて金属層５２２の表面が露出する。
（エッチング処理によってＬｏｗ−ｋ膜が受ける影響）
ここで，エッチング処理によってＬｏｗ−ｋ膜が受ける影響について説明する。Ｌｏｗ−ｋ膜５４０をＣＦ４ガスなどの処理ガスによってエッチングすると，図６に示すように，配線溝５８０に露出するＬｏｗ−ｋ膜５４０の表面近傍にダメージ領域５４２が生じる。このダメージ領域５４２では，ＣＦ４ガスに含まれるフッ素と反応してＣＨ３基が減少し，水分と反応してヒドロキシ基（ＯＨ基）が過多な状態となっている。したがって，このダメージ領域５４２は，Ｌｏｗ−ｋ膜５４０の誘電率を上昇させる要因となる。このダメージ領域５４２を残しておくと，最終的にウエハＷに構成される半導体デバイスにおいて電気的特性が劣化する虞がある。なお，図６ではダメージ領域５４２を模式的に明示しているが，ダメージ領域５４２とダメージを受けていない領域との境界は，必ずしも図６に示すように明確なものではない。
また，Ｌｏｗ−ｋ膜は一般的に多孔質であり吸水性が高い。しかも，図６に示すようにＬｏｗ−ｋ膜５４０がエッチング処理によってダメージを受けると，そのダメージ領域５４２では，水分（Ｈ２Ｏ）をより一層吸収しやすくなってしまう。したがって，エッチング処理を施したウエハＷに後述する回復処理を施さずに，そのウエハＷを基板処理装置１００から搬出すると，配線溝５８０におけるＬｏｗ−ｋ膜５４０はダメージを受けたままの状態で大気に晒されることになるため，大気中の水分がダメージ領域５４２を通ってＬｏｗ−ｋ膜５４０内部に吸収されてしまう。
このようにしてＬｏｗ−ｋ膜５４０に水分５４４が吸収されると，電気的特性と機械的特性の両面でＬｏｗ−ｋ膜５４０の膜質が劣化してしまうという問題が生じる。水は空気と比べても比誘電率が大きいため，Ｌｏｗ−ｋ膜５４０に含まれる水分５４４の量が増えるほど，Ｌｏｗ−ｋ膜５４０全体の誘電率が高くなり電気的特性が劣化してしまう。
また，Ｌｏｗ−ｋ膜５４０に水分５４４が含まれ，機械的強度が劣化してしまうと，エッチングによって形成された微細幅の配線溝５８０の形状が，そこに配線金属を埋め込む前に崩れてしまいかねない。また，Ｌｏｗ−ｋ膜５４０の機械的強度が劣化すると，その膜上に他のＬｏｗ−ｋ膜等の各種膜を安定的に積み上げることができなくなり，ひいては多層の配線構造を形成できなくなるという問題も生じ得る。また，Ｌｏｗ−ｋ膜５４０の強度劣化によって，そのＬｏｗ−ｋ膜５４０とその表面に接している膜（例えばエッチングストッパ膜５３０やキャップ膜５５０）とが剥離してしまう虞もある。
特に近年では，回路の更なる微細化，更なる多層化に伴い，Ｌｏｗ−ｋ膜５４０については，電気的特性のみならず，機械的特性の劣化についても防止できることが益々重要になってきている。このため，エッチング処理後には，Ｌｏｗ−ｋ膜５４０中の水分５４４をできる限り脱離させてその膜質を回復させるとともに，Ｌｏｗ−ｋ膜５４０中にできる限り新たな水分が吸収されないようにすることを目的とした処理を行うことが好ましい。
そこで本実施形態では，ウエハＷを基板処理装置１００から搬出して大気に晒す前にエッチング処理によってダメージを受けたＬｏｗ−ｋ膜の膜質を良好な状態に回復させるための回復処理を行う。この回復処理の詳細については後述する。
そして，図５に示すエッチング処理（ステップＳ１１０）が終了すると，ステップＳ１２０にてエッチング後のウエハＷを後処理室４００として構成された処理室２２０Ｃ，２２０Ｄのいずれかに搬送する。
（アッシング処理の具体例）
次に，ステップＳ１３０にてウエハＷに対して水素ラジカルによる所定のアッシング処理を施す。このようなアッシング処理の具体例について図３を参照しながら説明する。後処理室４００として構成された処理室２２０Ｃ，２２０Ｄにて実行されるアッシング処理では，まずゲートバルブ２４０を開いて，処理室本体４０２内に，図６に示すようなエッチング処理後のウエハＷを搬入し，載置台４０８に載置する。ここでは，処理室２００Ｃにてアッシング処理を行う場合を例に挙げて説明する。
ウエハＷ搬入後にゲートバルブ２４０を閉じて，排気装置４３６によって処理室本体４０２内及びベルジャ４０４内を排気して所定の減圧状態（例えば１．５Ｔｏｒｒ）とする。
続いて，開閉バルブ４５６を開いてアッシング処理ガス供給源４５０からアッシング処理ガス供給配管４５２及び処理ガス供給配管４４４を介してベルジャ４０４内に所定のアッシング処理ガス，例えば水素ガスとヘリウムガスの混合ガス（水素ガスの混合割合は例えば４％）を導入し，そのアッシング処理ガスの流量をマスフローコントローラ４５４によって調節する。
また，高周波電源４４２からコイル４４０に高周波電力（例えば４０００Ｗ）を供給する。これによって，ベルジャ４０４内にプラズマが安定的に形成され，水素ラジカルＨ＊が生成される。この水素ラジカルＨ＊は，下方の処理室本体４０２内の載置台４０８に載置されているウエハＷに供給される。
また，予めヒータ電源４１８を制御してヒータ４１６を発熱させておく。これによって，ウエハＷをアッシング処理を行う際の所定の温度（例えば処理温度２５０℃）になるように加熱するとともに，この温度を維持することができる。
このように後処理室４００内にて，所定の温度（例えば２５０℃）に維持されたウエハＷに対して水素ラジカルを供給することによって，ウエハＷにアッシング処理が施される。図７は，アッシング処理後のウエハＷの膜構造を示している。この図７に示すように，アッシング処理によってウエハＷからフォトレジスト膜５７０と反射防止膜５６０が除去される。
このようにフォトレジスト膜５７０と反射防止膜５６０が除去された後，開閉バルブ４５６を閉じてアッシング処理ガス供給源４５０からベルジャ４０４内へのアッシング処理ガスの導入を停止させるとともに，高周波電源４４２からコイル４４０への高周波電力の出力を停止させる。また，ヒータ電源４１８からヒータ４１６への電力の出力を低下又は停止させる。これによってアッシング処理が完了する。
このアッシング処理では，上記のようにフォトレジスト膜５７０と反射防止膜５６０が除去されるだけでなく，ウエハＷを比較的高い温度例えば３００℃に加熱するため，Ｌｏｗ−ｋ膜５４０の表面のみならずその内部からも水分５４４を脱離させることができる。ただし，ウエハＷの温度をあまり高くしてしまうとＬｏｗ−ｋ膜５４０の膜質が熱により劣化してしまう可能性もある。したがって，アッシング処理において，Ｌｏｗ−ｋ膜５４０の膜質を熱劣化させずにそのＬｏｗ−ｋ膜５４０から水分５４４を脱離させるように，例えば２５０℃〜４００℃の範囲内の所定の温度でウエハＷを加熱することが好ましい。
ところで，アッシング処理に先立って行われるエッチング処理において，処理ガスとしてＣＦ４ガスなどのフッ素系ガスを用いると，配線溝５８０の底部に露出した金属層５２２を構成する金属（例えば銅）と，処理ガスに含まれるフッ素とが反応してその露出表面に不所望の金属化合物膜（例えばＣｕＦ膜）が生成されてしまう。この配線溝５８０には後の工程で配線用の金属例えば銅が埋め込まれるため，この埋め込まれる金属と金属層５２２との接続部分に金属化合物膜が存在するとその接続部分での電気抵抗が大きくなってしまい，多層配線構造において良好な電気特性が得られなくなってしまう。
このような問題に対して，本実施形態にかかるアッシング処理によれば，金属層５２２の露出表面上に金属化合物膜（例えばＣｕＦ膜）が存在していても，これを水素ラジカルによって還元して除去することができる。この結果，金属層５２２の露出表面がクリーニングされて純粋な金属表面に回復するため，その面抵抗を大幅に低下させることができる。
また従来のアッシング処理では，酸素を含むガスのプラズマ（以下，「酸素含有プラズマ」ともいう）が多用されていた。ところが，このような酸素含有プラズマを用いたアッシング処理では，酸素ラジカルによりＬｏｗ−ｋ膜５４０がダメージを受けてしまう。具体的には，酸素ラジカルは反応性が極めて高いため，Ｌｏｗ−ｋ膜５４０中のＣＨ３基と反応し，そこにＯＨ基を形成してしまう。しかもこのダメージを回復させることは極めて難しいという問題があった。具体的には，エッチングによりダメージを受けたＬｏｗ−ｋ膜５４０のダメージ領域５４２のあたりに酸素ラジカルによる化学反応が起り，Ｌｏｗ−ｋ膜５４０の露出表面からその内部に入り込んで，Ｓｉ−Ｏの緻密な部分（ここでは，「シュリンク（Ｓｈｒｉｎｋ）層」という）が形成されてしまう。ダメージ領域５４２にシュリンク層が形成されると，その後に回復処理を行っても，シュリンク層によって処理ガスの浸透が妨げられるなどして，ダメージ領域５４２を十分に回復させることが難しくなる。
これに対して，本実施形態にかかるアッシング処理では，酸素原子を含まない水素含有ガスを用いるため，酸素ラジカルが発生せず，Ｌｏｗ−ｋ膜５４０のダメージ領域５４２に上記シュリンク層が形成されることはなく，その代りにダメージ領域５４２にはＳｉ−Ｈ結合が形成されるものと考えられる。このＳｉ−Ｈ結合は，ＤＰＭガスやアセチルアセトンガスによって元のＳｉ−ＣＨ３に戻りやすいものである。したがって，アッシング処理の後に行う回復処理にて処理ガスとしてＤＰＭガスやアセチルアセトンガスを用いることにより，Ｌｏｗ−ｋ膜５４０のダメージ領域５４２の膜質を良好な状態に回復させることができる。
このように本実施形態にかかるアッシング処理によれば，本来の処理目的であるウエハＷからフォトレジスト膜５７０と反射防止膜５６０を除去することができることはもちろんのこと，Ｌｏｗ−ｋ膜５４０内の水分５４４を脱離できるとともに，金属層５２２の露出表面をクリーニングすることができる。また，Ｌｏｗ−ｋ膜５４０のダメージ領域５４２を回復処理においてより回復させやすい組成に変えることもできる。
図５に示すように，後処理室４００として構成された処理室２２０ＣにてウエハＷに対してアッシング処理（ステップＳ１３０）を施した後，ステップＳ１４０にてウエハＷの温度が予め設定された温度以上か否かを判断する。ここでは，次の回復処理のために処理室２２０Ｃ内に導入される回復ガスが発火しないように，回復ガス導入前にウエハＷの温度を検出する。従って，ここでの設定温度は回復処理ガスの発火温度以下の範囲で予め設定しておくことが好ましい。
このような設定温度は，回復処理ガスの発火温度に応じてある程度マージンを持たせて設定することが好ましい。例えば回復処理ガスとしてＤＰＭガスを用いる場合には，その発火温度が３００℃程度であることから，３００℃以下の範囲で５０℃のマージンを持たせるとすれば設定温度を２５０℃とすればよく，また４０℃のマージンを持たせるとすれば設定温度を２６０℃とすればよい。また，回復処理ガスとしてアセチルアセトンガスを用いる場合には，その発火温度が約３５０℃であることから，３５０℃以下の範囲で例えば５０℃のマージンを持たせるとすれば設定温度を３００℃とすればよく，また４０℃のマージンを持たせるとすれば設定温度を３１０℃とすればよい。このように，ウエハＷを冷却するか否かを判断するための設定温度を回復処理ガスの発火温度に応じて設定することで，回復処理前にウエハＷを必要以上に冷却することを防止できる。
上述したステップＳ１４０にてウエハＷの温度が設定温度よりも低いと判断した場合は，回復処理ガスを導入しても発火しない温度であるため，すぐにステップＳ１６０にて回復処理を開始する。これに対して，ステップＳ１４０にてウエハＷの温度が設定温度以上であると判断した場合は，回復処理を行う前にステップＳ１５０にてウエハＷの温度が設定温度よりも低くなるまでウエハＷを冷却する。
このように，アッシング処理後におけるウエハＷの温度が回復処理ガスの発火温度よりも十分に低い場合には，アッシング処理後にウエハを冷却することなくそのまま回復処理を開始することができる。また，アッシング処理後のウエハＷの温度が発火温度より高い温度の場合であっても，ウエハＷを冷却できるので発火温度より十分低い温度になるまでの時間を短縮できる。これにより，従来のようにアッシング処理と回復処理を別々の処理室で行っていた場合に比して大幅にスループットを向上させることができる。
ところで，本実施形態では，制御部１２０はウエハＷの温度をフェースプレート４１２に備えられている温度センサヘッド例えば熱電対４３２によって間接的に測定しているが，必ずしもこれに限定されるものではない。その他，例えば処理室２２０Ｃ内にウエハＷよりも高い温度になる部位がある場合には，その高温部位に別の温度センサヘッドを設け，制御部は別の温度センサヘッドの測定結果も考慮して回復処理ガスを導入するタイミングを決定してもよい。
（ウエハ冷却の具体例）
ここで，ウエハＷを冷却（ステップＳ１５０）する処理の具体例について説明する。ウエハＷを冷却する場合，ヒータ電源４１８からヒータ４１６への電力の出力を低下又は停止させた状態で，昇降装置４２４の稼動によって冷却ブロック４２０を上昇させてヒータ４１６の下面に密着させる。冷却ブロック４２０には外部から冷媒が循環供給されており，予め所定の冷媒温度例えば２５℃に調整されている。したがって，冷却ブロック４２０をヒータ４１６の下面に密着させるだけで，ウエハＷをフェースプレート４１２及びヒータ４１６を介して冷却ブロック４２０で冷却できる。これにより，ウエハＷの温度が上記設定温度以上であった場合でも，ウエハＷ全体を均一にかつ急速に上記設定温度（例えば２６０℃）よりも低い温度にまで冷却することができる。したがって，アッシング処理の後に回復処理を開始するまでの時間を短縮できる。例えば上記アッシング処理のような水素ラジカルによる処理はウエハを高温（例えば２５０℃〜４００℃）にして行われる。水素ラジカル処理の処理条件によってはウエハの温度が更に高い４００℃〜６００℃になるように設定される場合もあり得る。このような場合でも，冷却ブロック４２０で冷却することで回復ガスの発火温度よりも十分に低い温度まで短時間で急速に冷却することができる。
ウエハＷの温度が所定の上記設定温度まで低下したところで，昇降装置４２４を駆動して冷却ブロック４２０を下降させて，冷却ブロック４２０をヒータ４１６の下面から隔離する。そして，ヒータ電源４１８からヒータ４１６に供給される電力を制御して，ウエハＷの温度を次の回復処理を行う際の所定の温度（例えば処理温度２５０℃）に維持する。
これによれば，アッシング処理後にウエハＷが高温であっても急速にウエハＷを冷却することができるため，より早く回復処理を開始することができる。また，アッシング処理の終了時にウエハＷの温度が設定温度より低ければ，ウエハＷを冷却することなく回復処理を開始できる。例えば上記のように設定温度を２６０℃とした場合，アッシング処理後のウエハＷの温度が２５０℃であれば，ウエハＷを冷却することなく回復処理を開始できる。このような場合には，冷却ブロック４２０を上昇させるための昇降装置４２４の駆動が不要になるため，回復処理を開始するまでの時間をより短縮できる。
（回復処理の具体例）
次に，回復処理（ステップＳ１６０）の具体例について図面を参照しながら説明する。上記のように，後処理室４００として構成された処理室２２０ＣにてウエハＷに対してアッシング処理を施した後，そのウエハＷを他の処理室に移送することなく同じ処理室２２０Ｃ内にて回復処理を施す。
処理室２２０Ｃ（後処理室４００）にて行う回復処理では，まず排気装置４３６によって処理室２２０Ｃ内を所定の減圧状態（例えば５０Ｔｏｒｒ）とする。続いて，開閉バルブ４６６を開いて回復処理ガス供給源４６０から回復処理ガス供給配管４６２及び処理ガス供給配管４４４を介してベルジャ４０４内に所定の回復処理ガス，例えばＤＰＭガス又はアセチルアセトンガスを導入し，その回復処理ガスの流量をマスフローコントローラ４６４によって制御する。
また，ウエハＷの温度は，ヒータ４１６によって回復処理を行う際の温度（例えば処理温度２５０℃）を維持しておく。この状態で処理室２２０Ｃ内に回復処理ガスとしてβ−ジケトン化合物を含むガス例えばアセチルアセトンガスを供給することによって，ウエハＷに回復処理が施される。この回復処理後のウエハＷの膜構造を図８に示す。
このような回復処理ガスを用いて回復処理を行うと，図８に示すように，Ｌｏｗ−ｋ膜５４０のダメージ領域５４２に化学反応が生じ，ダメージ領域５４２の膜質を良好な状態に回復させることができる。しかも，上述したように本実施形態によれば，回復処理の直前に水素ラジカルによるアッシング処理が行われ，その際，Ｌｏｗ−ｋ膜５４０のダメージ領域５４２がＣＨ３基になりやすい状態になっているため，ダメージ領域５４２をより十分に回復させることができる。
これにより，ダメージ領域５４２の膜質は元の良好な状態に回復して，ダメージ領域５４２は消失する。また，配線溝５８０に露出するＬｏｗ−ｋ膜５４０の表面部分では，その末端がＣＨ３基の組成になることによって撥水層５４６が形成される。この撥水層５４６によって，Ｌｏｗ−ｋ膜５４０の露出表面に新たに水分が吸着することを防止できるとともに，Ｌｏｗ−ｋ膜５４０の内部に水分が浸入していくことを防止できる。
ここで回復処理ガスとしてアセチルアセトンガスを用いてＬｏｗ−ｋ膜５４０のダメージ領域５４２の膜質を回復させたときの反応機構について化学反応式を用いて説明する。
まず処理室２２０Ｃ内に導入されたアセチルアセトンガスに含まれるアセチルアセトンは，下記化学式（１）に示すように，ケト−エノール平衡によりプロトンを放出する。
Figure 2009170547
 ・・・（１）
Ｌｏｗ−ｋ膜５４０のダメージ領域５４２は比較的多くの水分が浸入してシラノール基（ＳｉＯＨ基）が過多な状態となっていると考えられる。そして下記化学式（２）に示すように，このＳｉＯＨ基にアセチルアセトンから放出されたプロトンが作用してダメージ領域５４２において脱水反応が生じる。
Figure 2009170547
 ・・・（２）
一方，アセチルアセトンからプロトンを放出することによって得られるアセチルアセトナートは，下記化学式（３）に示すように，ダメージ領域５４２から水分（Ｈ２Ｏ）が離脱することによって得られるシリコンのダングリンボンドに保護基として配位する。
Figure 2009170547
 ・・・（３）
一般的に，ＣＨ３基のα水素は解離し難いものである。ただし，ダメージ領域５４２においては，そのＣＨ３基の近傍に多くのＳｉＯＨ基が存在していると考えられるため，上記α水素は，シラノール基に含まれるＯＨ基と反応して，下記化学式（４）に示すようにＣＨ３基から抜けていく。
Figure 2009170547
 ・・・（４）
このようにα水素が解離したＣＨ３基は，上記化学式２に示す化学反応によってダメージ領域５４２に形成されるダングリングボンドを有するシリコンと結合する。この結果，下記化学式（５）に示すように，架橋構造が形成され，ダメージ領域５４２の膜質が良好な状態に回復されることになる。
Figure 2009170547
 ・・・（５）
以上のようにして回復処理ガスとしてアセチルアセトンガスを用いれば，Ｌｏｗ−ｋ膜５４０のダメージ領域５４２から水分を脱離させてその膜質を良好な状態に回復させることができる。また，架橋一つに対して炭素（Ｃ）が５つ導入されるため，従来以上に大きな疎水効果を得ることができる。これらの水分脱離効果及び疎水効果については，回復処理ガスとしてＤＰＭガスなど他のβ−ジケトン化合物を含むガスを用いた場合でも同様に得ることができる。
ところで上記のように本実施形態によれば，アッシング処理においてアッシング処理ガスとして水素含有ガスを用いており，これによってダメージ領域５４２にシュリンク層が形成されないようにしている。これに加えて，回復処理において回復処理ガスとしてＤＰＭガスやアセチルアセトンガスなどのβ−ジケトン化合物を含むガスを用いることによって，仮にダメージ領域５４２にシュリンク層が形成されていたとしても，このシュリンクした構造を押し広げることができる。したがって，ダメージ領域５４２の広い範囲に回復処理ガスを浸透させることができ，ダメージ領域５４２の膜質をより的確に回復させることができる。
また，β−ジケトン化合物を含むガスを回復処理ガスとして用いることは，従来のようにシリル化ガスを用いる場合に比して，以下の点で有利である。先ず，シリル化ガスの多くは，アンモニア基（ＮＨ３基）を含むため，ウエハ上のパーティクル発生の要因となるアンモニア塩が形成される虞がある。これに対して，β−ジケトン化合物を含むガスはアンモニア基を含まないため，アンモニア塩が形成されることはない点でシリル化ガスよりも有利である。
ここで，シリル化ガスを用いた場合に，アンモニア塩が形成され，ウエハＷ上にパーティクルが発生する過程について説明する。図９はエッチング処理後のウエハＷ上にパーティクルが発生する過程を説明するための図である。
先ず，エッチング処理ガスのガス成分（例えばＦ，Ｂｒ，Ｃｌを含むガスなどのハロゲン系のガス成分）がエッチング処理後のウエハＷの表面と結合して化合物を形成する場合がある。このような化合物がウエハＷ上に形成されると，エッチング処理後のウエハＷを取巻く雰囲気中に含まれる成分にアンモニアが含まれる場合には，そのウエハＷ上にパーティクル（反応生成物）が発生する虞がある。
先ず，図９（ａ）に示すように，エッチング処理後のウエハＷの表面にエッチング処理ガスの成分が付着すると，そのエッチング処理ガスのガス成分とウエハＷの表面成分とが結合して化合物Ａが形成される。例えばエッチング処理ガスにハロゲン系のガス成分（例えばＦ，Ｃｌ，Ｂｒ）が含まれていると，これらのガス成分は例えば処理済ウエハＷ上のＳｉＯ２と結合して，ウエハＷ上に化合物Ａが形成される。
その後に，このウエハＷに対して回復処理を施すためにウエハＷに回復処理ガスを供給する場合，この回復処理ガスに例えばアミン系成分が含まれていると，ウエハＷの化合物Ａのハロゲン系化合物と回復処理ガス中のアミン系成分とが反応して，図９（ｂ）に示すようにウエハＷの表面上に塩Ｂが形成される。ここで，アミン系成分には，例えばアンモニア，アミンなどが含まれる。アミンには，例えばトリメチルアミン，トリエチルアミン，有機塩基アミンなどが含まれる。
このようなウエハＷの表面に塩Ｂが形成される一連の過程を下記の化学式（６）〜（８）で示す。ここでは，ウエハＷの表面成分（ＳｉＯ２）がエッチング処理ガスのガス成分（ＨＦ）と結合して化合物（ＳｉＦ４）を形成し，その化合物（ＳｉＦ４）が回復処理ガス中のアンモニア（ＮＨ３）と反応して，ハロゲン系のアンモニア塩（例えば（ＮＨ４）２ＳｉＦ６）が形成される過程を示す。
ＳｉＯ２＋４ＨＦ→ＳｉＦ４＋２Ｈ２Ｏ …（６）
ＳｉＯ２＋４ＨＦ＋４ＮＨ３→ＳｉＦ４＋２Ｈ２Ｏ＋４ＮＨ３ …（７）
ＳｉＦ４＋２ＨＦ＋２ＮＨ３→（ＮＨ４）２ＳｉＦ６ …（８）
ウエハＷの表面成分（ＳｉＯ２）がエッチング処理ガスのガス成分（ＨＦ）と結合して化合物（ＳｉＦ４）が形成される場合には，一般的には上記化学式（６）に示すように反応すると考えられる。
ところが，回復処理ガス中にアンモニア（ＮＨ３）が含まれると，上記化学式（７）に示すような反応も考えられる。このような化学式（６）で左側から右側へ反応するのに必要な反応エネルギは，１．０ｅＶであるのに対し，化学式（７）で左側から右側へ反応するのに必要な反応エネルギは，上記化学式（６）の場合よりもはるかに低い０．４ｅＶである。
このため，回復処理ガス中にアンモニア（ＮＨ３）が含まれると，上記化学式（７）の反応の方が優勢になるため，ウエハＷの表面上に化合物（ＳｉＦ４）が形成されやすくなる。したがって，上記化学式（８）の反応も進みやすくなり，ハロゲン系のアンモニア塩（（ＮＨ４）２ＳｉＦ６）が形成されやすくなる。
このように，ハロゲン系のガス成分が付着したウエハＷが，アンモニア（ＮＨ３）を含む回復処理ガスに晒されると，このウエハＷの表面上にはハロゲン系のアンモニア塩（例えば（ＮＨ４）２ＳｉＦ６）が形成される。
こうしてウエハＷの表面上にハロゲン系のアンモニア塩のような塩Ｂが形成されると，このウエハＷ上の塩Ｂは，ウエハＷを取巻く雰囲気中に含まれる水分（Ｈ２Ｏ）を徐々に吸収していく。すると，時間の経過に伴って，図９（ｃ）に示すようなパーティクルＣが発生する。すなわち，最初は電子顕微鏡でも測定できないような０．００１μｍ程度の小さなパーティクルＣが発生し，その数が徐々に増加していくともに，これらパーティクルＣの大きさも徐々に大きくなっていく。例えば１時間くらい経過すると，０．１μｍくらいに成長し，さらに２４時間くらい経過すると，０．５〜０．７μｍくらいのパーティクルＣに成長するものもある。
その後，２，３日くらい経過すると，塩Ｂが雰囲気中の水分（Ｈ２Ｏ）に潮解して凝集する。そして，パーティクルＣに例えばＳｉＯ２が含まれている場合には，図９（ｄ）に示すように，パーティクルＣの揮発後にウエハＷ上にＳｉＯ２が残渣Ｄとして残ってしまう。なお，パーティクルＣに例えばＳｉＯ２が含まれていなければ，パーティクルＣは揮発して消滅する。
上記の他，アンモニアを含むシリル化ガスを回復処理ガスとして用いると次のような問題が生じる虞もあった。すなわち，ウエハＷに対してＣＦ４ガスによるエッチング処理を施すと，図６に示すように，Ｌｏｗ−ｋ膜５４０に凹部としての配線溝５８０が形成される。これによって配線溝５８０の底部にて金属層５２２の表面が露出する。この金属層５２２の露出した表面には，ＣＦ４ガス中のフッ素（Ｆ）が極僅かに残る場合がある。その後，アンモニアを含む回復処理ガスを用いてウエハＷに対して回復処理を施すと，フッ素とアンモニアが反応して金属層５２２の露出した表面にＮＨ４Ｆ（固体）が形成される虞がある。この状態のまま配線溝５８０に配線金属例えば銅を埋め込むと，配線金属と金属層５２２との接続部分にＮＨ４Ｆが存在するため，その接続部分での電気抵抗が大きくなってしまう。
これに対して，本実施形態にかかる回復処理で用いられるＤＰＭガス，アセチルアセトンガスなどのβ−ジケトン化合物を含むガスは，アンモニアを含まないため仮にウエハＷの露出した表面に微量のフッ素が存在していてもＮＨ４Ｆや（ＮＨ２）４ＳｉＦ６などが生成されることはない。したがって，パーティクルの発生を防止することができるとともに，配線金属と金属層５２２との接続部分での電気抵抗が低く抑えられ，多層配線構造において良好な電気特性を得ることができる。
なお，本実施形態にかかる回復処理では，ウエハＷを比較的高い温度（例えば２５０℃）に加熱するため，Ｌｏｗ−ｋ膜５４０中に水分５４４が残っていても，その水分も脱離することができる。
こうして，ステップＳ１６０にて回復処理が終了すると，ステップＳ１７０にて，共通搬送室２１０に備えられている処理ユニット側搬送機構２５０によってウエハＷを処理室２２０Ｃから搬出し，第１，第２ロードロック室２３０Ｍ，２３０Ｎの一方，例えば第２ロードロック室２３０Ｎへ搬送する。次に，第２ロードロック室２３０Ｎに搬送されたウエハＷを搬送ユニット側搬送機構３２０によって元のカセット容器１０２に戻す。ここで本実施形態にかかる一連のウエハ処理が完了する。そして，カセット容器１０２に戻されたウエハＷは，その後，他の基板処理装置（図示せず）へ搬送され，そこで所定のプロセス処理例えば，Ｌｏｗ−ｋ膜５４０に形成された配線溝５８０への配線金属としての例えば銅の埋め込み処理が施される。
以上のように本実施形態にかかるウエハ処理によれば，回復処理ガスとして発火温度が従来のシリル化ガスよりも高いβ−ジケトン化合物を含むガス（例えばＤＰＭガス，アセチルアセトンガス）を用いるため，後処理室４００として構成した処理室２２０ＣにおいてウエハＷに対するアッシング処理と回復処理の両方を連続的に行うことができる。これにより，基板処理装置１００のスループットを向上させることができる。
また，本実施形態によれば，エッチング処理やアッシング処理によってダメージを受けたＬｏｗ−ｋ膜５４０の膜質を良好な状態に回復させることができ，ダメージを受けた部分を十分に疎水化させることができる。
ここで，本実施形態にかかる回復処理による効果を確認する実験を行った結果について説明する。この実験では，実験用ウエハをエッチング処理室に搬入して所定のパターンでＬｏｗ−ｋ膜をエッチングした後，その実験用ウエハをエッチング処理室から後処理室４００に搬送して，エッチングマスクを除去するためのアッシング処理を施した。また，回復処理については，回復処理ガスとしてＤＰＭガスを用いて，アッシング処理の後に同じ後処理室４００にて連続的に行うようにした。また，回復処理中の実験用ウエハの温度とＬｏｗ−ｋ膜の回復度合いとの関係を確認するために，実験用ウエハの温度を１５０℃，２００℃，２５０℃に変えて回復処理を行った。
まず，本実施形態にかかる回復処理によりＬｏｗ−ｋ膜５４０の膜質が回復したこと，すなわち比誘電率が回復したことを確認する実験を行った結果について説明する。Ｌｏｗ−ｋ膜５４０の膜質が回復したか否かは，例えば回復処理前後のＬｏｗ−ｋ膜５４０の比誘電率によって判断する。Ｌｏｗ−ｋ膜の比誘電率（ｋ値）を測定した結果を図１０に示す。なお，本実験に用いたＬｏｗ−ｋ膜の比誘電率は，エッチング処理を施す前の時点で”２．３８”であった。
図１０に示すように，実験用ウエハＷに対してエッチング処理とアッシング処理を施した回復処理前では，Ｌｏｗ−ｋ膜の比誘電率は，”２．３８”から”３．０”を上回るまで悪化している。このように比誘電率が悪化したＬｏｗ−ｋ膜に対して回復処理ガスとしてＤＰＭガスを供給すると，回復処理中のウエハＷの温度を１５０℃，２００℃，２５０℃のいずれであっても，比誘電率が”２．８”を下回るまで回復した。特に，ウエハＷの温度を２５０℃に調整したときは，回復処理によって比誘電率が”２．６”に回復した。
次に，本実施形態にかかる回復処理によりＬｏｗ−ｋ膜５４０のダメージを受けた部分が十分に疎水化したことを確認する実験を行った結果について説明する。ここでは，回復処理前後のＬｏｗ−ｋ膜の接触角を測定して判断する。図１１は，この測定結果を示すグラフである。この実験では，水などの液体をＬｏｗ−ｋ膜の表面に滴下して，この液滴の接線とＬｏｗ−ｋ膜の表面とのなす角度（接触角）を測定した。Ｌｏｗ−ｋ膜の疎水性が高ければ，膜上の液滴は自らの持つ表面張力でより丸くなり，接触角が大きくなる。具体的には，接触角が９０°に近づくほどＬｏｗ−ｋ膜の疎水性が高いと判断できる。逆に接触角が０°に近づくほどＬｏｗ−ｋ膜の親水性が高い（疎水性が低い）と判断できる。
図１１に示すように，実験用ウエハＷに対してエッチング処理とアッシング処理を施した回復処理前では，Ｌｏｗ−ｋ膜の接触角は１０°を下回ってしまう。これは疎水性が極めて低い状態であり，Ｌｏｗ−ｋ膜の内部に水分が吸収される虞がある。このように疎水性が低下したＬｏｗ−ｋ膜に対して回復処理ガスとしてＤＰＭガスを供給すると，回復処理中のウエハＷの温度を１５０℃，２００℃，２５０℃のいずれであっても，接触角６０°を上回るまでになる。これにより，Ｌｏｗ−ｋ膜の疎水性が向上したことがわかる。
以上の実験結果から明らかなように，ＤＰＭガスやアセチルアセトンガスなどのβ−ジケトン化合物を含むガスを用いて回復処理を行うことによって，エッチング処理によってダメージを受けたＬｏｗ−ｋ膜の膜質を良好な状態に回復させて，電気的特性及び機械的特性を従来以上に高めることができる。この結果，ウエハ上に良好な特性の半導体デバイスを構成することができる。
なお，上記実施形態では，基板処理装置１００に４つのエッチング処理室と２つの後処理室４００を設けた場合について説明したが，本発明は必ずしもこれに限定されるものではなく，両処理室の数は変更可能である。また，基板処理装置１００にエッチング処理室を設けることなく，後処理室４００のみを設けるようにしてもよい。この場合，エッチング処理は，別の基板処理装置によって行うようにしてもよい。
また，上記実施形態にかかるウエハＷには反射防止膜５６０が含まれているが，本発明において反射防止膜５６０は必須ではない。また，被処理基板として半導体ウエハを用いて本発明の実施形態を説明したが，これに限らず他の基板にも本発明を適用することができる。
上記実施形態により詳述した本発明については，上述した実施形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体等の媒体をシステムあるいは装置に供給し，そのシステムあるいは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体等の媒体に記憶されたプログラムを読み出して実行することによっても達成され得る。
この場合，記憶媒体等の媒体から読み出されたプログラム自体が上述した実施形態の機能を実現することになり，そのプログラムを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムを供給するための記憶媒体等の媒体としては，例えば，フレキシブルディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−ＲＷ，ＤＶＤ＋ＲＷ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどが挙げられる。また，プログラムを上記の各記憶媒体に対してネットワークを介してダウンロードして提供することも可能である。
なお，コンピュータが読み出したプログラムを実行することにより，上述した実施形態の機能が実現されるだけでなく，そのプログラムの指示に基づき，コンピュータ上で稼動しているＯＳなどが実際の処理の一部又は全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
さらに，記憶媒体等の媒体から読み出されたプログラムが，コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後，そのプログラムの指示に基づき，その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例又は修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，多層配線構造を有する半導体装置が形成される被処理基板の基板処理方法，基板処理装置及び記録媒体に適用可能である。
本発明の実施形態にかかる基板処理装置の構成例を示す横断面図である。 図１に示す制御部の構成例を示すブロック図である。 同実施形態にかかる基板処理装置に設けられる後処理室の構成例を示す縦断面図である。 同実施形態にかかる基板処理装置での処理対象となる処理前のウエハの膜構造の具体例を示す断面図である。 同実施形態にかかる基板処理装置で行われるウエハ処理の各工程を示すフローチャートである。 エッチング処理後のウエハ上の膜構造の具体例を示す断面図である。 アッシング処理後のウエハ上の膜構造の具体例を示す断面図である。 回復処理後のウエハ上の膜構造の具体例を示す断面図である。 エッチング処理後のウエハ上にパーティクルが発生する過程を説明するための図である。 実験用ウエハに対してエッチング処理，アッシング処理及び回復処理を施した場合のＬｏｗ−ｋ膜の比誘電率を測定した結果をグラフで示した図である。 実験用ウエハに対してエッチング処理，アッシング処理及び回復処理を施した場合のＬｏｗ−ｋ膜の上に滴下した液体の接触角を測定した結果をグラフで示した図である。
符号の説明
１００ 基板処理装置
１０２（１０２Ａ〜１０２Ｃ） カセット容器
１２０ 制御部
１２２ ＣＰＵ
１２４ ＲＯＭ
１２６ ＲＡＭ
１２８ 表示手段
１３０ 入出力手段
１３２ 報知手段
１３４ 各種コントローラ
１４０ 記憶手段
１４２ 搬送プログラム
１４４ 処理プログラム
１４６ 処理条件データ
１５０ バスライン
２００ 処理ユニット
２１０ 共通搬送室
２２０（２２０Ａ〜２２０Ｆ） 処理室
２２２（２２２Ａ〜２２２Ｆ） 載置台
２３０（２３０Ｍ，２３０Ｎ） ロードロック室
２３２（２３２Ｍ，２３２Ｎ） 受渡台
２４０Ａ〜２４０Ｆ ゲートバルブ
２４０Ｍ，２４０Ｎ ゲートバルブ
２４２Ｍ，２４２Ｎ ゲートバルブ
２５０ 処理ユニット側搬送機構
２５２Ａ，２５２Ｂ ピック
２５４ 基台
２５６ 案内レール
２５８ フレキシブルアーム
３００ 搬送ユニット
３０２（３０２Ａ〜３０２Ｃ） カセット台
３０４ オリエンタ
３０６ 回転載置台
３０８ 光学センサ
３１０ 搬送室
３１４（３１４Ａ〜３１４Ｃ） 搬出入口
３２０ 搬送ユニット側搬送機構
３２２ 基台
３２４ 案内レール
３２６Ａ，３２６Ｂ ピック
４００ 後処理室
４０２ 処理室本体
４０４ ベルジャ
４０６ 搬出入口
４０８ 載置台
４１０ 台部
４１２ フェースプレート
４１４ 当接ピン
４１６ ヒータ
４１８ ヒータ電源
４２０ 冷却ブロック
４２２ ブラケット
４２４ 昇降装置
４２６ 冷媒流路
４２８ 冷媒送液配管
４３０ 冷媒排液配管
４３２ 熱電対
４３４ 排気管
４３６ 排気装置
４４０ コイル
４４２ 高周波電源
４４４ 処理ガス供給配管
４５０ アッシング処理ガス供給源
４５２ アッシング処理ガス供給配管
４５４ マスフローコントローラ
４５６ 開閉バルブ
４６０ 回復処理ガス供給源
４６２ 回復処理ガス供給配管
４６４ マスフローコントローラ
４６６ 開閉バルブ
５１０ Ｓｉ基板
５２０ 下地絶縁膜
５２２ 金属層
５２４ 金属化合物膜
５３０ エッチングストッパ膜
５４０ Ｌｏｗ−ｋ膜
５４２ ダメージ領域
５４４ 水分
５４６ 撥水層
５５０ キャップ膜
５６０ 反射防止膜
５７０ フォトレジスト膜
５８０ 配線溝
Ｗ ウエハ

Claims (7)

  1. 低誘電率絶縁膜と，この低誘電率絶縁膜上に形成されたエッチングマスクと，このエッチングマスクを用いて前記低誘電率絶縁膜をエッチングして形成された凹部とを有する被処理基板に対して所定の処理を施す基板処理方法であって，
    前記被処理基板を所定の温度に加熱しつつこの被処理基板上に水素ラジカルを供給することによって，前記エッチングマスクをアッシングして除去するアッシング処理工程と，
    前記アッシング処理が施された前記被処理基板に，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給することによって，前記凹部に露出した前記低誘電率絶縁膜を疎水化しつつ前記エッチングによってダメージを受けた前記低誘電率絶縁膜の膜質を回復させる回復処理工程と，
    を有することを特徴とする基板処理方法。
  2. 前記アッシング処理と前記回復処理を同一の処理室内で行うことを特徴とする請求項１に記載の基板処理方法。
  3. 前記アッシング処理工程後に前記被処理基板の温度を測定し，
    測定した前記被処理基板の温度が，前記回復処理で用いるガスの発火温度以下の範囲で予め設定された温度よりも低い場合にはそのまま連続して前記回復処理を実行し，
    測定した前記被処理基板の温度が，前記設定温度以上の場合には前記被処理基板の温度が前記設定温度よりも低くなるまで前記被処理基板を冷却した後に前記回復処理を実行することを特徴とする請求項２に記載の基板処理方法。
  4. 前記β−ジケトン化合物は，ジピバロイルメタン（ＤＰＭ：ｄｉｐｉｖａｌｏｙｌｍｅｔｈａｎｅ）又はアセチルアセトン（ａｃｅｔｙｌａｃｅｔｏｎｅ）であることを特徴とする請求項１〜３のいずれかに記載の基板処理方法。
  5. 低誘電率絶縁膜と，この低誘電率絶縁膜上に形成されたエッチングマスクと，このエッチングマスクを用いて前記低誘電率絶縁膜をエッチングして形成された凹部とを有する被処理基板に対して所定の処理を施す処理室を有する基板処理装置であって，
    前記処理室は，
    水素プラズマを生成するプラズマ生成室と，
    前記プラズマ生成室に連通する処理室本体と，
    前記処理室本体内に配設され，前記被処理基板を載置する載置台と，
    前記載置台に載置されている前記被処理基板の温度を所定の温度に調節する温度調節手段と，
    前記プラズマ生成室内に水素を含むガスを供給する水素含有ガス供給手段と，
    前記プラズマ生成室内に前記水素プラズマを生成するための誘導電磁界を形成する誘導電磁界形成手段と，
    前記載置台に載置された前記被処理基板の表面に，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給するβ−ジケトン化合物含有ガス供給手段と，
    前記処理室内を排気する排気装置と，
    を備えたことを特徴とする基板処理装置。
  6. 前記温度調節手段は，
    前記載置台に載置された前記被処理基板を冷却する冷却部と，
    前記載置台に載置された前記被処理基板を加熱する加熱部と，
    を有することを特徴とする請求項５に記載の基板処理装置。
  7. 低誘電率絶縁膜と，この低誘電率絶縁膜上に形成されたエッチングマスクと，このエッチングマスクを用いて前記低誘電率絶縁膜をエッチングして形成された凹部とを有する被処理基板に対して所定の処理を施す基板処理方法の各ステップをコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって，
    前記プログラムは，コンピュータに，
    前記被処理基板を所定の温度に加熱しつつこの被処理基板上に水素ラジカルを供給することによって，前記エッチングマスクをアッシングして除去するアッシング処理工程と，
    前記アッシング処理が施された前記被処理基板に，発火温度が３００℃以上のβ−ジケトン化合物を含むガスを供給することによって，前記凹部に露出した前記低誘電率絶縁膜を疎水化しつつ前記エッチングによってダメージを受けた前記低誘電率絶縁膜の膜質を回復させる回復処理工程と，
    を実行させることを特徴とするコンピュータ読み取り可能な記録媒体。
JP2008004951A 2008-01-11 2008-01-11 基板処理方法，基板処理装置，記録媒体 Pending JP2009170547A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008004951A JP2009170547A (ja) 2008-01-11 2008-01-11 基板処理方法，基板処理装置，記録媒体
US12/276,781 US8262921B2 (en) 2008-01-11 2008-11-24 Substrate processing method, substrate processing apparatus and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008004951A JP2009170547A (ja) 2008-01-11 2008-01-11 基板処理方法，基板処理装置，記録媒体

Publications (1)

Publication Number Publication Date
JP2009170547A true JP2009170547A (ja) 2009-07-30

Family

ID=40849753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004951A Pending JP2009170547A (ja) 2008-01-11 2008-01-11 基板処理方法，基板処理装置，記録媒体

Country Status (2)

Country Link
US (1) US8262921B2 (ja)
JP (1) JP2009170547A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110085909A (ko) * 2010-01-20 2011-07-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
KR20160110218A (ko) * 2015-03-11 2016-09-21 에이에스엠 아이피 홀딩 비.브이. 기판 온도를 변경하기 위한 기판 트레이를 이용한 사전-세정 챔버 및 공정
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法
US11302521B2 (en) 2018-04-18 2022-04-12 Tokyo Electron Limited Processing system and processing method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030049A2 (en) * 2002-09-27 2004-04-08 Tokyo Electron Limited A method and system for etching high-k dielectric materials
JP4816545B2 (ja) * 2007-03-30 2011-11-16 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP4924245B2 (ja) * 2007-07-02 2012-04-25 東京エレクトロン株式会社 半導体製造装置、半導体装置の製造方法及び記憶媒体
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
US20100285667A1 (en) * 2009-05-06 2010-11-11 International Business Machines Corporation Method to preserve the critical dimension (cd) of an interconnect structure
KR101807247B1 (ko) * 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951823B2 (en) 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US6764552B1 (en) * 2002-04-18 2004-07-20 Novellus Systems, Inc. Supercritical solutions for cleaning photoresist and post-etch residue from low-k materials
JP5057647B2 (ja) 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4588391B2 (ja) 2004-09-01 2010-12-01 芝浦メカトロニクス株式会社 アッシング方法及びアッシング装置
JP2006111740A (ja) 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
US7479457B2 (en) * 2005-09-08 2009-01-20 Lam Research Corporation Gas mixture for removing photoresist and post etch residue from low-k dielectric material and method of use thereof
JP2007128981A (ja) 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110085909A (ko) * 2010-01-20 2011-07-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
JP2011151141A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd 基板処理方法及び記憶媒体
US8870164B2 (en) 2010-01-20 2014-10-28 Tokyo Electron Limited Substrate processing method and storage medium
KR101671316B1 (ko) * 2010-01-20 2016-11-01 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法
KR20160110218A (ko) * 2015-03-11 2016-09-21 에이에스엠 아이피 홀딩 비.브이. 기판 온도를 변경하기 위한 기판 트레이를 이용한 사전-세정 챔버 및 공정
KR102519095B1 (ko) * 2015-03-11 2023-04-06 에이에스엠 아이피 홀딩 비.브이. 기판 온도를 변경하기 위한 기판 트레이를 이용한 사전-세정 챔버 및 공정
US11302521B2 (en) 2018-04-18 2022-04-12 Tokyo Electron Limited Processing system and processing method

Also Published As

Publication number Publication date
US20090179003A1 (en) 2009-07-16
US8262921B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
JP2009170547A (ja) 基板処理方法，基板処理装置，記録媒体
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
KR100830736B1 (ko) 기판 처리 방법, 전자 디바이스 제조 방법 및 프로그램을기록한 기록 매체
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
JP4800235B2 (ja) 処理方法
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP2010103151A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2010027788A (ja) 銅の異方性ドライエッチング方法および装置
WO2012018010A1 (ja) 基板処理方法および基板処理装置
JPWO2012063901A1 (ja) 半導体装置の製造方法および製造装置
KR101296960B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5272336B2 (ja) 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JP4586626B2 (ja) エッチング方法および半導体装置の製造方法
KR100852520B1 (ko) 전자 디바이스의 제조 방법 및 프로그램을 기록한 기록매체
JP4889376B2 (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置