JP2009170540A

JP2009170540A - Solid-state image pickup device and manufacturing method thereof

Info

Publication number: JP2009170540A
Application number: JP2008004749A
Authority: JP
Inventors: Mitsuru Okikawa; 満沖川
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2008-01-11
Filing date: 2008-01-11
Publication date: 2009-07-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state image pickup device that achieves reduction of floating capacitance while preventing a residue of a material, constituting a wiring layer of a floating diffusion part, from occurring in a stepped part, and a manufacturing method thereof. <P>SOLUTION: A gate electrode 24 is arranged in a semiconductor substrate 11. An insulating film 14 is formed so as to cover a part of the gate electrode 24. A floating diffusion part (FD) is formed so as to be partially exposed on the surface of the semiconductor substrate 11. A wiring layer 6 made of a high-melting-point metal is formed so as to cover the gate electrode 14 and the floating diffusion part. The wiring layer 6 is subjected to isotropic etching. Consequently, the upper part of the floating diffusion part is covered, and the wiring layer 6 is eliminated in other regions excluding a region connected to the gate electrode 24. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、固体撮像素子及び固体撮像素子の製造方法に関し、特に、フローティングディフュージョン領域とゲート電極とを接続する配線層を備えた固体撮像素子及び固体撮像素子の製造方法に関する。 The present invention relates to a solid-state imaging device and a method for manufacturing the solid-state imaging device, and more particularly to a solid-state imaging device including a wiring layer that connects a floating diffusion region and a gate electrode and a manufacturing method for the solid-state imaging device.

エリアセンサ等に用いられる固体撮像素子は、フォトダイオードなどからなる光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を有する電荷転送部とを備えている。また、固体撮像素子には、電荷転送部からの信号電荷を出力電圧に変換するフローティングディフュージョン部（ＦＤ）が形成されている。 A solid-state imaging device used for an area sensor or the like includes a photoelectric conversion unit including a photodiode and a charge transfer unit having a charge transfer electrode for transferring a signal charge from the photoelectric conversion unit. Further, the solid-state imaging device is formed with a floating diffusion portion (FD) that converts the signal charge from the charge transfer portion into an output voltage.

図８及び９は、従来のフローティングディフュージョン部の構成を説明する断面図である。図８において、１０１は半導体基板を示し、１０２はゲート絶縁膜を示し、１０３ａ，１０３ｂはゲート電極を示し、１０４は層間絶縁膜を示し、１０５はアルミニウム配線層を示し、ＦＤは、半導体基板１０１の表面に形成されたフローティングディフュージョン部（浮遊拡散層）を示している。ここで、アルミニウム配線層１０５は、ドライブトランジスタにつなげられたゲート電極１０３ａとＦＤとを電気的に接続し、５００ｎｍから１μｍ程度の厚さで形成されている。このような構成の撮像素子としては、例えば下記特許文献１に示すものがある。 8 and 9 are cross-sectional views illustrating the configuration of a conventional floating diffusion portion. In FIG. 8, 101 indicates a semiconductor substrate, 102 indicates a gate insulating film, 103a and 103b indicate gate electrodes, 104 indicates an interlayer insulating film, 105 indicates an aluminum wiring layer, and FD indicates a semiconductor substrate 101. The floating diffusion part (floating diffusion layer) formed in the surface of is shown. Here, the aluminum wiring layer 105 electrically connects the gate electrode 103a connected to the drive transistor and the FD, and is formed to a thickness of about 500 nm to 1 μm. As an image sensor having such a configuration, for example, there is one shown in Patent Document 1 below.

また、図９において、２０１は半導体基板を示し、２０２はゲート絶縁膜を示し、２０３ａ，２０３ｂはゲート電極を示し、２０４は層間絶縁膜を示し、２０５ａはタングステン薄膜を示し、２０５ｂはタングステン薄膜下のバリアメタル層を示し、ＦＤは、半導体基板２０１の表面に形成されたフローティングディフュージョン部を示している。タングステン薄膜２０５ａとバリアメタル層２０５ｂは、パターンエッチングにより形成される。このような構成の撮像素子としては、例えば下記特許文献２に示すものがある。 In FIG. 9, 201 indicates a semiconductor substrate, 202 indicates a gate insulating film, 203a and 203b indicate gate electrodes, 204 indicates an interlayer insulating film, 205a indicates a tungsten thin film, and 205b indicates a tungsten thin film. FD indicates a floating diffusion portion formed on the surface of the semiconductor substrate 201. The tungsten thin film 205a and the barrier metal layer 205b are formed by pattern etching. As an image sensor having such a configuration, for example, there is one shown in Patent Document 2 below.

米国特許第５３８７５３６号明細書US Pat. No. 5,387,536 特開２０００−２２１２２号公報JP 2000-22122 A

図８に示す固体撮像素子は、アルミニウム配線層１０５の厚さが厚いことに起因して、アルミニウム配線層１０５を形成するときにその端部の段差が大きくなり、リセットトランジスタのゲート電極１０３ｂとの間でカップリング容量（浮遊容量）Ｃ１が大きくなってしまうという問題がある。 In the solid-state imaging device shown in FIG. 8, due to the thickness of the aluminum wiring layer 105, when the aluminum wiring layer 105 is formed, a step at the end thereof becomes large, and the solid-state imaging device has a gap with the gate electrode 103b of the reset transistor. There is a problem in that the coupling capacitance (stray capacitance) C1 increases.

一方、図９の固体撮像素子では、タングステン薄膜２０５ａがアルミニウムに比べて比較的容易に薄膜形成することができ、該タングステン薄膜２０５ａの端部とゲート電極２０３ｂとの間のカップリング容量Ｃ２を小さくすることができる。タングステンによってフローティングディフュージョン部ＦＤの配線層を形成する場合には、異方性エッチングを行うことで高い精度でパターン加工を行うことができる。しかし、ゲート電極の段差部に被覆されたタングステン薄膜は、異方性エッチングでの除去が困難であり、エッチングの後で段差部にタングステンの残渣Ｗが発生してしまうことがあった。このため、従来では、タングステンの残渣Ｗを除去するため、フローティングディフュージョン部ＦＤの配線層をレジストなどの保護膜で覆ったうえで、別途エッチングによって残渣Ｗを除去する必要があった。 On the other hand, in the solid-state imaging device of FIG. 9, the tungsten thin film 205a can be formed relatively easily as compared with aluminum, and the coupling capacitance C2 between the end of the tungsten thin film 205a and the gate electrode 203b is reduced. can do. When the wiring layer of the floating diffusion portion FD is formed of tungsten, pattern processing can be performed with high accuracy by performing anisotropic etching. However, the tungsten thin film coated on the step portion of the gate electrode is difficult to remove by anisotropic etching, and a tungsten residue W may be generated in the step portion after the etching. For this reason, conventionally, in order to remove the tungsten residue W, it was necessary to cover the wiring layer of the floating diffusion portion FD with a protective film such as a resist and then remove the residue W by etching.

本発明は、上記事情に鑑みてなされたもので、その目的は、フローティングディフュージョン部の配線層を構成する材料の残渣が段差部に生じてしまうことを防止でき、浮遊容量を小さくできる固体撮像素子及び固体撮像素子の製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to prevent a residue of a material constituting the wiring layer of the floating diffusion portion from occurring in the stepped portion, and to reduce the stray capacitance. And providing a method of manufacturing a solid-state imaging device.

本発明の上記目的は、下記によって達成される。
（１）半導体基板と、信号電荷を転送する電荷転送部と、信号電荷を電圧に変換するフローティングディフュージョン部と、前記半導体基板上に配設されたゲート電極と、前記フローティングディフュージョン部と前記ゲート電極とを接続し、金属からなる配線層とを備えた固体撮像素子の製造方法であって、前記半導体基板に前記ゲート電極を配設し、前記ゲート電極の一部を覆うように絶縁膜を形成し、前記半導体基板の表面に一部が露呈するように前記フローティングディフュージョン部を形成し、前記ゲート電極及び前記フローティングディフュージョン部を覆うように前記配線層を形成し、該配線層を等方性エッチングすることで、前記フローティングディフュージョン部の上部を覆うとともに前記ゲート電極に接続する領域を除く他の領域の該配線層を除去することを特徴とする固体撮像素子の製造方法。
（２）前記半導体基板の撮像領域に形成された遮光膜を前記金属で形成し、前記撮像領域以外をマスクして前記遮光膜を異方性エッチングによりパターン形成し、前記撮像領域をマスクして前記配線層の等方性エッチングを行うことを特徴とする上記（１）に記載の固体撮像素子の製造方法。
（３）前記配線層を形成する前に、前記ゲート電極及び前記フローティングディフュージョン部を覆うようにチタンタングステン、又は、チタンナイトライド、又は、チタンとチタンナイトライドからなるバリアメタルを形成し、該バリアメタル上に前記配線層を形成することを特徴とする上記（１）又は（２）に記載の固体撮像素子の製造方法。
（４）前記配線層をＣＶＤで形成することを特徴とする上記（１）から（３）のいずれか１つに記載の固体撮像素子の製造方法。
（５）前記配線層の厚さが、等方性エッチングを行う際にフローティングディフュージョン部の上に形成するレジスト層と前記ゲート電極と前記絶縁膜とが重なりあう領域の最小寸法と前記絶縁層の厚さとの合計より小さいことを特徴とする上記（１）から（４）のいずれか１つに記載の固体撮像素子の製造方法。
（６）前記金属がタングステンであることを特徴とする上記（１）から（５）のいずれか１つに記載の固体撮像素子の製造方法。
（７）半導体基板と、信号電荷を転送する電荷転送部とを備えた固体撮像素子であって、
前記半導体基板の表面に一部が露呈するように形成された、信号電荷を電圧に変換するフローティングディフュージョン領域と、
前記半導体基板上に配設されたゲート電極と、
前記フローティングディフュージョン領域と前記ゲート電極とを接続し、金属から構成された配線層とを備え、
前記配線層の端部に等方性エッチングにより形成された斜面が形成されていることを特徴とする固体撮像素子。
（８）前記配線層の下面に、チタンタングステン、チタンナイトライド、又は、チタンとチタンナイトライドからなるバリアメタルが形成されていることを特徴とする上記（７）に記載の固体撮像素子。 The above object of the present invention is achieved by the following.
(1) a semiconductor substrate, a charge transfer unit that transfers signal charges, a floating diffusion unit that converts signal charges into voltage, a gate electrode disposed on the semiconductor substrate, the floating diffusion unit, and the gate electrode And a wiring layer made of a metal, wherein the gate electrode is disposed on the semiconductor substrate, and an insulating film is formed so as to cover a part of the gate electrode Forming the floating diffusion portion so that a part of the surface of the semiconductor substrate is exposed, forming the wiring layer so as to cover the gate electrode and the floating diffusion portion, and isotropically etching the wiring layer. As a result, the upper portion of the floating diffusion portion is covered and the region connected to the gate electrode is excluded. Method for manufacturing a solid-state imaging device characterized by removing the wiring layer in the other region.
(2) The light shielding film formed in the imaging region of the semiconductor substrate is formed of the metal, the light shielding film is patterned by anisotropic etching while masking other than the imaging region, and the imaging region is masked. The method for manufacturing a solid-state imaging device according to (1), wherein isotropic etching of the wiring layer is performed.
(3) Before forming the wiring layer, a barrier metal made of titanium tungsten, titanium nitride, or titanium and titanium nitride is formed so as to cover the gate electrode and the floating diffusion portion, and the barrier The method for manufacturing a solid-state imaging device according to (1) or (2), wherein the wiring layer is formed on a metal.
(4) The method for manufacturing a solid-state imaging device according to any one of (1) to (3), wherein the wiring layer is formed by CVD.
(5) The thickness of the wiring layer is such that the minimum dimension of the region where the resist layer, the gate electrode and the insulating film overlap each other when the isotropic etching is performed, and the insulating layer The method for manufacturing a solid-state imaging device according to any one of (1) to (4), wherein the manufacturing method is smaller than a total thickness.
(6) The method for manufacturing a solid-state imaging element according to any one of (1) to (5), wherein the metal is tungsten.
(7) A solid-state imaging device including a semiconductor substrate and a charge transfer unit that transfers signal charges,
A floating diffusion region for converting a signal charge into a voltage formed so as to be partially exposed on the surface of the semiconductor substrate;
A gate electrode disposed on the semiconductor substrate;
Connecting the floating diffusion region and the gate electrode, and comprising a wiring layer made of metal,
A solid-state imaging device, wherein a slope formed by isotropic etching is formed at an end of the wiring layer.
(8) The solid-state imaging device according to (7), wherein a barrier metal made of titanium tungsten, titanium nitride, or titanium and titanium nitride is formed on the lower surface of the wiring layer.

本発明では、ゲート電極及びフローティングディフュージョン部上に形成された配線層を等方性エッチングにより除去するため、段差部の側面に堆積する金属をより確実に除去することができ、残渣の発生を抑えることができる。また、配線層にタングステンを用いれば、アルミニウムに比べて薄くすることができるため、配線層の厚さを薄くすることでリセットドレイン側のゲート電極との間の浮遊容量を小さくすることができる。 In the present invention, since the wiring layer formed on the gate electrode and the floating diffusion portion is removed by isotropic etching, the metal deposited on the side surface of the step portion can be more reliably removed, and the generation of residues is suppressed. be able to. Further, if tungsten is used for the wiring layer, it can be made thinner than aluminum. Therefore, the stray capacitance between the gate electrode on the reset drain side can be reduced by reducing the thickness of the wiring layer.

また、本発明にかかる固体撮像素子によれば、配線層を等方性エッチングによってパターン形成するため、エッチング後に形成された配線層の端部には、エッチングの際のアンダーカットによって半導体基板の表面の垂直方向に対して傾斜する斜面が形成される。 Further, according to the solid-state imaging device according to the present invention, the wiring layer is patterned by isotropic etching, and therefore, the end of the wiring layer formed after etching is formed on the surface of the semiconductor substrate by undercut during etching. A slope inclined with respect to the vertical direction is formed.

本発明によれば、フローティングディフュージョン部の配線層を構成する材料の残渣が段差部に生じてしまうことを防止でき、浮遊容量を小さくできる固体撮像素子及び固体撮像素子の製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, it can prevent that the residue of the material which comprises the wiring layer of a floating diffusion part arises in a level | step-difference part, and can provide the manufacturing method of a solid-state image sensor and solid-state image sensor which can make stray capacitance small.

以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる固体撮像素子のフローティングディフュージョン部を含む配線部を示す平面図である。図２は、フローティングディフュージョン部の配線構造を示す断面図である。本実施形態の固体撮像素子は、画素部を有する撮像領域を有し、該撮像領域の周囲にフローティングディフュージョン部の配線構造を有している。撮像領域の画素部の構成は、後述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a plan view showing a wiring portion including a floating diffusion portion of a solid-state imaging device according to the present invention. FIG. 2 is a cross-sectional view showing the wiring structure of the floating diffusion portion. The solid-state imaging device of the present embodiment has an imaging region having a pixel portion, and has a wiring structure of a floating diffusion portion around the imaging region. The configuration of the pixel portion in the imaging area will be described later.

図１に示すように、配線部２０は、撮像領域において生成された信号電荷を転送する電荷転送部（具体的には、水平電荷転送部）側に接続された電極２１と、前記電極２１から転送された信号電荷を電圧に変換するためのフローティングデフュージョン部ＦＤ（以下、単にＦＤともいう。）と、ＦＤに近接するリセットゲート電極２３と、リセットドレイン領域２２とを有している。また、ＦＤに後述する配線層によって電気的に接続され、出力部側に接続されたゲート電極２４とを有している。リセットゲート電極２３、ゲート電極２４は、ドープトアモルファスシリコンなどによって形成されている。 As shown in FIG. 1, the wiring section 20 includes an electrode 21 connected to a charge transfer section (specifically, a horizontal charge transfer section) that transfers signal charges generated in the imaging region, and the electrode 21. It has a floating diffusion portion FD (hereinafter also simply referred to as FD) for converting the transferred signal charge into a voltage, a reset gate electrode 23 adjacent to the FD, and a reset drain region 22. In addition, the gate electrode 24 is electrically connected to the FD by a wiring layer to be described later and connected to the output portion side. The reset gate electrode 23 and the gate electrode 24 are formed of doped amorphous silicon or the like.

ＦＤは、シリコンからなる半導体基板１１の表面に高濃度の不純物イオンをイオン注入して形成された高濃度の不純物拡散層によって構成されている。本実施形態では、半導体基板１１の表面側のＮ型不純物拡散層に、高濃度のＮ+型不純物をイオン注入することでＦＤを形成する。ＦＤは、半導体基板の表面に一部が露呈するように形成されている。 The FD is composed of a high-concentration impurity diffusion layer formed by implanting high-concentration impurity ions into the surface of a semiconductor substrate 11 made of silicon. In the present embodiment, the FD is formed by ion-implanting high concentration N + -type impurities into the N-type impurity diffusion layer on the surface side of the semiconductor substrate 11. The FD is formed so as to be partially exposed on the surface of the semiconductor substrate.

半導体基板１１には、ゲート絶縁膜１２が形成され、ゲート絶縁膜１２上にリセットゲート電極２３とゲート電極２４とがそれぞれパターン形成されている。ゲート電極２４の下のゲート絶縁膜１２には、素子分離領域１２ａが形成されている。ゲート絶縁膜１２、リセットゲート電極２３、ゲート電極２４を覆うように絶縁膜１４が形成されている。ＦＤの上部は、ゲート絶縁膜１２、絶縁膜１４が除去され、露呈した領域がコンタクト領域として機能し、該コンタクト領域を覆うようにタングステンからなる配線層６が形成されている。配線層６は、一部がゲート電極２４と接触するようにパターン形成されている。配線層６の端部に等方性エッチングにより形成された斜面６ａが形成されている。配線層６は、タングステンに限定されず、その他の金属を用いてもよい。配線層６にタングステンを用いれば、アルミニウムに比べて薄くすることができるため、配線層６の厚さを薄くすることでリセットゲート電極２３との間の浮遊容量を小さくすることができる。 A gate insulating film 12 is formed on the semiconductor substrate 11, and a reset gate electrode 23 and a gate electrode 24 are patterned on the gate insulating film 12. In the gate insulating film 12 below the gate electrode 24, an element isolation region 12a is formed. An insulating film 14 is formed so as to cover the gate insulating film 12, the reset gate electrode 23, and the gate electrode 24. Over the FD, the gate insulating film 12 and the insulating film 14 are removed, and the exposed region functions as a contact region, and a wiring layer 6 made of tungsten is formed so as to cover the contact region. The wiring layer 6 is patterned so that a part thereof is in contact with the gate electrode 24. A slope 6 a formed by isotropic etching is formed at the end of the wiring layer 6. The wiring layer 6 is not limited to tungsten, and other metals may be used. If tungsten is used for the wiring layer 6, it can be made thinner than aluminum, so that the stray capacitance with the reset gate electrode 23 can be reduced by reducing the thickness of the wiring layer 6.

図３は、本発明にかかる撮像領域の構成の一例を示す断面図である。図４は、撮像領域の構成を示す平面図である。図３は、図４のＡ−Ａ線断面を見た状態を示している。 FIG. 3 is a cross-sectional view showing an example of the configuration of the imaging region according to the present invention. FIG. 4 is a plan view showing the configuration of the imaging region. FIG. 3 shows a state in which a cross section along line AA in FIG. 4 is seen.

半導体基板１１には、複数のフォトダイオード領域（光電変換部）３０が形成され、フォトダイオード領域３０で検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード領域３０の間に形成される。なお、半導体基板１１内に形成される素子領域については省略した。 In the semiconductor substrate 11, a plurality of photodiode regions (photoelectric conversion units) 30 are formed, and a charge transfer unit 40 for transferring signal charges detected in the photodiode region 30 is formed between the photodiode regions 30. The Note that an element region formed in the semiconductor substrate 11 is omitted.

電荷転送電極によって転送される信号電荷が移動する電荷転送チャネルは、図２では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。 Although not shown in FIG. 2, the charge transfer channel through which the signal charge transferred by the charge transfer electrode moves is formed in a direction crossing the direction in which the charge transfer unit 40 extends.

なお、図２においては、電極間絶縁膜の内、フォトダイオード領域３０と電荷転送部４０との境界近傍に形成されるものの記載を省略している。 In FIG. 2, the description of the interelectrode insulating film formed near the boundary between the photodiode region 30 and the charge transfer unit 40 is omitted.

また、半導体基板１１内には、フォトダイオード領域３０、電荷転送チャネル、チャネルストップ領域（図示せず）、電荷読み出し領域（図示せず）が形成され、半導体基板１１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜４と電荷転送電極３（第１層ドープトアモルファスシリコン膜３ａからなる第１の電極、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極）が形成され、単層電極構造を構成している。なお、電極構造は、単層に限定されず、例えば、第１の電極及び第２の電極のうち一方が他方の上に一部を積層させた多層電極構造とすることもできる。 A photodiode region 30, a charge transfer channel, a channel stop region (not shown), and a charge readout region (not shown) are formed in the semiconductor substrate 11. A gate oxide film 2 is formed on the surface of the semiconductor substrate 11. Is formed. On the surface of the gate oxide film 2, an interelectrode insulating film 4 made of a silicon oxide film and a charge transfer electrode 3 (a first electrode made of a first layer doped amorphous silicon film 3a, a second layer doped amorphous silicon film 3b, Second electrode) is formed, forming a single-layer electrode structure. Note that the electrode structure is not limited to a single layer, and for example, a multilayer electrode structure in which one of the first electrode and the second electrode is partially stacked on the other may be employed.

遮光膜６は、フォトダイオード領域３０の上部の開口を規定するように反射防止膜５上に形成され、図２に示す配線層６と同じタングステン薄膜から形成されている。なおこの反射防止膜５と遮光膜６との間には、図示しないがＴＥＯＳ膜や、チタンナイトライド（ＴｉＮ）などの密着性層などを形成してもよい。 The light shielding film 6 is formed on the antireflection film 5 so as to define the opening above the photodiode region 30, and is formed of the same tungsten thin film as the wiring layer 6 shown in FIG. Although not shown, a TEOS film or an adhesive layer such as titanium nitride (TiN) may be formed between the antireflection film 5 and the light shielding film 6.

なお、図示しないが、遮光膜６の上層には、中間層が形成され、この中間層の上方には、さらにカラーフィルタ、マイクロレンズが設けられる。また、カラーフィルタとマイクロレンズとの間には、必要に応じて絶縁性の透明樹脂等からなる平坦化層が形成されていてもよい。なお、本実施形態では、画素配列が、所謂、ハニカム構造であるが、正方格子状に配列した構造とすることもできる。 Although not shown, an intermediate layer is formed above the light shielding film 6, and a color filter and a microlens are further provided above the intermediate layer. Further, a planarization layer made of an insulating transparent resin or the like may be formed between the color filter and the microlens as necessary. In the present embodiment, the pixel array has a so-called honeycomb structure, but a pixel array may be arranged.

次に、本実施形態の固体撮像素子の配線部の製造手順を説明する。
図５は、固体撮像素子の配線部の製造手順を示す断面図である。図５（ａ）に示すように、先ず、半導体基板１１にゲート絶縁膜１２を形成する。ゲート絶縁膜１２は、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜とを積層した、所謂、ＯＮＯ膜構造とすることができ、または、窒化シリコン膜と酸化シリコン膜とを積層した２層構造としてもよい。ゲート絶縁膜１２の上に、リセットゲート電極２３とゲート電極２４とをパターン形成する。そして、ゲート絶縁膜１２に酸化シリコン膜などの絶縁膜１４を形成し、リセットゲート電極２３とゲート電極２４とを覆う。 Next, the manufacturing procedure of the wiring part of the solid-state image sensor of this embodiment will be described.
FIG. 5 is a cross-sectional view illustrating the manufacturing procedure of the wiring portion of the solid-state imaging device. As shown in FIG. 5A, first, the gate insulating film 12 is formed on the semiconductor substrate 11. The gate insulating film 12 can have a so-called ONO film structure in which a silicon oxide film, a silicon nitride film, and a silicon oxide film are stacked, or a two-layer structure in which a silicon nitride film and a silicon oxide film are stacked. Also good. A reset gate electrode 23 and a gate electrode 24 are pattern-formed on the gate insulating film 12. Then, an insulating film 14 such as a silicon oxide film is formed on the gate insulating film 12 to cover the reset gate electrode 23 and the gate electrode 24.

次に、図５（ｂ）に示すように、コンタクト領域のゲート絶縁膜１２と絶縁膜１４を除去し、高濃度の不純物をイオン注入することによって、半導体基板１１の表面にＦＤを形成する。 Next, as shown in FIG. 5B, the gate insulating film 12 and the insulating film 14 in the contact region are removed, and high concentration impurities are ion-implanted to form an FD on the surface of the semiconductor substrate 11.

図５（ｃ）に示すように、ＦＤを形成した後、半導体基板１１の全面にタングステン薄膜からなる配線層６をＣＶＤ（Chemical Vapor Deposition）によって形成する。本実施形態では、配線層６を形成するのと同時に、撮像領域の遮光膜６を形成する。配線層６は、ＰＶＤ（Physical Vapor Deposition）によっても形成できる。 As shown in FIG. 5C, after the FD is formed, a wiring layer 6 made of a tungsten thin film is formed on the entire surface of the semiconductor substrate 11 by CVD (Chemical Vapor Deposition). In the present embodiment, the light shielding film 6 in the imaging region is formed simultaneously with the formation of the wiring layer 6. The wiring layer 6 can also be formed by PVD (Physical Vapor Deposition).

図６は、固体撮像素子の配線部をエッチングするときの状態を示す断面図である。エッチングする前に、配線層６において、ＦＤの上部を覆うとともにゲート電極２４に接続する領域の上部にレジストＲをパターン形成する。この状態で等方性エッチングを行い、レジストＲを形成した領域を除く他の領域の配線層６を除去する。等方性エッチングは、異方性エッチングと異なり、全方向に対して均一の速度でエッチングが進行する。このため、段差部の側面などに堆積した配線層６のエッチング残りの発生をより確実に防止することができる。 FIG. 6 is a cross-sectional view showing a state when the wiring portion of the solid-state imaging device is etched. Before the etching, a resist R is patterned in the wiring layer 6 so as to cover the upper part of the FD and to be connected to the gate electrode 24. In this state, isotropic etching is performed to remove the wiring layer 6 in other regions except the region where the resist R is formed. Isotropic etching differs from anisotropic etching in that etching proceeds at a uniform rate in all directions. For this reason, it is possible to more reliably prevent etching residue of the wiring layer 6 deposited on the side surface of the stepped portion or the like.

また、等方性エッチングで配線層６をパターン形成した場合には、レジストＲと接した、配線層６の端部もある程度、エッチング除去されるため、該端部にアンダーカットＵによる斜面６ａが形成される。 Further, when the wiring layer 6 is patterned by isotropic etching, the end portion of the wiring layer 6 that is in contact with the resist R is also etched away to some extent, so that a slope 6a due to the undercut U is formed at the end portion. It is formed.

本実施形態のように、撮像領域の遮光膜６を配線層６と同じタングステン薄膜で形成している場合には、撮像領域以外をマスクして遮光膜６を高い加工精度を有する異方性エッチングによりパターン形成し、撮像領域をマスクして上述のように配線層６の等方性エッチングを行ってもよい。このとき、撮像領域の遮光膜６の異方性エッチングを行う工程と、配線層６の等方性エッチングを行う工程との順番は変更可能である。 When the light shielding film 6 in the imaging region is formed of the same tungsten thin film as the wiring layer 6 as in this embodiment, anisotropic etching with high processing accuracy is performed by masking the light shielding film 6 except for the imaging region. The pattern may be formed by the above, and the imaging region may be masked and the wiring layer 6 may be isotropically etched as described above. At this time, the order of the step of performing anisotropic etching of the light shielding film 6 in the imaging region and the step of performing isotropic etching of the wiring layer 6 can be changed.

また、配線層６を形成する前に、ゲート電極２４及びＦＤを覆うようにチタンタングステン、チタンナイトライド、又は、チタンとチタンナイトライドからなるバリアメタルを形成し、該バリアメタル上に配線層６を形成してもよい。バリアメタルをチタンとチタンナイトライドから形成した場合には、形成したバリアメタルに窒素を含む雰囲気で熱処理を行う。こうすることで、配線層６を積層する場合の密着性を良好にすることができる。 Before forming the wiring layer 6, a barrier metal made of titanium tungsten, titanium nitride, or titanium and titanium nitride is formed so as to cover the gate electrode 24 and the FD, and the wiring layer 6 is formed on the barrier metal. May be formed. When the barrier metal is formed from titanium and titanium nitride, heat treatment is performed in an atmosphere containing nitrogen in the formed barrier metal. By doing so, the adhesion when the wiring layer 6 is laminated can be improved.

図７は、エッチング時の配線部の状態を示す拡大断面図である。
等方性エッチングは、異方性エッチングのように一定の方向のみにエッチングが進行するわけではなく、全ての方向に進行するため、絶縁膜１４の下部のゲート電極２４が露呈することを防止するためエッチングをある程度制限することが好ましい。図７に示すように、配線層６の厚さをＴｗとし、絶縁膜１４の厚さをＴｉとし、ＦＤの上に形成するレジスト層と前記ゲート電極及び絶縁膜１４が重なりあう領域の最小寸法Ｄ（図７では、図中左右方向の寸法とした。）としたとき、配線層６の厚さＴｗが、最小寸法Ｄと絶縁膜の厚さＴｉとの合計より小さいことが好ましい。理由としては、レジストＲと絶縁膜１４との間の配線層６が、等方性エッチング時において、図７中の破線矢印に進行することを想定した場合に、最小寸法Ｄと絶縁膜の厚さＴｉとの合計より大きい寸法の厚さとすることで、絶縁膜１４の下部のゲート電極２４の上面の配線層６がエッチングにより除去されることを防止できるためである。 FIG. 7 is an enlarged cross-sectional view showing the state of the wiring part during etching.
Isotropic etching does not progress only in a certain direction as in anisotropic etching, but proceeds in all directions, so that the gate electrode 24 under the insulating film 14 is prevented from being exposed. Therefore, it is preferable to limit etching to some extent. As shown in FIG. 7, the thickness of the wiring layer 6 is Tw, the thickness of the insulating film 14 is Ti, and the minimum dimension of the region where the gate electrode and the insulating film 14 overlap with the resist layer formed on the FD. Assuming D (in FIG. 7, the horizontal dimension in the drawing), the thickness Tw of the wiring layer 6 is preferably smaller than the sum of the minimum dimension D and the thickness Ti of the insulating film. The reason is that the minimum dimension D and the thickness of the insulating film are assumed when the wiring layer 6 between the resist R and the insulating film 14 is assumed to proceed in the direction of a broken line arrow in FIG. 7 during isotropic etching. This is because the wiring layer 6 on the upper surface of the gate electrode 24 below the insulating film 14 can be prevented from being removed by etching by setting the thickness to a size larger than the total thickness Ti.

本発明によれば、ゲート電極１２及びＦＤ上に形成された配線層６を等方性エッチングにより除去するため、段差部の側面に堆積するタングステンをより確実に除去することができ、残渣の発生を抑えることができる。また、配線層６にタングステンを用いることで、アルミニウムに比べて薄くすることができるため、配線層６の厚さを薄くすることでリセットドレイン側のゲート電極との間の浮遊容量を小さくすることができる。 According to the present invention, since the wiring layer 6 formed on the gate electrode 12 and the FD is removed by isotropic etching, tungsten deposited on the side surface of the step portion can be more reliably removed, and the generation of residue Can be suppressed. Further, since tungsten can be made thinner than aluminum by using tungsten for the wiring layer 6, the stray capacitance between the gate electrode on the reset drain side can be reduced by reducing the thickness of the wiring layer 6. Can do.

固体撮像素子のフローティングディフュージョン部を含む配線部を示す平面図である。It is a top view which shows the wiring part containing the floating diffusion part of a solid-state image sensor. フローティングディフュージョン部の配線構造を示す断面図である。It is sectional drawing which shows the wiring structure of a floating diffusion part. 本発明にかかる固体撮像素子の撮像領域の構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the imaging region of the solid-state image sensor concerning this invention. 撮像領域の構成を示す平面図である。It is a top view which shows the structure of an imaging area. 固体撮像素子の配線部の製造手順を示す断面図である。It is sectional drawing which shows the manufacture procedure of the wiring part of a solid-state image sensor. 配線部をエッチングするときの状態を示す断面図である。It is sectional drawing which shows a state when etching a wiring part. エッチング時の配線部の状態を示す拡大断面図である。It is an expanded sectional view which shows the state of the wiring part at the time of an etching. 従来のフローティングディフュージョン部の構成を説明する断面図である。It is sectional drawing explaining the structure of the conventional floating diffusion part. 従来のフローティングディフュージョン部の構成を説明する断面図である。It is sectional drawing explaining the structure of the conventional floating diffusion part.

符号の説明Explanation of symbols

１１半導体基板
１２ゲート絶縁膜
２０配線部
２４ゲート電極
３０フォトダイオード領域
４０電荷転送部
ＦＤフローティングディフュージョン部 11 Semiconductor substrate 12 Gate insulating film 20 Wiring portion 24 Gate electrode 30 Photodiode region 40 Charge transfer portion FD Floating diffusion portion

Claims

半導体基板と、信号電荷を転送する電荷転送部と、信号電荷を電圧に変換するフローティングディフュージョン部と、前記半導体基板上に配設されたゲート電極と、前記フローティングディフュージョン部と前記ゲート電極とを接続し、金属からなる配線層とを備えた固体撮像素子の製造方法であって、
前記半導体基板に前記ゲート電極を配設し、前記ゲート電極の一部を覆うように絶縁膜を形成し、前記半導体基板の表面に一部が露呈するように前記フローティングディフュージョン部を形成し、前記ゲート電極及び前記フローティングディフュージョン部を覆うように前記配線層を形成し、該配線層を等方性エッチングすることで、前記フローティングディフュージョン部の上部を覆うとともに前記ゲート電極に接続する領域を除く他の領域の該配線層を除去することを特徴とする固体撮像素子の製造方法。 Connecting a semiconductor substrate, a charge transfer unit that transfers signal charges, a floating diffusion unit that converts signal charges into voltage, a gate electrode disposed on the semiconductor substrate, and the floating diffusion unit and the gate electrode And a manufacturing method of a solid-state imaging device comprising a wiring layer made of metal,
The gate electrode is disposed on the semiconductor substrate, an insulating film is formed so as to cover a part of the gate electrode, the floating diffusion part is formed so that a part is exposed on the surface of the semiconductor substrate, The wiring layer is formed so as to cover the gate electrode and the floating diffusion portion, and the wiring layer is isotropically etched to cover the upper portion of the floating diffusion portion and exclude the region connected to the gate electrode. A method for manufacturing a solid-state imaging device, wherein the wiring layer in the region is removed.

前記半導体基板の撮像領域に形成された遮光膜を前記金属で形成し、前記撮像領域以外をマスクして前記遮光膜を異方性エッチングによりパターン形成し、前記撮像領域をマスクして前記配線層の等方性エッチングを行うことを特徴とする請求項１に記載の固体撮像素子の製造方法。 The light shielding film formed in the imaging region of the semiconductor substrate is formed of the metal, the light shielding film is patterned by anisotropic etching while masking areas other than the imaging region, and the wiring layer is masked by imaging the imaging region. The method for manufacturing a solid-state imaging device according to claim 1, wherein isotropic etching is performed.

前記配線層を形成する前に、前記ゲート電極及び前記フローティングディフュージョン部を覆うようにチタンタングステン、又は、チタンナイトライド、又は、チタンとチタンナイトライドからなるバリアメタルを形成し、該バリアメタル上に前記配線層を形成することを特徴とする請求項１又は２に記載の固体撮像素子の製造方法。 Before forming the wiring layer, a barrier metal made of titanium tungsten, titanium nitride, or titanium and titanium nitride is formed so as to cover the gate electrode and the floating diffusion portion, and the barrier metal is formed on the barrier metal. The method for manufacturing a solid-state imaging device according to claim 1, wherein the wiring layer is formed.

前記配線層をＣＶＤで形成することを特徴とする請求項１から３のいずれか１つに記載の固体撮像素子の製造方法。 The method for manufacturing a solid-state imaging device according to claim 1, wherein the wiring layer is formed by CVD.

前記配線層の厚さが、等方性エッチングを行う際にフローティングディフュージョン部の上に形成するレジスト層と前記ゲート電極と前記絶縁膜とが重なりあう領域の最小寸法と前記絶縁層の厚さとの合計より小さいことを特徴とする請求項１から４のいずれか１つに記載の固体撮像素子の製造方法。 The thickness of the wiring layer is the minimum dimension of the region where the resist layer, the gate electrode, and the insulating film overlap each other when the isotropic etching is performed, and the thickness of the insulating layer. 5. The method for manufacturing a solid-state imaging device according to claim 1, wherein the manufacturing method is smaller than the total.

前記金属がタングステンであることを特徴とする請求項１から５のいずれか１つに記載の固体撮像素子の製造方法。 6. The method for manufacturing a solid-state imaging device according to claim 1, wherein the metal is tungsten.

半導体基板と、信号電荷を転送する電荷転送部とを備えた固体撮像素子であって、
前記半導体基板の表面に一部が露呈するように形成された、信号電荷を電圧に変換するフローティングディフュージョン領域と、
前記半導体基板上に配設されたゲート電極と、
前記フローティングディフュージョン領域と前記ゲート電極とを接続し、金属から構成された配線層とを備え、
前記配線層の端部に等方性エッチングにより形成された斜面が形成されていることを特徴とする固体撮像素子。 A solid-state imaging device including a semiconductor substrate and a charge transfer unit that transfers signal charges,
A floating diffusion region for converting a signal charge into a voltage formed so as to be partially exposed on the surface of the semiconductor substrate;
A gate electrode disposed on the semiconductor substrate;
Connecting the floating diffusion region and the gate electrode, and comprising a wiring layer made of metal,
A solid-state imaging device, wherein a slope formed by isotropic etching is formed at an end of the wiring layer.

前記配線層の下面に、チタンタングステン、チタンナイトライド、又は、チタンとチタンナイトライドからなるバリアメタルが形成されていることを特徴とする請求項７に記載の固体撮像素子。 8. The solid-state imaging device according to claim 7, wherein a barrier metal made of titanium tungsten, titanium nitride, or titanium and titanium nitride is formed on the lower surface of the wiring layer.