JP2009163183A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】動画擬似輪郭及び動画ボケを防止することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】１つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列されたプラズマディスプレイパネル（１０）と、前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを１組として同一表示データを基に表示するために前記表示電極に電圧を供給する駆動回路（２０，３０）と、画像信号を基に画像の動きを検出する動き検出回路（１４０）と、前記画像の動きに応じて、前記１組みを構成する前記偶数表示ラインのサステインパルス数及び前記奇数表示ラインのサステインパルス数の比率を決定する比率決定回路（１６０，１７０）とを有するプラズマディスプレイ装置が提供される。
【選択図】図１

Description

本発明は、プラズマディスプレイ装置に関する。

プラズマディスプレイ装置は、サブフレーム法により階調表現しているため、動画擬似輪郭、又は早い動きでの動画ボケが発生する。

特許文献１には、パネル部と、奇数フレームと偶数フレームとで構成されるインターレース信号の処理手段と、１フレーム期間を複数個のサブフレームに分割し、前記パネル部の上下に隣接する２つのセルを１つの組として、前記インターレース信号の１水平走査ラインに対応する信号で駆動する駆動部とを有し、前記駆動部は、前記複数のサブフレームのうちの少なくとも１つのサブフレームでの、前記２つのセルの各々の発光強度を異ならせるように駆動することを特徴とするプラズマディスプレイモジュールが記載されている。

図１５は、特許文献１のプラズマディスプレイモジュールの駆動方法を示す図である。奇数フレーム及び偶数フレームのそれぞれにおいて上下の隣接する２ラインＯＬ及びＥＬを組みとして同一データを書き込む。サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓを有する。サステイン期間Ｔｓの発光期間が輝度に相当する。ラインＯＬが全点灯したときの輝度はＬであり、ラインＥＬが全点灯したときの輝度がＲ×Ｌである。この発光強度比Ｒを０から１のいずれかの割合とすることにより輝度を向上させることができる。

また、下記の特許文献２には、同じ方向に隣接して伸び、各表示セルの発光動作を行う表示電極と、各表示セルを分離する隔壁とを備え、前記表示電極のすべての間で表示ラインが形成されるドットマトリクス型ＡＣプラズマディスプレイパネルをインターレース方式で駆動する駆動方法であって、インターレース信号の１ラインのデータを、隣接する２ラインで同時に表示し、奇フィールドと偶フィールドで、前記２ラインの表示重心をずらすことを特徴とするプラズマディスプレイパネルの駆動方法が記載されている。

図１６は、特許文献２のプラズマディスプレイパネルの駆動方法を示す図である。奇数フィールドと偶数フィールドとで、前記隣接する２ラインの組みを１ラインずらしたライン同士で組みにすることにより垂直解像度の低下を抑制することができる。

国際公開第２００７／００４３０５号パンフレット 特開２００３−２３３３４６号公報

本発明の目的は、動画擬似輪郭及び動画ボケを防止することができるプラズマディスプレイ装置を提供することである。

本発明のプラズマディスプレイ装置は、１つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを１組として同一表示データを基に表示するために前記表示電極に電圧を供給する駆動回路と、画像信号を基に画像の動きを検出する動き検出回路と、前記画像の動きに応じて、前記１組みを構成する前記偶数表示ラインのサステインパルス数及び前記奇数表示ラインのサステインパルス数の比率を決定する比率決定回路とを有し、前記駆動回路は、前記決定された比率のサステインパルス数のサステインパルスを前記表示電極に供給することを特徴とする。

画像の動きに応じてサステインパルス数の比率を決定することにより、動画擬似輪郭及び動画ボケを防止することができる。

図１は、本発明の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。Ａ／Ｄコンバータ１１０は、入力アナログ画像信号Ａ１をデジタル画像信号Ａ２に変換し、タイミング信号Ａ３及びパリティ信号Ａ４を出力する。中間調生成回路１２０は、入力画像信号Ａ２を限られたビット数の点灯パターンで表示するために、誤差拡散やディザ処理にて中間調を生成する。例えば、中間調生成回路１２０は、整数部及び小数部を有する入力画像信号Ａ２の小数部を誤差拡散し、整数部からなる画像信号をサブフレーム（ＳＦ）変換回路１３０に出力する。サブフレーム変換回路１３０は、中間調生成回路１２０から出力された画像信号を各サブフレームの点灯パターンに変換する。サブフレームについては、後に図１２（Ａ）を参照しながら説明する。動き検出回路１４０は、入力画像信号Ａ２中の動いた画素を動きとして検出する。動き量判定回路１５０は、動き検出回路１４０で検出された動いた画素の数、又は動いた画素の動きの速さに応じて、動き量判定信号ＭＶを決定する。動き量判定信号ＭＶは、動いた画素の数が多いほど、又は動いた画素の動きが速いほど大きな値となる。静止画の場合は、動き量判定信号ＭＶは０となる。発光強度比算出処理回路１６０は、タイミング信号Ａ３を入力し、動き量判定信号ＭＶの値に応じて発光強度比を算出する。サステイン数配分回路１７０は、発光強度比算出処理回路１６０で算出した発光強度比に応じて、サブフレーム毎に隣接する２ラインにサステインパルス数を配分する。駆動信号生成回路１８０は、サステイン数配分回路１７０により配分されたサステインパルス数を基に、隣接する２ラインの組みを同時点灯するための駆動信号を生成する。選択スイッチ１９０は、パリティ信号Ａ４に応じて、垂直同期信号毎に１ラインずらす選択スイッチであり、奇数フレームと偶数フレームとでは１ラインずらす処理を行い、Ｙ電極ドライバ２０に出力する。Ｙ電極ドライバ２０は、駆動信号生成回路１８０が生成する駆動信号に応じて、プラズマディスプレイパネル１０のＹ電極に電圧を供給する。Ｘ電極ドライバ３０は、駆動信号生成回路１８０が生成する駆動信号に応じて、プラズマディスプレイパネル１０のＸ電極に電圧を供給する。アドレスドライバ４０は、サブフレーム変換回路１３０が変換する点灯パターンに応じて、プラズマディスプレイパネル１０のアドレス電極に電圧を供給する。プラズマディスプレイパネル１０は、アドレス電極、Ｘ電極及びＹ電極の電圧に応じて放電及び発光する。

図１０は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０及びＸ電極ドライバ３０及びアドレスドライバ４０の構成例を示す図である。制御回路５０は、図１のプラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０及びアドレスドライバ４０以外の回路に対応する。

Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙ１、Ｙ２、…を駆動する回路であり、スキャン回路（ｅｖｅｎ）２１、スキャン回路（ｏｄｄ）２２、及びサステイン回路２３を有する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称をＹ電極Ｙｉともいい、ｉは添え字を意味する。

スキャン回路２１、２２は、線順次走査して表示すべき行を選択するためのスキャンパルスを生成する回路からなり、サステイン回路２３は、サステイン放電（維持放電）を繰り返すためのサステインパルス（維持放電パルス）を生成する回路からなる。スキャン回路２１、２２、及びサステイン回路２３により複数のＹ電極Ｙｉに所定の電圧が供給される。

スキャン回路（ｅｖｅｎ）２１は、表示ラインのうち偶数表示ラインに係る偶数番目のＹ電極Ｙ２、Ｙ４、…に対応して設けられ、Ｙ電極Ｙ２、Ｙ４、…に駆動電圧を供給する。スキャン回路（ｅｖｅｎ）２１は、少なくとも偶数表示ラインを点灯させる偶数フレームでは、アドレス期間においてスキャンパルスをＹ電極Ｙ２、Ｙ４、…に順に印加し、サステイン期間においてサステイン回路２３からのサステインパルスをＹ電極Ｙ２、Ｙ４、…に印加するよう動作する。

また、同様に、スキャン回路（ｏｄｄ）２２は、奇数表示ラインに係る奇数番目のＹ電極Ｙ１、Ｙ３、Ｙ５、…に対応して設けられ、Ｙ電極Ｙ１、Ｙ３、Ｙ５、…に駆動電圧を供給する。スキャン回路（ｏｄｄ）２２は、少なくとも奇数表示ラインを点灯させる奇数フレームでは、アドレス期間においてスキャンパルスをＹ電極Ｙ１、Ｙ３、…に順に印加し、サステイン期間においてサステイン回路２３からのサステインパルスをＹ電極Ｙ１、Ｙ３、…に印加するよう動作する。

また、スキャン回路（ｅｖｅｎ）２１とサステイン回路２３とはスイッチＳＷ１を介して接続され、スキャン回路（ｏｄｄ）２２とサステイン回路２３とはスイッチＳＷ２を介して接続されている。スイッチＳＷ１、ＳＷ２は、制御回路５０からの制御信号等に基づいて、独立してオン／オフ制御される。

スイッチＳＷ１、ＳＷ２により、サステイン回路２３からの出力をスキャン回路２１、２２に供給するか否か、より詳細にはスイッチＳＷ１によってサステイン回路２３からの出力を偶数番目のＹ電極Ｙ２、Ｙ４、…に印加するか否か、及びスイッチＳＷ２によって奇数番目のＹ電極Ｙ１、Ｙ３、…に印加するか否かをそれぞれ独立して切り替えることができる。また、スイッチＳＷ１、ＳＷ２をオフ状態にすることにより、偶数番目のＹ電極Ｙ２、Ｙ４、…、及び奇数番目のＹ電極Ｙ１、Ｙ３、…を独立してハイインピーダンス状態とさせることができる。

Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘ１、Ｘ２、…を駆動する回路であり、サステイン回路３１を有する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉともいい、ｉは添え字を意味する。サステイン回路３１は、サステイン放電（維持放電）を繰り返すためのサステインパルスを生成する回路からなり、Ｘ電極Ｘｉに所定の電圧を供給する。Ｘ電極Ｘｉは、一端がＸ電極ドライバ３０に共通接続されている。

アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊともいい、ｊは添え字を意味する。

制御回路５０は、外部から入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号などに基づいて制御信号を生成する。制御回路５０は、生成した制御信号をＹ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０に供給し、これらドライバ２０、３０、４０を制御する。

プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向にかつ互いに平行に所定の配置パターンで配置される。アドレス電極Ａｊは、Ｙ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。

ここで、本実施形態におけるプラズマディスプレイパネル１０では、１つの表示ラインに対して２本の電極（１対のＹ電極ＹｉとＸ電極Ｘｉ）からなる表示電極対を配置し、隣接する表示ラインで表示電極が共有されない。すなわち、ｐを自然数として、Ｙ電極Ｙ（２ｐ−１）とＸ電極Ｘ（２ｐ−１）との組で表示ラインにおける奇数表示ラインが構成され、Ｙ電極Ｙ（２ｐ）とＸ電極Ｘ（２ｐ）との組で偶数表示ラインが構成される。例えば、Ｙ電極Ｙ１とＸ電極Ｘ１との組で１番目の表示ラインが構成され、Ｙ電極Ｙ２とＸ電極Ｘ２との組で２番目の表示ラインが構成される。

セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１、２２とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２３とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。

図１１は、本実施形態におけるプラズマディスプレイパネル１０の構成例を示す分解斜視図である。

前面ガラス基板１１上に、バス電極（金属電極）１２と透明電極１３からなる表示電極（サステイン電極ともいう。）が形成されている。表示電極（１２、１３）は、図１０に示したＹ電極Ｙｉ及びＸ電極Ｘｉに対応する。表示電極（１２、１３）の上には、誘電体層１４が設けられ、さらにその上には、ＭｇＯ（酸化マグネシウム）保護膜１５が設けられている。すなわち、前面ガラス基板１１に配置された表示電極（１２、１３）は、誘電体層１４に覆われており、さらにその表面がＭｇＯ保護膜１５に覆われている。

前面ガラス基板１１と対向して配置された背面ガラス基板１６上に、表示電極（１２、１３）と直交する方向に（交差するように）アドレス電極１７Ｒ、１７Ｇ、１７Ｂが形成されている。アドレス電極１７Ｒ、１７Ｇ、１７Ｂは、図１０に示したアドレス電極Ａｊに対応する。アドレス電極１７Ｒ、１７Ｇ、１７Ｂの上には、誘電体層１８が設けられる。

さらに誘電体層１８上には、格子状に配置された、すなわち放電空間をセル毎に区画する閉鎖型の隔壁（リブ）１９、及びカラー表示のための赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の可視光を発光する蛍光体層ＰＲ、ＰＧ、ＰＢが形成されている。対をなす表示電極（１２、１３）間の面放電で生じる紫外線によって蛍光体層ＰＲ、ＰＧ、ＰＢを励起して各色が発光する。

隔壁１９は、アドレス電極１７Ｒ、１７Ｇ、１７Ｂが延びる方向に形成された縦隔壁（縦リブ）と、表示電極（１２、１３）が延びる方向に形成された横隔壁（横リブ）とからなる。すなわち、本実施形態によるプラズマディスプレイパネル１０は、閉鎖型隔壁構造を有する。

蛍光体層ＰＲ、ＰＧ、ＰＢは、アドレス電極１７Ｒの上方に赤色に発光する蛍光体層ＰＲが形成され、アドレス電極１７Ｇの上方に緑色に発光する蛍光体層ＰＧが形成され、アドレス電極１７Ｂの上方に青色に発光する蛍光体層ＰＢが形成されている。言い換えれば、セル対応の隔壁１９内面に塗布されている赤色、緑色、青色の蛍光体層ＰＲ、ＰＧ、ＰＢに対応するようにしてアドレス電極１７Ｒ、１７Ｇ、１７Ｂが配置されている。

プラズマディスプレイパネル１０は、前面ガラス基板１１と背面ガラス基板１６を、保護膜１５と隔壁１９が接するように封着し、その内部（前面ガラス基板１１と背面ガラス基板１６との間の放電空間）にＮｅ−Ｘｅ等の放電ガスを封入して構成される。

図１２（Ａ）及び（Ｂ）を参照して、プラズマディスプレイパネル１０の駆動方法について説明する。図１２（Ａ）は、プラズマディスプレイパネル１０の駆動方法の一例を説明するための図である。１つのフレーム（奇数フレーム若しくは偶数フレーム）は、複数のサブフレーム（ＳＦ）から構成される。図１２（Ａ）では作画の都合上、１つのフレームが６個のサブフレームＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６からなる構成を図示しているが、通常は１０個〜１２個のサブフレームからなる構成が一般的である。

各サブフレームＳＦ１〜ＳＦ６は、リセット期間、アドレス期間、及びサステイン期間で構成される。リセット期間において、電極上の壁電荷状態を初期化し、アドレス期間において表示データに基づいて壁電荷状態を調整して点灯させようとするセルを選択し、サステイン期間で表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）。どのサブフレームＳＦ１〜ＳＦ６で点灯させるかを選択することにより、階調表現が実現される。

図１２（Ｂ）は、一般的なプラズマディスプレイパネルのインターレース駆動の一例を説明するための図である。図１２（Ｂ）では作図の都合上、奇数フレーム及び偶数フレームは４個のサブフレームからなる構成としている。奇数フレームでは、奇数表示ラインを点灯させ偶数表示ラインを非点灯とする。偶数フレームでは、偶数表示ラインを点灯させ、奇数表示ラインを非点灯とする。

図２は、一般的な動画時の視線の動きを説明する図である。横軸は画素の位置を示す。縦軸は時間ｔを示す。時間ｔの経過と共に、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、第３のサブフレームＳＦ３、第４のサブフレームＳＦ４、第５のサブフレームＳＦ５が順次表示される。点灯領域Ｐｏｎは、各サブフレームの画素において、表示データ「１」により点灯する領域を示す。非点灯領域Ｐｏｆｆは、各サブフレームの画素において、表示データ「０」により点灯しない領域を示す。第１の画素は、（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（１，１，１，１，０）と表される階調である。第２の画素は、（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（０，０，０，０，１）と表される階調である。各サブフレームの四角の時間幅は、サステイン期間Ｔｓの発光期間に対応する。このとき、画像が動くと視線ＶＷが図のように各画素のサブフレームを横切るので、人間の目の網膜上には（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（１，１，１，１，１）と知覚され、明るい階調が見えることによる階調の乱れが発生する。いわゆる動画擬似輪郭が発生してしまう問題が生じる。

図３は、本実施形態の動画時の視線の動きを説明する図である。横軸及び縦軸は図２と同様である。この場合は、各サブフレームのサステイン期間Ｔｓが短縮されるので、図２と同じ速さで画像が動いた場合、視線ＶＷが図のように各画素のサブフレームを横切るので、人間の目の網膜上には（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（１，１，１，１，０）と知覚されるので、階調の乱れ（動画擬似輪郭）は発生しない。以下、各サブフレームのサステイン期間Ｔｓの短縮方法の詳細を図４〜図６を参照しながら説明する。

図４及び図５は、本実施形態による発光強度比の制御例を示す図である。以下、発光強度比として発光輝度比を例に説明する。１本の奇数ラインＯＬ及びそれに隣接する１本の偶数ラインＥＬの組みを１組みとして、１ラインの画像信号を基に表示を行う。各ラインは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓを有する。図４は静止画の場合の制御を示し、図５は動画の場合の制御を示す。

図４に示すように、発光強度比算出処理回路１６０は、動き量判定信号ＭＶを基に静止画であると判断したときには、偶数ラインＥＬと奇数ラインＯＬとの発光輝度比を０対１に設定する。サステイン数配分回路１７０は、上記の発光輝度比になるように奇数ラインＯＬ及び偶数表示ラインＥＬのサステインパルス数を配分する。プラズマディスプレイパネル１０では、奇数ラインＯＬのみがサステイン期間Ｔｓで点灯する。奇数ラインＯＬのサステイン期間Ｔｓのサステインパルス数はｍ＋ｎである。サステインパルス数は輝度に対応する。これは、通常のインターレース駆動と同様である。

図５に示すように、発光強度比算出処理回路１６０は、動き量判定信号ＭＶを基に動画であると判断したときには、動き量判定信号ＭＶに応じて偶数ラインＥＬと奇数ラインＯＬとの発光輝度比をｎ対ｍに設定する。サステイン数配分回路１７０は、上記の発光輝度比になるように奇数ラインＯＬ及び偶数表示ラインＥＬのサステインパルス数を配分する。奇数ラインＯＬのサステインパルス数はｍ、偶数ラインＥＬのサステインパルス数はｎである。プラズマディスプレイパネル１０では、サステイン期間Ｔｓにおいて、奇数ラインＯＬはサステイン数ｍで点灯し、偶数ラインＥＬはサステイン数ｎで点灯する。奇数ラインＯＬ及び偶数ラインＥＬのサステインパルス数の合計はｍ＋ｎである。静止画の場合も、動画の場合も、奇数ラインＯＬ及び偶数ラインＥＬの２本の組みのサステインパルス数の合計はｍ＋ｎであり、輝度（階調値）は同じである。

上記のように、動き量判定信号ＭＶに応じて、偶数ラインＥＬと奇数ラインＯＬとの発光輝度比をｎ対ｍに設定する。静止画の場合、ｎ対ｍは０対１になる。発光輝度比にかかわらず、奇数ラインＯＬ及び偶数ラインＥＬの組みのサステインパルス数の合計はｍ＋ｎであり、輝度は同じである。

図６は、本実施形態による発光輝度比に応じた１フレームの構成例を示す図である。例として、１フレーム内のサブフレームＳＦ１〜ＳＦ５を示す。各サブフレームは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓを有する。図６の上段は図４に示す静止画の奇数ラインＯＬの１フレームを示し、図６の下段は図５に示す動画の奇数ラインＯＬの１フレームを示す。静止画の奇数ラインＯＬはサステインパルス数がｍ＋ｎと多いので、サステイン期間Ｔｓが長くなり、１フレームも長くなる。これに対し、動画の奇数ラインＯＬはサステインパルス数がｍと少ないので、サステイン期間Ｔｓが短くなり、１フレームも短くなる。すなわち、動画の奇数ラインＯＬのサステインパルス数はｍと少ないので、サステイン期間Ｔｓに空き時間が生じ、後ろに続く各サブフレームを順次前詰めとする。その結果、図３に示したように、各サブフレームのサステイン期間は短縮され、動画擬似輪郭を防止することができる。

図７は、図１の動き量判定回路１５０の処理例を示す図である。動き量判定回路１５０は、動きの速さに応じて動き量判定信号ＭＶを出力する。動き量判定回路１５０は、動きを検出した画素の中で動きが最大である画素の速さに応じて動き量判定信号ＭＶを決定する。なお、動き検出回路１４０の誤検出や画像信号へのノイズの混入を考慮して、動き量判定回路１５０は、動きの大きな画素が所定個数以上存在する場合にその速さの代表値に応じて動き量判定信号ＭＶを決定してもよい。

図８は、図１の動き量判定回路１５０の他の処理例を示す図である。動き量判定回路１５０は、動いた画素の数に応じて動き量判定信号ＭＶを出力する。動き量判定回路１５０は、動きを検出した画素の個数が所定値以上ある場合に、その個数に応じて動き量判定信号ＭＶを決定する。

なお、動き量判定信号ＭＶは、上記の図７で示される動き量判定信号と、図８で示される動き量判定信号とに各々所定の係数を乗じた合計値としてもよい。

図９は、図１の発光強度比算出処理回路１６０の処理例を示す図である。発光強度比算出処理回路１６０は、動き量判定信号ＭＶに応じて発光輝度比を決定する。具体的には、発光強度比算出処理回路１６０は、動き量判定信号ＭＶが大きいほど発光輝度比を大きくするように制御している。発光輝度比は、０〜１の値であり、図４及び図５の偶数ラインＥＬと奇数ラインＯＬとの発光輝度比であるｎ対ｍ（＝ｎ／ｍ）に対応する。図４の静止画の場合、発光輝度比は０になり、ｎ対ｍは０対１になる。これに対し、動きが最も大きい動画の場合、発光輝度比は１になり、ｎ対ｍは１対１になり、最もサステイン期間Ｔｓを短くすることができる。

図１３は、本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。図１３には、奇数フレームを構成する複数のサブフレームのうちの１つのサブフレーム分において、Ｘ電極Ｘｉ、Ｙ電極Ｙｉ、アドレス電極Ａｊに係る駆動波形の一例を示している。図１３において、Ａはアドレス電極Ａｊに印加される電圧波形、ＸはＸ電極Ｘｉに印加される電圧波形、Ｙｏは奇数表示ラインのＹ電極Ｙｉに印加される電圧波形、Ｙｅは偶数表示ラインのＹ電極Ｙｉに印加される電圧波形を示している。

リセット期間では、セルＣｉｊの初期化を行う。リセット期間においては、Ｙ電極Ｙｉ（Ｙｏ及びＹｅ）に正極性の鈍波を一斉に印加して壁電荷を形成し、続いて負極性の鈍波を一斉に印加してセルＣｉｊの壁電荷量を調整する。

アドレス期間では、Ｙ電極Ｙｉに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにデータに従いアドレスパルスを印加することにより（アドレス指定により）、各セルＣｉｊの発光又は非発光を選択するスキャン動作を行う。本実施形態におけるアドレス期間においては、奇数フレームの場合には奇数表示ラインである（２ｎ＋１）番目のラインと偶数表示ラインである（２ｎ＋２）番目のラインとに対して同時にスキャン動作を行い、対応するセルに同一のデータを書き込む。また、偶数フレームの場合には偶数表示ラインである（２ｎ＋２）番目のラインと奇数表示ラインである（２ｎ＋３）番目のラインとに対して同時にスキャン動作を行い、対応するセルに同一のデータを書き込む。

すなわち、本実施形態では、奇数表示ライン及び偶数表示ラインの隣接する各１ラインを１組としてスキャン動作を行い、２ラインの対応するセルに同じデータを書き込む。例えば、奇数フレームにおいては、図１０に示したセルＣ１１に書き込まれるデータがセルＣ２１にも書き込まれ、セルＣ３１に書き込まれるデータがセルＣ４１にも書き込まれる。同様に、偶数フレームにおいては、図１０に示したセルＣ２１に書き込まれるデータがセルＣ３１にも書き込まれ、セルＣ４１に書き込まれるデータがセルＣ５１にも書き込まれる。なお、奇数フレームの場合に（２ｎ＋１）番目のラインと（２ｎ）番目のラインとに対して同時にスキャン動作を行い、偶数フレームの場合に（２ｎ＋２）番目のラインと（２ｎ＋１）番目のラインとに対して同時にスキャン動作を行うようにしても良い。

第１サステイン期間では、Ｘ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間に互いに逆相のサステインパルスを印加し、アドレス期間において選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間でサステイン放電を行い、発光を行う。なお、第１サステイン期間において、Ｙ電極Ｙｏ及びＹ電極Ｙｅに印加されるサステインパルスは同相である。

続く、第２サステイン期間では、Ｘ電極Ｘｉ及び奇数表示ラインのＹ電極Ｙｉ（Ｙｏ）間に互いに逆相のサステインパルスを印加し、アドレス期間において選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ）間でサステイン放電を行い、発光を行う。一方、図１３に示すように奇数フレームの第２サステイン期間では、スキャン回路（ｅｖｅｎ）２１とサステイン回路２３とを接続するスイッチＳＷ１がオフ状態とされ、偶数表示ラインのＹ電極Ｙｉ（Ｙｅ）はハイインピーダンスとなる。

なお、偶数フレームを構成するサブフレームにおいても同様であり、偶数フレームの第２サステイン期間では、スキャン回路（ｏｄｄ）２２とサステイン回路２３とを接続するスイッチＳＷ２がオフ状態とされ、奇数表示ラインのＹ電極Ｙｉ（Ｙｏ）はハイインピーダンスとなる。

本実施形態によれば、奇数フレーム及び偶数フレームの第１サステイン期間においては、スイッチＳＷ１及びＳＷ２をともにオン状態にして、２ラインを１組として同時に表示動作を行わせる。ここで、組になる２ラインを１ラインとみなすと、奇数フレームと偶数フレームでは表示ライン位置のずれた表示となっている。したがって、第１サステイン期間においては、２ライン表示でのインターレース駆動が実現される。

また、奇数フレームの第２サステイン期間においては、スイッチＳＷ１をオフ状態にし、偶数フレームの第２サステイン期間においては、スイッチＳＷ２をオフ状態にする。このようにして、奇数フレームの第２サステイン期間では、偶数表示ラインのＹ電極Ｙｉ（Ｙｅ）をハイインピーダンス状態にして偶数表示ラインでの放電を抑制し、偶数フレームの第２サステイン期間では、奇数表示ラインのＹ電極Ｙｉ（Ｙｏ）をハイインピーダンス状態にして奇数表示ラインでの放電を抑制する。したがって、第２サステイン期間においては、１ライン表示でのインターレース駆動を実現することができる。

また、第１及び第２サステイン期間において、Ｙ電極ドライバ２０内のサステイン回路２３によりＹ電極Ｙｉ（Ｙｅ、Ｙｏ）に印加する電圧波形、及びＸ電極ドライバ３０内のサステイン回路３１によりＸ電極Ｘｉに印加する電圧波形は、それぞれ１種類となる。したがって、Ｙ電極ドライバ２０及びＸ電極ドライバ３０には、サステイン回路２３及びサステイン回路３１として１相のものを１つずつ設ければ良いので、簡単な回路構成でインターレース駆動が実現可能となる。

以上のように、本実施形態では、第１サステイン期間で２ライン表示を行い、第２サステイン期間でインターレース駆動を行う。これにより、奇数表示ラインのＹ電極Ｙｏには図５の奇数ラインＯＬのサステインパルス数ｍのサステインパルスを供給し、偶数表示ラインのＹ電極Ｙｅには図５の偶数ラインＥＬのサステインパルス数ｎのサステインパルスを供給することができる。

図１４に本実施形態での駆動構成を示す。組になる２ラインの内、一方のラインのサステインパルス数をｍとし他方のラインのサステインパルス数をｎにすることができる。奇数フレームでは、（２ｎ＋１）番目のライン及び（２ｎ＋２）番目のラインを組みとして同一表示データ（画像信号）を基にアドレス期間Ｔａでの書き込みを行い、（２ｎ＋３）番目のライン及び（２ｎ＋４）番目のラインを組みとして同一表示データ（画像信号）を基にアドレス期間Ｔａでの書き込みを行う。偶数フレームでは、（２ｎ＋２）番目のライン及び（２ｎ＋３）番目のラインを組みとして同一表示データ（画像信号）を基にアドレス期間Ｔａでの書き込みを行う。奇数フレームと偶数フレームとで組みにするラインを異ならせることにより、垂直解像度を高くすることができる。

以上のように、本実施形態は、奇数フレーム及び偶数フレームのそれぞれにおいて上下の隣接する２ラインを組みとして同一表示データを書き込み、その点灯時の各発光強度比を０から１のいずれかの割合とするパネル１０において、入力画像の動きを検出したら、輝度を変更することなく、上記発光強度比を０より大きい割合とすることにより、サステイン期間Ｔｓを短縮することにより、動画擬似輪郭及び動画ボケを改善する。

本実施形態のプラズマディスプレイ装置は、１つの表示ラインを２本の表示電極（Ｘ電極及びＹ電極）からなる表示電極対で構成し、偶数表示ラインＥＬの前記表示電極対と奇数表示ラインＯＬの前記表示電極対とが交互に配列されたプラズマディスプレイパネル１０と、前記プラズマディスプレイパネル１０の上下に隣接する１つの偶数表示ラインＥＬ及び１つの奇数表示ラインＯＬを１組として同一表示データを基に表示するために前記表示電極に電圧を供給する駆動回路２０，３０と、画像信号Ａ２を基に画像の動きを検出する動き検出回路１４０と、前記画像の動きに応じて、前記１組みを構成する前記偶数表示ラインＥＬのサステインパルス数及び前記奇数表示ラインＯＬのサステインパルス数の比率を決定する比率決定回路（発光強度比算出処理回路及びサステイン数配分回路）１６０，１７０とを有する。前記駆動回路２０，３０は、前記決定された比率のサステインパルス数のサステインパルスを前記表示電極に供給する。

図１４に示すように、前記１つの偶数表示ラインＥＬ及び前記１つの奇数表示ラインＯＬを構成する組みは、奇数フレーム及び偶数フレームとで異なる。

前記比率決定回路１６０，１７０は、動画の場合は静止画の場合に比べて、前記１組みを構成する前記偶数表示ラインＥＬ及び前記奇数表示ラインＯＬのサステインパルス数の差が小さくなるように前記比率を決定する。すなわち、図９の発光輝度比が大きくなるように前記比率を決定する。

また、図７に示すように、前記比率決定回路１６０，１７０は、前記画像の動きが速くなるに従い、前記１組みを構成する前記偶数表示ラインＥＬ及び前記奇数表示ラインＯＬのサステインパルス数の差が小さくなるように前記比率を決定する。すなわち、図９の発光輝度比が大きくなるように前記比率を決定する。

また、図８に示すように、前記比率決定回路１６０，１７０は、前記画像内の動いた画素数が多くなるに従い、前記１組みを構成する前記偶数表示ラインＥＬ及び前記奇数表示ラインＯＬのサステインパルス数の差が小さくなるように前記比率を決定する。すなわち、図９の発光輝度比が大きくなるように前記比率を決定する。

また、図４及び図５に示すように、前記１組みを構成する前記偶数表示ラインＥＬ及び前記奇数表示ラインＯＬのサステインパルス数の合計は、前記表示データが同じであれば、前記サステインパルス数の比率にかかわらずに略同じである。例えば、サステインパルス数の合計はｍ＋ｎであり、同一である。

また、図６に示すように、１フレームは複数の重み付けされたサブフレームＳＦ１〜ＳＦ５を有する。前記複数のサブフレームＳＦ１〜ＳＦ５は、サステインパルス数が少なくなるほど短くなる。前記複数のサブフレームＳＦ１〜ＳＦ５は、前詰めで配置される。

また、図４に示すように、前記比率決定回路１６０，１７０は、静止画の場合、前記１組みを構成する前記偶数表示ラインＥＬ及び前記奇数表示ラインＯＬのうちのいずれか一方の表示ラインのサステインパルス数が０になるように前記比率を決定する。

また、図１３に示すように、前記駆動回路２０，３０は、前記表示ラインを構成する複数の表示セルＣｉｊのうちで点灯させる表示セルＣｉｊを選択するアドレス期間Ｔａにおいて、前記１組を構成する偶数表示ラインＥＬ及び奇数表示ラインＯＬにおいて同一列の表示セルＣｉｊを選択する。例えば、奇数番目のＹ電極Ｙｏ及びＸ電極Ｘｏから構成される奇数表示ラインと偶数番目のＹ電極Ｙｅ及びＸ電極Ｘｅから構成される偶数表示ラインにおいて、Ｙ電極Ｙｏ及びＹ電極Ｙｅには同時にスキャンパルスが印加され、同一列の表示セルＣｉｊが選択される。

画像の動きに応じてサステインパルス数の比率を決定することにより、動画擬似輪郭及び動画ボケを防止することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。 一般的な動画時の視線の動きを説明する図である。 本実施形態の動画時の視線の動きを説明する図である。 静止画の発光輝度比の制御例を示す図である。 動画の発光輝度比の制御例を示す図である。 本実施形態による発光輝度比に応じた１フレームの構成例を示す図である。 図１の動き量判定回路の処理例を示す図である。 図１の動き量判定回路の他の処理例を示す図である。 図１の発光強度比算出処理回路の処理例を示す図である。 本実施形態によるプラズマディスプレイ装置の構成例を示す図である。 本実施形態におけるプラズマディスプレイパネルの構成例を示す図である。 図１２（Ａ）及び（Ｂ）はプラズマディスプレイパネルの駆動方法について説明するための図である。 本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。 本実施形態における駆動構成を説明するための図である。 特許文献１のプラズマディスプレイモジュールの駆動方法を示す図である。 特許文献２のプラズマディスプレイパネルの駆動方法を示す図である。

符号の説明

１０ プラズマディスプレイパネル
２０ Ｙ電極ドライバ
３０ Ｘ電極ドライバ
４０ アドレスドライバ
１１０ Ａ／Ｄコンバータ
１２０ 中間調生成回路
１３０ サブフレーム変換回路
１４０ 動き検出回路
１５０ 動き量判定回路
１６０ 発光強度比算出処理回路
１７０ サステイン数配分回路
１８０ 駆動信号生成回路
１９０ 選択スイッチ

Claims (9)

1. １つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列されたプラズマディスプレイパネルと、
   前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを１組として同一表示データを基に表示するために前記表示電極に電圧を供給する駆動回路と、
   画像信号を基に画像の動きを検出する動き検出回路と、
   前記画像の動きに応じて、前記１組みを構成する前記偶数表示ラインのサステインパルス数及び前記奇数表示ラインのサステインパルス数の比率を決定する比率決定回路とを有し、
   前記駆動回路は、前記決定された比率のサステインパルス数のサステインパルスを前記表示電極に供給することを特徴とするプラズマディスプレイ装置。
2. 前記１つの偶数表示ライン及び前記１つの奇数表示ラインを構成する組みは、奇数フレーム及び偶数フレームとで異なることを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記比率決定回路は、動画の場合は静止画の場合に比べて、前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのサステインパルス数の差が小さくなるように前記比率を決定することを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
4. 前記比率決定回路は、前記画像の動きが速くなるに従い、前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのサステインパルス数の差が小さくなるように前記比率を決定することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
5. 前記比率決定回路は、前記画像内の動いた画素数が多くなるに従い、前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのサステインパルス数の差が小さくなるように前記比率を決定することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
6. 前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのサステインパルス数の合計は、前記表示データが同じであれば、前記サステインパルス数の比率にかかわらずに略同じであることを特徴とする請求項１〜５のいずれか１項に記載のプラズマディスプレイ装置。
7. １フレームは複数の重み付けされたサブフレームを有し、
   前記複数のサブフレームは、サステインパルス数が少なくなるほど短くなり、
   前記複数のサブフレームは、前詰めで配置されることを特徴とする請求項１〜６のいずれか１項に記載のプラズマディスプレイ装置。
8. 前記比率決定回路は、静止画の場合、前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのうちのいずれか一方の表示ラインのサステインパルス数が０になるように前記比率を決定することを特徴とする請求項１〜７のいずれか１項に記載のプラズマディスプレイ装置。
9. 前記駆動回路は、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するアドレス期間において、前記１組を構成する偶数表示ライン及び奇数表示ラインにおいて同一列の表示セルを選択することを特徴とする請求項１〜８のいずれか１項に記載のプラズマディスプレイ装置。

Images