JP2009158524A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009158524A JP2009158524A JP2007331647A JP2007331647A JP2009158524A JP 2009158524 A JP2009158524 A JP 2009158524A JP 2007331647 A JP2007331647 A JP 2007331647A JP 2007331647 A JP2007331647 A JP 2007331647A JP 2009158524 A JP2009158524 A JP 2009158524A
- Authority
- JP
- Japan
- Prior art keywords
- foreign matter
- semiconductor device
- manufacturing
- matter shielding
- item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04D—NON-POSITIVE-DISPLACEMENT PUMPS
- F04D29/00—Details, component parts, or accessories
- F04D29/70—Suction grids; Strainers; Dust separation; Cleaning
- F04D29/701—Suction grids; Strainers; Dust separation; Cleaning especially adapted for elastic fluid pumps
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04D—NON-POSITIVE-DISPLACEMENT PUMPS
- F04D19/00—Axial-flow pumps
- F04D19/02—Multi-stage pumps
- F04D19/04—Multi-stage pumps specially adapted to the production of a high vacuum, e.g. molecular pumps
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Element Separation (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】本願発明は気相処理装置の気相処理室とターボ分子ポンプの間に置く異物遮蔽板を二重にした状態で気相処理を実行するものである。
【選択図】図3
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)ウエハ処理装置の気相処理室内のウエハ・ステージにウエハを設置する工程;
(b)前記ウエハを前記ウエハ・ステージに設置した状態で、前記気相処理室をターボ分子ポンプで真空引きしながら、前記気相処理室に反応ガスを供給することによって、前記ウエハに気相処理を施す工程、
ここで、前記気相処理室と前記ターボ分子ポンプの間には、それらを隔離するように、主面同士がほぼ平行であって相互に近接した第1及び第2の異物遮蔽板が設けられている。
(a)ウエハ処理装置の気相処理室内のウエハ・ステージにウエハを設置する工程;
(b)前記ウエハを前記ウエハ・ステージに設置した状態で、前記気相処理室をターボ分子ポンプで真空引きしながら、前記気相処理室に反応ガスを供給することによって、前記ウエハに気相処理を施す工程、
ここで、前記気相処理室と前記ターボ分子ポンプの間には、それらを隔離するように、多数の貫通開口を有する異物遮蔽板が設けられており、前記多数の貫通開口の平均開口形状比は10以上である。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、図において異物遮蔽板の貫通開口は、見易さを確保するために、ほぼ全面を埋め尽くしているすべてを描かずに、原則として注目する貫通開口のみを表示することにする。
図1は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の正面模式断面図である。図2は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の真空系全体を含めた正面模式断面図である。図3は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置のゲート・バルブ周辺部の模式断面図である。図4は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の開状態のゲート・バルブの模式断面図である。図5は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の閉状態のゲート・バルブの模式断面図である。図6は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の全体上面図である。図7は本実施の形態の半導体装置の製造方法の装置プロセス・フローを示すブロック・フロー図である。
図8は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の異物遮蔽板の上面図である。図9は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成する気相処理室側の異物遮蔽板(図9(a))とターボ分子ポンプ側の異物遮蔽板(図9(b))の上面図である。図10は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成する気相処理室側の異物遮蔽板とターボ分子ポンプ側の異物遮蔽板におけるそれぞれの扁平略長方形貫通開口間の面積的関係を示す上面図である。図11は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成する気相処理室側の異物遮蔽板とターボ分子ポンプ側の異物遮蔽板におけるそれぞれの扁平略長方形貫通開口間の位置関係を示す上面図である。図12は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成する気相処理室側の異物遮蔽板の模式断面図(説明対象の貫通開口のみに着目、それ以外は省略、以下同じ)である。図13は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成するターボ分子ポンプ側の異物遮蔽板の模式断面図である。図14は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成する気相処理室側の異物遮蔽板およびターボ分子ポンプ側の異物遮蔽板の模式断面図である。図15は本実施の形態の半導体装置の製造方法によるウエハ上の異物数と従来の方法によるものを比較したウエハ上異物数推移図である。図38は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板を構成する気相処理室側の異物遮蔽板とターボ分子ポンプ側の異物遮蔽板がある角度をなす場合における扁平略長方形貫通開口間の有効な面積的の関係を示す上面図である。これらに基づいて、セクション1で説明したルーバ・スクリーンの詳細説明を行う。
図16は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板、またはそれを構成する気相処理室側の異物遮蔽板またはターボ分子ポンプ側の異物遮蔽板の貫通開口形状(正射影開口率>0の場合、すなわち、法線116a,116b間が開口になっている)を説明する模式断面図である。図17は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板、またはそれを構成する気相処理室側の異物遮蔽板またはターボ分子ポンプ側の異物遮蔽板のその他の例に関する貫通開口形状(正射影開口率=0の場合)を説明する模式断面図である。図18は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板、またはそれを構成する気相処理室側の異物遮蔽板またはターボ分子ポンプ側の異物遮蔽板のその他の例に関する貫通開口形状(正射影開口率<0の場合)を説明する模式断面図である。図19は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の重ね合わせ異物遮蔽板の他の例(裏表反転型)を示す模式断面図である。これらに基づいて、ルーバ・スクリーンの貫通開口の断面形状および配向について詳しく説明する。
図20は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の異物遮蔽板の原理を説明するための垂直貫通開口を有する異物遮蔽板の模式断面図である。図21は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の異物遮蔽板の原理を説明するための正射影開口率<0となる屈曲貫通開口を有する異物遮蔽板の模式断面図である。図22は本実施の形態の半導体装置の製造方法において使用するプラズマCVD装置の異物遮蔽板の原理を説明するための正射影開口率<0となるパンチング・ボード組み合わせ異物遮蔽板の模式断面図である。これらに基づいてルーバ・スクリーンのミクロ異物阻止能について、詳しく説明する。
図23から図27により、STI(Shallow Trench Isolation)型の素子分離工程の素子分離溝埋め込み工程に適用したプロセスの説明を行う。この素子分離溝埋め込み工程はHDP-CVD法(High Density Plasma CVD)によって実施される。プラズマ炉としては、図1等に説明した枚葉式のICP型の高密度プラズマCVD炉を用いる。この方式では一般に0.27Paから1.3Pa程度の真空領域が用いられる。反応ガスは一般にモノシランである。ここでは、セクション1から4に説明した異物遮蔽板の内、いずれかを用いる。STI工程は、素子のアクティブ領域に直接関係するためミクロ異物の低減は特に重要である。
図28から図31によりILD膜形成工程を説明する。図28はアルミニウム配線パターニング工程のデバイス断面図である。下層のILD膜19上に形成されたアルミニウム配線は中間のアルミニウム合金層5と上下のTiN等のバリア・メタル層6からなる。一般に、アルミニウム配線パターニングはレジスト膜を対エッチング・マスクとしてドライ・エッチングで行われる。
図32から図36により、プリ・メタル絶縁膜形成工程のNSG膜(Non-Doped silicate glass film)すなわちノン・ドープ・シリコン酸化膜の形成を大気圧(Atmospheric)すなわち1.0X105Pa前後、または準大気圧(Sub-Atmospheric)下で(約2,700Paから80,000Pa)のオゾンおよびTEOS(Tetraethyl-orthosilicate)を用いた熱CVD(Thermal CVD)により実行する場合について説明する(いわゆるオゾンTEOSシリコン酸化膜)。この場合の真空排気系は一般に単一ポンプ構成でメカニカル・ドライポンプをメインポンプとしている。一般に、大気圧下のものをAP-CVD(Atmospheric CVD)と呼び、準大気圧のものをSA-CVD(Sub-Atmospheric CVD)と呼ぶ。前者には一般にバッチ炉が、後者には図1に説明したものに類似した(プラズマ炉ではないが)枚葉炉が使用される。以下の説明は枚葉炉の場合を具体的に説明する。
図37は図23から図36に説明したプロセスおよび手法を適用して製造された4層アルミニウム配線を有するMOSまたはMIS型の半導体装置の一例を示す断面図である。アルミニウム配線間はTiN等からなるバリア・メタル層16で囲まれたタングステン・プラグ15によって接続されている。最上層の膜17はプラズマ・シリコン・ナイトライド等からなるファイナル・パッシベーション膜(CVDプロセス8;P-SiN-1)である。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
38 気相処理(プラズマCVD処理)
52 気相処理室(プラズマCVD処理室)
55 ウエハ処理装置
56 ウエハ・ステージ(静電チャック)
71a 第1の異物遮蔽板(プラズマCVD処理室側の異物遮蔽板)
71b 第2の異物遮蔽板(ターボ分子ポンプ側の異物遮蔽板)
74 ターボ分子ポンプ
141 反応ガス
Claims (20)
- 以下の工程を含む半導体装置の製造方法:
(a)ウエハ処理装置の気相処理室内のウエハ・ステージにウエハを設置する工程;
(b)前記ウエハを前記ウエハ・ステージに設置した状態で、前記気相処理室をターボ分子ポンプで真空引きしながら、前記気相処理室に反応ガスを供給することによって、前記ウエハに気相処理を施す工程、
ここで、前記気相処理室と前記ターボ分子ポンプの間には、それらを隔離するように、主面同士がほぼ平行であって相互に近接した第1及び第2の異物遮蔽板が設けられている。 - 前記1項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々は、表面開口率が、その正射影開口率よりも実質的に大きい。
- 前記2項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の合成正射影開口率は、前記第1及び第2の異物遮蔽板の前記正射影開口率のいずれよりも実質的に小さい。
- 前記3項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々は、ほぼ全域に敷き詰められた多数の貫通開口を有する。
- 前記4項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々の前記多数の貫通開口の内の主要な貫通開口は、それぞれの主面に立てた法線に対して、傾きを持つ。
- 前記5項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々の前記多数の貫通開口の内の前記主要な貫通開口の前記傾きは30度以上、60度未満である。
- 前記5項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々の前記多数の貫通開口の内の前記主要な貫通開口の前記傾きは相互にほぼ同一である。
- 前記4項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板はほぼ同一の形状を有する。
- 前記8項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板は相互に方位が異なるように配置されている。
- 前記9項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の前記方位の差は20度から90度の範囲内にある。
- 前記9項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の前記方位の差は60度から90度の範囲内にある。
- 前記4項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々の前記多数の貫通開口の内の主要な貫通開口は、扁平略長方形形状を有する。
- 前記12項の半導体装置の製造方法において、前記主要な貫通開口の前記扁平略長方形形状の短辺の寸法は、前記工程(b)における空気の常温における平均自由行程と同程度である。
- 前記12項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々の正射影開口率は0.3未満である。
- 前記12項の半導体装置の製造方法において、前記第1及び第2の異物遮蔽板の各々の正射影開口率は0.1未満である。
- 前記1項の半導体装置の製造方法において、前記気相処理はプラズマCVD処理である。
- 以下の工程を含む半導体装置の製造方法:
(a)ウエハ処理装置の気相処理室内のウエハ・ステージにウエハを設置する工程;
(b)前記ウエハを前記ウエハ・ステージに設置した状態で、前記気相処理室をターボ分子ポンプで真空引きしながら、前記気相処理室に反応ガスを供給することによって、前記ウエハに気相処理を施す工程、
ここで、前記気相処理室と前記ターボ分子ポンプの間には、それらを隔離するように、多数の貫通開口を有する異物遮蔽板が設けられており、前記多数の貫通開口の平均開口形状比は10以上である。 - 前記17項の半導体装置の製造方法において、前記多数の貫通開口の前記平均開口形状比は15以上である。
- 前記17項の半導体装置の製造方法において、前記多数の貫通開口の前記平均開口形状比は20以上である。
- 前記17項の半導体装置の製造方法において、前記多数の貫通開口は前記異物遮蔽板のほぼ全域に敷き詰められている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007331647A JP2009158524A (ja) | 2007-12-25 | 2007-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007331647A JP2009158524A (ja) | 2007-12-25 | 2007-12-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009158524A true JP2009158524A (ja) | 2009-07-16 |
Family
ID=40962262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007331647A Pending JP2009158524A (ja) | 2007-12-25 | 2007-12-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009158524A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108930656A (zh) * | 2017-05-29 | 2018-12-04 | 株式会社岛津制作所 | 真空排气装置、真空泵及真空阀 |
CN111714920A (zh) * | 2020-06-10 | 2020-09-29 | 合肥百思新材料研究院有限公司 | 一种量产型自动保护有机小分子提纯设备的升华仪 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04107917A (ja) * | 1990-08-28 | 1992-04-09 | Fujitsu Ltd | 半導体基板の減圧処理装置 |
JPH0633874A (ja) * | 1992-07-16 | 1994-02-08 | Ulvac Kuraio Kk | ターボ分子ポンプ付クライオポンプ装置 |
JPH0972291A (ja) * | 1995-09-04 | 1997-03-18 | Ulvac Japan Ltd | ドライ真空ポンプ前段用のトラップ |
JPH11247790A (ja) * | 1998-03-04 | 1999-09-14 | Shimadzu Corp | 真空ポンプ |
JP2006299968A (ja) * | 2005-04-21 | 2006-11-02 | Shimadzu Corp | 異物侵入防止板、回転真空ポンプおよび真空システム |
JP2006307823A (ja) * | 2005-03-31 | 2006-11-09 | Shimadzu Corp | ターボ分子ポンプ |
JP2007180467A (ja) * | 2005-03-02 | 2007-07-12 | Tokyo Electron Ltd | 反射装置、連通管、排気ポンプ、排気システム、該システムの洗浄方法、記憶媒体、基板処理装置及びパーティクル捕捉部品 |
JP2008240701A (ja) * | 2007-03-28 | 2008-10-09 | Tokyo Electron Ltd | 排気ポンプ、連通管及び排気システム |
-
2007
- 2007-12-25 JP JP2007331647A patent/JP2009158524A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04107917A (ja) * | 1990-08-28 | 1992-04-09 | Fujitsu Ltd | 半導体基板の減圧処理装置 |
JPH0633874A (ja) * | 1992-07-16 | 1994-02-08 | Ulvac Kuraio Kk | ターボ分子ポンプ付クライオポンプ装置 |
JPH0972291A (ja) * | 1995-09-04 | 1997-03-18 | Ulvac Japan Ltd | ドライ真空ポンプ前段用のトラップ |
JPH11247790A (ja) * | 1998-03-04 | 1999-09-14 | Shimadzu Corp | 真空ポンプ |
JP2007180467A (ja) * | 2005-03-02 | 2007-07-12 | Tokyo Electron Ltd | 反射装置、連通管、排気ポンプ、排気システム、該システムの洗浄方法、記憶媒体、基板処理装置及びパーティクル捕捉部品 |
JP2006307823A (ja) * | 2005-03-31 | 2006-11-09 | Shimadzu Corp | ターボ分子ポンプ |
JP2006299968A (ja) * | 2005-04-21 | 2006-11-02 | Shimadzu Corp | 異物侵入防止板、回転真空ポンプおよび真空システム |
JP2008240701A (ja) * | 2007-03-28 | 2008-10-09 | Tokyo Electron Ltd | 排気ポンプ、連通管及び排気システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108930656A (zh) * | 2017-05-29 | 2018-12-04 | 株式会社岛津制作所 | 真空排气装置、真空泵及真空阀 |
CN111714920A (zh) * | 2020-06-10 | 2020-09-29 | 合肥百思新材料研究院有限公司 | 一种量产型自动保护有机小分子提纯设备的升华仪 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9343294B2 (en) | Interconnect structure having air gap and method of forming the same | |
US7087998B2 (en) | Control of air gap position in a dielectric layer | |
US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
US20070026673A1 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
US7314828B2 (en) | Repairing method for low-k dielectric materials | |
JP5325113B2 (ja) | 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法 | |
US6562734B2 (en) | Method of filling gaps on a semiconductor wafer | |
US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
US7009272B2 (en) | PECVD air gap integration | |
JP2011119330A (ja) | 半導体集積回路装置の製造方法 | |
TW202131406A (zh) | 使用電漿處理的金屬膜蝕刻方法 | |
CN116130412A (zh) | 刻蚀顶层金属层时避免电弧放电的方法 | |
JP2009158524A (ja) | 半導体装置の製造方法 | |
US7199048B2 (en) | Method for preventing metalorganic precursor penetration into porous dielectrics | |
US10312107B2 (en) | Forming interconnect structure using plasma treated metal hard mask | |
US20060068604A1 (en) | Barrier layer and fabrication method thereof | |
US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
US20020168812A1 (en) | Semiconductor device with multilayer wiring structure of laminated damascene wiring and fabrication method thereof | |
JP2005129937A (ja) | 低k集積回路相互接続構造 | |
JP2007311461A (ja) | 半導体装置の製造方法 | |
US7825019B2 (en) | Structures and methods for reduction of parasitic capacitances in semiconductor integrated circuits | |
US20070072412A1 (en) | Preventing damage to interlevel dielectric | |
US20070128853A1 (en) | Method for forming inter-layer dielectric of low dielectric constant and method for forming copper wiring using the same | |
US20060286792A1 (en) | Dual damascene process | |
US20060138667A1 (en) | Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130228 |