JP2009147204A - Variable capacitor - Google Patents
Variable capacitor Download PDFInfo
- Publication number
- JP2009147204A JP2009147204A JP2007324522A JP2007324522A JP2009147204A JP 2009147204 A JP2009147204 A JP 2009147204A JP 2007324522 A JP2007324522 A JP 2007324522A JP 2007324522 A JP2007324522 A JP 2007324522A JP 2009147204 A JP2009147204 A JP 2009147204A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- fixed
- fet
- field effect
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、可変キャパシタに関するもので、入力電圧の変化によって静電容量が変化するタイプの可変キャパシタに関するものである。 The present invention relates to a variable capacitor, and more particularly to a variable capacitor of a type in which the capacitance changes with a change in input voltage.
可変キャパシタは、チューナの検波回路や、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ等の無線機器の整合回路等に用いられる。特に無線機器では、通信エリアの問題や、それぞれの仕様の長所を生かしかつ短所を補うために、複数の無線通信仕様の切り替えが可能な、いわゆるマルチバンドまたはマルチモードの無線通信機器が提案されてきており、このようなマルチバンドまたはマルチモードの無線通信機器の整合回路に可変キャパシタが用いられる。 The variable capacitor is used in a tuner detection circuit, a matching circuit of a wireless device such as a wireless LAN or Bluetooth. Especially for wireless devices, so-called multiband or multimode wireless communication devices that can switch between multiple wireless communication specifications have been proposed in order to make use of the problems of the communication area and the advantages of each specification and to compensate for the shortcomings. A variable capacitor is used in a matching circuit of such a multiband or multimode wireless communication device.
このような可変キャパシタとしては、誘電体にバイアス電圧を印加して誘電率を変化させるタイプのものがある。しかしこのようなタイプの可変キャパシタは誘電体が有する誘電率の範囲内でしか静電容量を変化させることができないので、静電容量の変化の幅が制限されるものであった。一方、別のタイプの可変キャパシタとしては、特開平６−０６９０７１号公報に開示されているように、固定キャパシタとこの固定キャパシタに直列に接続された電界効果型トランジスタ（ＦＥＴ）等のスイッチング素子とを有する単位キャパシタを、複数並列に接続したものがある。このような可変キャパシタは、スイッチング素子のＯＮ−ＯＦＦを切り換えて、動作させるキャパシタを選択することによって静電容量を変化させるものである。このような可変キャパシタは、複数の固定キャパシタを用いるので、静電容量の変化の幅を自由に設定することができる。 As such a variable capacitor, there is a type in which a dielectric constant is changed by applying a bias voltage to a dielectric. However, since this type of variable capacitor can change the capacitance only within the range of the dielectric constant of the dielectric, the range of change in the capacitance is limited. On the other hand, as another type of variable capacitor, as disclosed in JP-A-6-069071, a fixed capacitor and a switching element such as a field effect transistor (FET) connected in series to the fixed capacitor are provided. There is a plurality of unit capacitors connected in parallel. Such a variable capacitor changes the electrostatic capacity by switching the ON / OFF of the switching element and selecting the capacitor to be operated. Since such a variable capacitor uses a plurality of fixed capacitors, the width of the change in capacitance can be freely set.
しかし、特開平６−０６９０７１号公報に開示されている可変キャパシタは、図８に示すように、固定キャパシタとＦＥＴの接続が、ＦＥＴのドレイン端子またはソース端子で行われており、ゲート端子は別の制御電圧を入力するようになっている。そのため、各々のスイッチ素子を制御するための回路及び配線が必要となり、複雑な回路構成になってしまうという問題がある。 However, in the variable capacitor disclosed in Japanese Patent Laid-Open No. 6-069071, the fixed capacitor and the FET are connected at the drain terminal or the source terminal of the FET as shown in FIG. The control voltage is input. For this reason, a circuit and wiring for controlling each switch element are required, resulting in a complicated circuit configuration.
本発明は、簡易な構造でかつ簡易な制御により静電容量を制御することが可能な可変キャパシタを得ることができるものである。 The present invention can provide a variable capacitor having a simple structure and capable of controlling the capacitance by simple control.
本発明では第一の解決手段として、互いに並列に接続された複数の固定キャパシタと、前記固定キャパシタの各々のスイッチングを行う複数のＦＥＴと、前記固定キャパシタ及び前記ＦＥＴを他の回路と電気的に接続する一対の引出端子と、を有する可変キャパシタにおいて、複数の前記ＦＥＴは、隣接する２つの前記固定キャパシタの間に配置されており、複数の前記ＦＥＴのゲート端子は前記固定キャパシタの一方の電極側に接続され、前記ＦＥＴのドレイン端子及びソース端子は隣接する２つの前記固定キャパシタの各々の他方の電極側に接続されており、前記一対の引出端子は、一方の引出端子が前記固定キャパシタの一方の電極側の任意の位置に接続され、他方の引出端子が複数の前記固定キャパシタのうちのいずれかの他方の電極に接続されており、複数の前記ＦＥＴは各々閾値電圧が異なっており、複数の前記ＦＥＴは、前記固定キャパシタの他方の電極側に接続された前記他方の引出端子の位置を基点として、閾値電圧が順次大きくなるように配置されている可変キャパシタを提案する。 In the present invention, as a first solution, a plurality of fixed capacitors connected in parallel to each other, a plurality of FETs for switching each of the fixed capacitors, and the fixed capacitor and the FET are electrically connected to other circuits. In the variable capacitor having a pair of lead terminals to be connected, the plurality of FETs are disposed between the two adjacent fixed capacitors, and the gate terminals of the plurality of FETs are one electrode of the fixed capacitor. The drain terminal and the source terminal of the FET are connected to the other electrode side of each of the two fixed capacitors adjacent to each other, and the pair of lead terminals have one lead terminal of the fixed capacitor. One of the plurality of fixed capacitors is connected to an arbitrary position on one electrode side, and the other lead terminal The plurality of FETs have different threshold voltages, and the plurality of FETs have threshold voltages based on the position of the other lead terminal connected to the other electrode side of the fixed capacitor. We propose a variable capacitor that is arranged so that becomes gradually larger.
上記第一の解決手段による可変キャパシタは、引出端子に印加する電圧を変化させることによって静電容量を変化させるものである。すなわち、印加する電圧がＦＥＴの閾値電圧より低い時は、引出端子が直接接続された固定キャパシタの静電容量のみである。が、印加する電圧がＦＥＴの閾値電圧の絶対値を超えると、隣接する固定キャパシタが順次接続されて、静電容量が増加していく。本発明の可変キャパシタは、スイッチングのための制御電圧が引出端子に印加される構造であるため、簡易な構造で容易に静電容量を制御することができる。なお、ＦＥＴはＮチャネルＦＥＴかＰチャネルＦＥＴのいずれかが用いられる。 The variable capacitor according to the first solution means changes the capacitance by changing the voltage applied to the lead terminal. That is, when the applied voltage is lower than the threshold voltage of the FET, only the capacitance of the fixed capacitor to which the extraction terminal is directly connected is provided. However, when the applied voltage exceeds the absolute value of the threshold voltage of the FET, adjacent fixed capacitors are sequentially connected, and the capacitance increases. Since the variable capacitor of the present invention has a structure in which a control voltage for switching is applied to the extraction terminal, the capacitance can be easily controlled with a simple structure. As the FET, either an N channel FET or a P channel FET is used.
また、本発明では第ニの解決手段として、上記第一の解決手段に加えて、前記固定キャパシタが下部電極と、前記下部電極上に形成された誘電体薄膜と、前記誘電体薄膜上に形成された上部電極と、を有する薄膜キャパシタであり、前記下部電極が前記ＦＥＴのドレイン端子またはソース端子と一体化されており、前記誘電体薄膜が前記ＦＥＴのゲート絶縁膜と一体化されており、前記上部電極が前記ＦＥＴのゲート端子と一体化されている可変キャパシタを提案する。 In the present invention, as a second solution, in addition to the first solution, the fixed capacitor is formed on the lower electrode, the dielectric thin film formed on the lower electrode, and the dielectric thin film. An upper electrode, wherein the lower electrode is integrated with a drain terminal or a source terminal of the FET, and the dielectric thin film is integrated with a gate insulating film of the FET, A variable capacitor is proposed in which the upper electrode is integrated with the gate terminal of the FET.
上記第二の解決手段による可変キャパシタは、固定キャパシタとしてスパッタやエッチング等の半導体製造プロセスによって形成される薄膜キャパシタを用いている。そのため、同じく半導体製造プロセスで形成されるＦＥＴと一体的に作りこむことができる。その結果、ＦＥＴのゲート端子、ドレイン端子及びソース端子を薄膜キャパシタの容量電極と共用して一素子にすることができ、可変キャパシタの小型化が可能になる。 The variable capacitor according to the second solution uses a thin film capacitor formed by a semiconductor manufacturing process such as sputtering or etching as a fixed capacitor. Therefore, it can be formed integrally with an FET formed in the same semiconductor manufacturing process. As a result, the gate terminal, drain terminal, and source terminal of the FET can be shared with the capacitor electrode of the thin film capacitor to form one element, and the variable capacitor can be miniaturized.
本発明によれば、簡易な構造でかつ簡易な制御により静電容量を制御することが可能な可変キャパシタを得ることができる。 ADVANTAGE OF THE INVENTION According to this invention, the variable capacitor which can control an electrostatic capacitance by simple structure and simple control can be obtained.
本発明の可変キャパシタに係る第一の実施形態について説明する。図１は本発明の可変キャパシタの一例を示し、図２はその回路図を示す。 A first embodiment according to the variable capacitor of the present invention will be described. FIG. 1 shows an example of the variable capacitor of the present invention, and FIG. 2 shows a circuit diagram thereof.
可変キャパシタ１は、基板３上に、並列に接続された固定キャパシタＣ１〜Ｃ５と、各固定キャパシタ間に配置された電界効果型トランジスタＦＥＴ１〜ＦＥＴ４と、が実装され、並列接続された固定キャパシタ及びＦＥＴを他の回路と電気的に接続する一対の引出端子が形成されている。なお、ここでは固定キャパシタとしてチップコンデンサを用いている。また、ＦＥＴとしてＮチャンネルＦＥＴを用いている。 The variable capacitor 1 includes fixed capacitors C1 to C5 connected in parallel and field effect transistors FET1 to FET4 arranged between the fixed capacitors on the substrate 3, and the fixed capacitors connected in parallel and A pair of lead terminals for electrically connecting the FET to other circuits are formed. Here, a chip capacitor is used as the fixed capacitor. An N-channel FET is used as the FET.
固定キャパシタＣ１〜Ｃ５は、誘電体を介して互いに対向する一対の容量電極（内部電極）と、この容量電極のそれぞれに接続する一対の外部電極とを有する。ここで固定キャパシタの「電極」は一対の外部電極をさすものとする。固定キャパシタＣ１〜Ｃ５は、それぞれ同じ静電容量のものを組み合わせても良いし、可変キャパシタ１の静電容量の変化量の設計に合わせて異なる静電容量のものを組み合わせても良い。 Fixed capacitors C1 to C5 have a pair of capacitance electrodes (internal electrodes) facing each other via a dielectric, and a pair of external electrodes connected to each of the capacitance electrodes. Here, the “electrode” of the fixed capacitor refers to a pair of external electrodes. Fixed capacitors C <b> 1 to C <b> 5 may have the same capacitance, or may have different capacitances in accordance with the design of the change amount of the capacitance of variable capacitor 1.
電界効果型トランジスタＦＥＴ１〜ＦＥＴ４は、Ｐ型半導体からなるチャネル領域と、該チャネル領域を挟むように形成されたＮ型半導体からなる一対のコンタクト領域と、該チャネル領域を覆う絶縁膜と、前記一対のコンタクト領域の一方と接続するドレイン端子と、前記一対のコンタクト領域の他方と接続するソース端子と、前記絶縁膜を介して前記チャネル層と対向するゲート端子と、を有するＮチャネルＦＥＴである。ＦＥＴ１〜ＦＥＴ４はそれぞれ異なる閾値電圧Ｖｔｈ１〜Ｖｔｈ４を有している。このＦＥＴ１〜ＦＥＴ４は、ＦＥＴの素子を基板３上に実装しても良いが、基板３がＳｉウェハ等の半導体基板である場合には、半導体製造プロセスによって作りこんでも良い。 The field effect transistors FET1 to FET4 each include a channel region made of a P-type semiconductor, a pair of contact regions made of an N-type semiconductor so as to sandwich the channel region, an insulating film covering the channel region, and the pair An N-channel FET having a drain terminal connected to one of the contact regions, a source terminal connected to the other of the pair of contact regions, and a gate terminal facing the channel layer with the insulating film interposed therebetween. The FET1 to FET4 have different threshold voltages Vth1 to Vth4, respectively. In the FET1 to FET4, FET elements may be mounted on the substrate 3, but when the substrate 3 is a semiconductor substrate such as a Si wafer, it may be formed by a semiconductor manufacturing process.
基板３は、ガラス−エポキシ、紙フェノールやポリイミド等の樹脂基板や、アルミナ等のセラミック基板や、Ｓｉウェハ等の半導体基板が用いられる。特に半導体基板では、先のＦＥＴを基板上に作りこむことが可能となる。基板３上には、固定キャパシタやＦＥＴを電気的に接続する配線導体や、一対の引出端子２ａ、２ｂが形成されている。
As the substrate 3, a resin substrate such as glass-epoxy, paper phenol or polyimide, a ceramic substrate such as alumina, or a semiconductor substrate such as Si wafer is used. Particularly in the case of a semiconductor substrate, the previous FET can be formed on the substrate. On the substrate 3, wiring conductors for electrically connecting fixed capacitors and FETs and a pair of
固定キャパシタＣ１〜Ｃ５が基板３上に実装され、並列に接続されている。ＦＥＴ１〜ＦＥＴ４については、ＦＥＴ１は固定キャパシタＣ１と固定キャパシタＣ２の間、ＦＥＴ２は固定キャパシタＣ２と固定キャパシタＣ３との間、というように、２つの固定キャパシタの間に１つずつ配置されている。固定キャパシタＣ１〜Ｃ５の各々の一方の電極は、ＦＥＴ１〜ＦＥＴ４の各々のゲート端子と接続されている。固定キャパシタＣ１の他方の電極はＦＥＴ１のソース端子と接続されている。固定キャパシタＣ２の他方の電極はＦＥＴ１のドレイン端子及びＦＥＴ２のソース端子と接続されている。固定キャパシタＣ３の他方の電極はＦＥＴ２のドレイン端子及びＦＥＴ３のソース端子と接続されている。固定キャパシタＣ４の他方の電極はＦＥＴ３のドレイン端子及びＦＥＴ４のソース端子と接続されている。固定キャパシタＣ５の他方の電極はＦＥＴ４のドレイン端子と接続されている。一対の引出端子２ａ、２ｂのうち一方の引出端子２ａは固定キャパシタＣ１の一方の電極に接続され、他方の引出端子２ｂは固定キャパシタＣ１の他方の電極に接続されている。このような可変キャパシタ１を回路図にすると、図２のようになる。
Fixed capacitors C1 to C5 are mounted on the substrate 3 and connected in parallel. Regarding FET1 to FET4, one FET1 is arranged between two fixed capacitors, such as FET1 is between the fixed capacitors C1 and C2, and FET2 is between the fixed capacitors C2 and C3. One electrode of each of the fixed capacitors C1 to C5 is connected to each gate terminal of the FET1 to FET4. The other electrode of the fixed capacitor C1 is connected to the source terminal of the FET1. The other electrode of the fixed capacitor C2 is connected to the drain terminal of the FET1 and the source terminal of the FET2. The other electrode of the fixed capacitor C3 is connected to the drain terminal of the FET2 and the source terminal of the FET3. The other electrode of the fixed capacitor C4 is connected to the drain terminal of the FET3 and the source terminal of the FET4. The other electrode of the fixed capacitor C5 is connected to the drain terminal of the FET 4. Of the pair of
ＦＥＴ１〜ＦＥＴ４は各々異なる閾値電圧Ｖｔｈ１〜Ｖｔｈ４を有している。すなわちＦＥＴ１はＶｔｈ１、ＦＥＴ２はＶｔｈ２、ＦＥＴ３はＶｔｈ３、ＦＥＴ４はＶｔｈ４をそれぞれ有している。ＦＥＴ１〜ＦＥＴ４は他方の引出端子２ｂの位置を基点として閾値電圧が小さい順すなわち順次大きくなるように配置されている。ここでは、図２に示すように、閾値電圧がＶｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３＜Ｖｔｈ４となっている。
The FET1 to FET4 have different threshold voltages Vth1 to Vth4, respectively. That is, FET1 has Vth1, FET2 has Vth2, FET3 has Vth3, and FET4 has Vth4. The FET1 to FET4 are arranged so that the threshold voltage increases in order from the smallest, that is, sequentially with the position of the
このような構成の可変キャパシタの動作について、図３のグラフに基づいて説明する。まず、可変キャパシタ１の一方の引出端子に＋の電圧、他方の引出し端子に−の電圧がかかるように電圧を印加する。可変キャパシタへの印加電圧が閾値電圧Ｖｔｈ１以下では、動作するキャパシタが固定キャパシタＣ１だけなので、静電容量はＣ１である。印加電圧が閾値電圧Ｖｔｈ１を超えるとＦＥＴ１が動作してスイッチが入った状態となる。これにより、固定キャパシタＣ２が接続され、静電容量がＣ１＋Ｃ２に変化する。次に印加電圧が閾値電圧Ｖｔｈ２を超えるとＦＥＴ２が動作してスイッチが入った状態となる。これにより、固定キャパシタＣ３が接続される。一方、固定キャパシタＣ２は、ＦＥＴ１が動作した状態のままなので、そのまま動作し続ける。よって、合計の静電容量はＣ１＋Ｃ２＋Ｃ３に変化する。以後順次閾値電圧を超える毎にＦＥＴが動作して合計の静電容量が変化し、閾値電圧がＶｔｈｎ−１を超えると合計の静電容量がＣ１＋Ｃ２＋Ｃ３＋・・・＋Ｃｎに変化する。なお、閾値電圧の配列を他方の引出端子２ｂを基点とした小さい順の配列すなわちＶｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３＜Ｖｔｈ４としなかった場合、所定の閾値電圧を超えても接続されない固定キャパシタが発生してしまう。
The operation of the variable capacitor having such a configuration will be described with reference to the graph of FIG. First, a voltage is applied so that a positive voltage is applied to one lead terminal of the variable capacitor 1 and a negative voltage is applied to the other lead terminal. When the voltage applied to the variable capacitor is equal to or lower than the threshold voltage Vth1, the fixed capacitor C1 is the only capacitor that operates, and the capacitance is C1. When the applied voltage exceeds the threshold voltage Vth1, the FET 1 operates and is switched on. As a result, the fixed capacitor C2 is connected, and the capacitance changes to C1 + C2. Next, when the applied voltage exceeds the threshold voltage Vth2, the FET 2 operates and is switched on. Thereby, the fixed capacitor C3 is connected. On the other hand, the fixed capacitor C2 continues to operate as it is because the FET1 remains in an operating state. Therefore, the total capacitance changes to C1 + C2 + C3. Thereafter, the FET operates to change the total capacitance every time the threshold voltage is exceeded, and when the threshold voltage exceeds Vthn−1, the total capacitance changes to C1 + C2 + C3 +. If the threshold voltage is not arranged in the small order starting from the
なお、本発明の可変キャパシタは、図４の回路図に示すように、ＦＥＴをＰチャネルＦＥＴ（チャネル領域がＮ型半導体、コンタクト領域がＰ型半導体）に置き換えても良い。この場合は、一方の引出端子２ａに−の電圧、他方の引出端子２ｂに＋の電圧がかかるように電圧を印加する。その他の構成については上記の実施形態と同様である。
In the variable capacitor of the present invention, as shown in the circuit diagram of FIG. 4, the FET may be replaced with a P-channel FET (the channel region is an N-type semiconductor and the contact region is a P-type semiconductor). In this case, a voltage is applied such that a negative voltage is applied to one of the
次に、第一の実施形態の変形例を、図５の斜視図及び図６の回路図に示す。図５の可変キャパシタ１’は、図１の可変キャパシタ１とは、一方の引出端子２ａが固定キャパシタＣ２の一方の電極に接続され、他方の引出端子２ｂが固定キャパシタＣ３の他方の電極に接続されている点が異なっている。
Next, a modification of the first embodiment is shown in the perspective view of FIG. 5 and the circuit diagram of FIG. 5 is different from the variable capacitor 1 of FIG. 1 in that one
この構成では、各固定キャパシタの一方の電極は配線導体でつながっているため、一方の引出端子２ａは、この配線導体のどこに接続しても良い。しかし、各固定キャパシタの他方の電極は、隣接するＦＥＴによって配線が分断されている。そしてＦＥＴが動作することによって配線が接続されるので、他方の引出端子２ｂが形成される位置によって各ＦＥＴの閾値電圧の配列が変わってくる。
In this configuration, since one electrode of each fixed capacitor is connected by a wiring conductor, one
この可変キャパシタ１’は、他方の引出端子２ｂが固定キャパシタＣ３の他方の電極に接続されている。そのため、ＦＥＴの閾値電圧の配列は、図６に示すように、ＦＥＴ１の閾値電圧Ｖｔｈ１とＦＥＴ２の閾値電圧Ｖｔｈ２がＶｔｈ１＞Ｖｔｈ２となり、ＦＥＴ３の閾値電圧Ｖｔｈ３とＦＥＴ４の閾値電圧Ｖｔｈ４がＶｔｈ３＜Ｖｔｈ４となるように設計する。このようにすることによって設定した閾値電圧で動作するようになる。なおこの場合、Ｖｔｈ１とＶｔｈ３、Ｖｔｈ１とＶｔｈ４、Ｖｔｈ２とＶｔｈ３またはＶｔｈ２とＶｔｈ４の大小については任意である。すなわち、他方の引出端子２ｂの位置を基点として閾値電圧が小さい順すなわち順次大きくなるようにＦＥＴが配置されていれば、所定の閾値電圧を超えても動作しない固定キャパシタが発生せず、所望の設計で静電容量が変化する可変キャパシタを得ることができる。また、この変形例では、他方の引出端子２ｂを基点として２つの可変キャパシタのブロックが形成される。そのため、２つのブロックのうち一方のブロックに用いるＦＥＴを他方のブロックに用いるＦＥＴと異なる種類のものを用いても良い。例えば図６のＦＥＴ１及びＦＥＴ２をＰチャネルＦＥＴとして、ＦＥＴ３及びＦＥＴ４をＮチャネルＦＥＴとしても良い。
In the variable capacitor 1 ', the
次に、本発明の可変キャパシタに係る第ニの実施形態について説明する。図７に示す可変キャパシタ１１は、固定キャパシタＣ１〜Ｃ４が薄膜キャパシタで構成されており、電界効果型トランジスタＦＥＴ１〜ＦＥＴ３と一つの素子中で一体化されている点で第一の実施形態と異なる。なおここでは、各ＦＥＴがＮチャネルＦＥＴの場合で説明する。
Next, a second embodiment according to the variable capacitor of the present invention will be described. The
可変キャパシタ１１は、Ｓｉウェハ等の半導体の基板１３上に、上部電極１８ａと下部電極１８ｂが誘電体薄膜１９を介して対向する固定キャパシタＣ１〜Ｃ４と、Ｐ型半導体からなるチャネル領域１７と、該チャネル領域１７を挟むように形成されたＮ型半導体からなる一対のコンタクト領域１６ａ、１６ｂとを有する電界効果型トランジスタＦＥＴ１〜ＦＥＴ３が形成されている。ＦＥＴ１〜ＦＥＴ３は、各々フィールド酸化膜１５によって分離されている。フィールド酸化膜の下部には、反転耐圧を高くするためのチャネルストップ層１４が形成されている。
The
ＦＥＴ１〜ＦＥＴ３のドレイン端子及びソース端子は、固定キャパシタＣ１〜Ｃ４の下部電極１８ｂと一体化されてコンタクト領域１６ａ、１６ｂと接続されている。すなわち、固定キャパシタＣ１の下部電極１８ｂはＦＥＴ１のソース端子に兼用されており、固定キャパシタＣ２の下部電極１８ｂはＦＥＴ１のドレイン端子及びＦＥＴ２のソース端子に兼用されており、固定キャパシタＣ３の下部電極１８ｂはＦＥＴ２のドレイン端子及びＦＥＴ３のソース端子に兼用されており、固定キャパシタＣ４の下部電極１８ｂはＦＥＴ３のドレイン端子に兼用されている。固定キャパシタＣ１〜Ｃ４の下部電極１８ｂは、ＦＥＴ１〜ＦＥＴ３によって各々分離されている。
The drain terminals and the source terminals of the FET1 to FET3 are integrated with the
誘電体薄膜１９は、固定キャパシタＣ１〜Ｃ４の各々の誘電体薄膜とＦＥＴ１〜ＦＥＴ３の各々のゲート絶縁膜とを一体化したものである。材質としては、ＢＳＴ（ＢａＳｒＴｉＯ３：チタン酸バリウムストロンチウム）等が用いられる。また、上部電極１８ａは、固定キャパシタＣ１〜Ｃ４の各々の上部電極とＦＥＴ１〜ＦＥＴ３の各々のゲート端子とを一体化したものである。この上部電極１８ａの上に保護膜２０が形成されている。この保護膜２０上に、ビアを通して上部電極１８ａと接続する一方の引出端子１２ａと、ビアを通して固定キャパシタＣ１の下部電極１８ｂと接続する他方の引出端子１２ｂが形成されている。
The dielectric
このような可変キャパシタ１１は、既知の半導体製造プロセスによって形成することができる。例えば、ＦＥＴのチャネル領域１７やコンタクト領域１６ａ及び１６ｂ、チャネルストップ層１４はイオンインプランテーション法によって形成することができる。また、フィールド酸化膜１５はＬＯＣＯＳ法によって形成することができる。上部電極１８ａ、下部電極１８ｂ及び誘電体薄膜１９はスパッタ法、ＣＶＤ法またはゾルゲル法によって形成することができる。
Such a
可変キャパシタ１１は、他方の引出端子１２ｂが固定キャパシタＣ１の下部電極１８ｂに接続されている。よって、ＦＥＴ１〜ＦＥＴ３の閾値電圧は、ＦＥＴ１＜ＦＥＴ２＜ＦＥＴ３の順になるように形成される。ＦＥＴの閾値電圧は、チャネル領域１７にイオンインプランテーション法によって注入するイオン濃度を変えることによって調整が可能である。イオン濃度を高くすると閾値電圧は上昇する。なお、ＦＥＴの閾値電圧の調整は、チャネル領域１７のイオン濃度の調整の他、ゲート絶縁膜の厚さ、ゲート絶縁膜の誘電率によって調整することもできる。
The other lead terminal 12b of the
このようにして得られた可変キャパシタ１１は、固定キャパシタとＦＥＴが一素子中に一体化されているので、小型化が可能であり、電子回路中における占有面積を低減することができる。
The
以上のように、本発明の可変キャパシタは、一対の引出端子に印加する電圧で静電容量を制御できるので、ＦＥＴを動作させるための特別な配線を必要とせず、簡単な構造でかつ簡単な方法で動作可能な可変キャパシタとなる。 As described above, the variable capacitor according to the present invention can control the capacitance by the voltage applied to the pair of lead terminals, so that no special wiring is required for operating the FET, and the structure is simple and simple. It becomes a variable capacitor operable by the method.
１、１’、１１ 可変キャパシタ
２ａ、１２ａ 一方の引出端子
２ｂ、１２ｂ 他方の引出端子
３、１３ 基板
１４ チャネルストップ層
１５ フィールド酸化膜
１６ａ、１６ｂ コンタクト領域
１７ チャネル領域
１８ａ 上部電極
１８ｂ 下部電極
１９ 誘電体薄膜
２０ 保護膜
1, 1 ', 11 Variable capacitor
2a, 12a One
3, 13 substrate
14 channel stop layer
15
17 channel region
19 Dielectric thin film
20 Protective film
Claims (2)
前記電界効果型トランジスタは、隣接する２つの前記固定キャパシタの間に配置されており、
前記電界効果型トランジスタのゲート端子は前記固定キャパシタの一方の電極側に接続され、前記電界効果型トランジスタのドレイン端子及びソース端子は隣接する２つの前記固定キャパシタの各々の他方の電極側に接続されており、
前記一対の引出端子は、一方の引出端子が前記固定キャパシタの一方の電極側の任意の位置に接続され、他方の引出端子が複数の前記固定キャパシタのうちのいずれかの他方の電極に接続されており、
複数の前記電界効果型トランジスタは各々閾値電圧が異なっており、
複数の前記電界効果型トランジスタは、前記固定キャパシタの他方の電極側に接続された前記他方の引出端子の位置を基点として、閾値電圧が順次大きくなるように配置されている
ことを特徴とする可変キャパシタ。 A plurality of fixed capacitors connected in parallel to each other, a plurality of field effect transistors that perform switching of each of the fixed capacitors, and a pair of electrical connections between the fixed capacitors and the field effect transistors with other circuits A variable capacitor having a lead terminal;
The field effect transistor is disposed between two adjacent fixed capacitors,
The gate terminal of the field effect transistor is connected to one electrode side of the fixed capacitor, and the drain terminal and the source terminal of the field effect transistor are connected to the other electrode side of each of the two adjacent fixed capacitors. And
In the pair of lead terminals, one lead terminal is connected to an arbitrary position on one electrode side of the fixed capacitor, and the other lead terminal is connected to one of the plurality of fixed capacitors. And
The plurality of field effect transistors have different threshold voltages,
The plurality of field effect transistors are arranged such that threshold voltages are sequentially increased with a position of the other lead terminal connected to the other electrode side of the fixed capacitor as a base point. Capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007324522A JP2009147204A (en) | 2007-12-17 | 2007-12-17 | Variable capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007324522A JP2009147204A (en) | 2007-12-17 | 2007-12-17 | Variable capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009147204A true JP2009147204A (en) | 2009-07-02 |
Family
ID=40917454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007324522A Withdrawn JP2009147204A (en) | 2007-12-17 | 2007-12-17 | Variable capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009147204A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214740A (en) * | 2012-04-03 | 2013-10-17 | Highdeev Co Ltd | Tunable capacitor |
| WO2017139406A1 (en) * | 2016-02-08 | 2017-08-17 | Witricity Corporation | Pwm capacitor control |
| WO2022080253A1 (en) * | 2020-10-12 | 2022-04-21 | 株式会社村田製作所 | Variable electronic element and circuit device |
-
2007
- 2007-12-17 JP JP2007324522A patent/JP2009147204A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214740A (en) * | 2012-04-03 | 2013-10-17 | Highdeev Co Ltd | Tunable capacitor |
| WO2017139406A1 (en) * | 2016-02-08 | 2017-08-17 | Witricity Corporation | Pwm capacitor control |
| US10063104B2 (en) | 2016-02-08 | 2018-08-28 | Witricity Corporation | PWM capacitor control |
| JP2019512162A (en) * | 2016-02-08 | 2019-05-09 | ワイトリシティ コーポレーションＷｉｔｒｉｃｉｔｙ Ｃｏｒｐｏｒａｔｉｏｎ | PWM capacitor control |
| US10913368B2 (en) | 2016-02-08 | 2021-02-09 | Witricity Corporation | PWM capacitor control |
| JP2021145133A (en) * | 2016-02-08 | 2021-09-24 | ワイトリシティ コーポレーションWitricity Corporation | PWM capacitor control |
| JP7089619B2 (en) | 2016-02-08 | 2022-06-22 | ワイトリシティ コーポレーション | PWM capacitor control |
| US11807115B2 (en) | 2016-02-08 | 2023-11-07 | Witricity Corporation | PWM capacitor control |
| WO2022080253A1 (en) * | 2020-10-12 | 2022-04-21 | 株式会社村田製作所 | Variable electronic element and circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557400B2 (en) | Semiconductor device in which capacitance of a MOS capacitor is complemented with the capacitance of a wiring capacitor | |
| US6303957B1 (en) | Semiconductor capacitance device and semiconductor devices using the same | |
| JP6113500B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR20100037407A (en) | Inverter, method of operating the same and logic circuit comprising inverter | |
| US9496403B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9064719B1 (en) | Integrated circuit and method of forming integrated circuit | |
| TW201344908A (en) | Transistor having an isolated body for high voltage operation | |
| KR20050053001A (en) | Power device with bi-directional level shift circuit | |
| US20120153396A1 (en) | Semiconductor device | |
| US8324710B2 (en) | Capacitor, integrated device, radio frequency switching device, and electronic apparatus | |
| US9607982B1 (en) | Semiconductor device and method for fabricating the same | |
| US9614520B2 (en) | Semiconductor switch | |
| US6999296B2 (en) | Voltage controlled variable capacitance device | |
| EP0822601B1 (en) | MOS capacitor with wide voltage and frequency operating ranges | |
| US20130175591A1 (en) | Capacitive device, semiconductor unit, and electronic apparatus | |
| JP2009147204A (en) | Variable capacitor | |
| JP2001358335A (en) | Semiconductor device | |
| US7501884B2 (en) | Capacitive circuit employing low voltage MOSFETs and method of manufacturing same | |
| JP3940063B2 (en) | Variable capacitance element and integrated circuit incorporating variable capacitance element | |
| US6608747B1 (en) | Variable-capacitance device and voltage-controlled oscillator | |
| US20140285273A1 (en) | Semiconductor device | |
| CN114743971A (en) | Reconfigurable CMOS device and method | |
| KR100544631B1 (en) | Semiconductor device and its manufacturing method | |
| US7897996B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20060075660A (en) | Variable capacitor circuit having serially connected capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110301 |