JP2009141690A

JP2009141690A - ドライバ回路

Info

Publication number: JP2009141690A
Application number: JP2007316186A
Authority: JP
Inventors: Akira Nakamori; 昭中森; Takahiro Mori; 貴浩森; Tomoyuki Yamazaki; 智幸山崎
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-12-06
Filing date: 2007-12-06
Publication date: 2009-06-25
Anticipated expiration: 2027-12-06
Also published as: JP5119894B2; US20090146714A1; CN101453203A; US7859315B2; CN101453203B

Abstract

【課題】パワーデバイスのゲートにコンデンサと抵抗の直列回路を接続することなく、損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能なドライバ回路を提供する。
【解決手段】ドライバ回路には、ＩＧＢＴ４３のゲート電圧波形を設定するスロープ設定回路１３を設け、スロープ設定回路１３の出力電圧Ｖ^＊をオペアンプ１４の非反転入力端子に入力するとともに、抵抗１５、１６にて分圧された電圧Ｖｇｓｆをオペアンプ１４の反転入力端子に入力し、スロープ設定回路１３の出力電圧Ｖ^＊と、抵抗１５、１６にて分圧された分圧電圧Ｖｇｓｆとの偏差に比例した出力電圧Ｖｏｕｔをオペアンプ１４から出力させて、ＩＧＢＴ４３のゲート端子に入力する。
【選択図】図１

Description

本発明はドライバ回路に関し、特に、絶縁ゲート型パワーデバイスの損失およびノイズを低減しつつ、ドライブ能力を向上させる方法に適用して好適なものである。

半導体電力変換器では、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴなどの絶縁ゲート型パワーデバイスが用いられ、これらの絶縁ゲート型パワーデバイスを駆動するためのドライバ回路をインバータ構成する方法がある。
図６は、従来のドライバ回路の概略構成を示す回路図である。
図６において、Ｐチャンネル電界効果型トランジスタ４１とＮチャンネル電界効果型トランジスタ４２とは直列接続され、Ｐチャンネル電界効果型トランジスタ４１のソースは電源電圧Ｖｃｃに接続されるとともに、Ｎチャンネル電界効果型トランジスタ４２のソースはグランド電位に接続されている。そして、Ｐチャンネル電界効果型トランジスタ４１およびＮチャンネル電界効果型トランジスタ４２のドレインはＩＧＢＴ４３のゲートに共通に接続されるとともに、Ｐチャンネル電界効果型トランジスタ４１およびＮチャンネル電界効果型トランジスタ４２のゲートには、駆動信号が共通に入力される。なお、この駆動信号としては、ロウレベルとハイレベルとの間を遷移する信号を用いることができ、ロウレベルは０Ｖ、ハイレベルは電源電圧Ｖｃｃに設定することができる。

そして、ＩＧＢＴ４３をターンオンする場合、駆動信号をロウレベルにすることで、Ｐチャンネル電界効果型トランジスタ４１がオンされるとともに、Ｎチャンネル電界効果型トランジスタ４２がオフされ、Ｐチャンネル電界効果型トランジスタ４１を介して電源電圧ＶｃｃがＩＧＢＴ４３のゲートに印加される。そして、電源電圧ＶｃｃがＩＧＢＴ４３のゲートに印加されると、ＩＧＢＴ４３のゲートに充電電流が流れ、ＩＧＢＴ４３のゲート電位が上昇することで、ＩＧＢＴ４３は導通状態になる。

一方、ＩＧＢＴ４３をターンオフする場合、駆動信号をハイレベルにすることで、Ｐチャンネル電界効果型トランジスタ４１がオフされるとともに、Ｎチャンネル電界効果型トランジスタ４２がオンされ、Ｎチャンネル電界効果型トランジスタ４２を介してグランド電位がＩＧＢＴ４３のゲートに印加される。そして、グランド電位がＩＧＢＴ４３のゲートに印加されると、ＩＧＢＴ４３のゲートから電化が放電され、ＩＧＢＴ４３のゲート電位が下降することで、ＩＧＢＴ４３は非導通状態になる。

ここで、ＩＧＢＴ４３のターンオン時とターンオフ時の駆動には、Ｐチャンネル電界効果型トランジスタ４１およびＮチャンネル電界効果型トランジスタ４２のオン抵抗がそれぞれ用いられている。
また、例えば、特許文献１には、ターンオン時の期間を初期Ｉ、中期ＩＩ、後期ＩＩＩの３つに分類し、各期間Ｉ〜ＩＩＩで下記のようにドライブ能力を調整することで、ＩＧＢＴ４３の損失およびノイズを低減しつつ、ドライブ能力を向上させる方法が開示されている。
（Ｉ）ドライブ能力（出力電流）を高め、電圧の立ち上がりの遅れを小さくする。
（ＩＩ）ドライブ能力を下げ、ＩＧＢＴ４３のドレイン電流の立ち上がりの傾き（ｄＩｃ／ｄｔ）を小さくし、ノイズを低減する。
（ＩＩＩ）ドライブ能力を高め、ＩＧＢＴ４３の損失を小さくする。
米国特許ＵＳ６４５９３２４

しかしながら、ＩＭＰ（インテリジェントパワーモシュール）では、ＩＧＢＴ４３などの絶縁ゲート型パワーデバイスとその駆動回路が同一モジュール内に搭載される。また、絶縁ゲート型パワーデバイスとその駆動回路が同一モジュール内に搭載された場合、絶縁ゲート型パワーデバイスの動作温度は最大１５０℃まで保証されるので、その近傍にある駆動回路も熱的に過酷な環境下に置かれる。さらに、Ｐチャンネル電界効果型トランジスタ４１およびＮチャンネル電界効果型トランジスタ４２のオン抵抗は、室温と比べて高温において増加する傾向がある。

このため、図６に示すように、Ｐチャンネル電界効果型トランジスタ４１およびＮチャンネル電界効果型トランジスタ４２のオン抵抗を用いてＩＧＢＴ４３を駆動する方法では、高温時には室温時と比べてＩＧＢＴ４３のゲートの充電速度が遅くなる。この結果、急峻な電圧変化（ＩＧＢＴ４３のコレクタ−エミッタ間電圧）が抑制され、電圧変化に伴うノイズの発生は減少する一方で、ＩＧＢＴ４３のターンオンに要する時間が増加し、損失が増加する。これに対して、高温時に損失が少なくなるように最適化された設計を行うと、室温時において、ＩＧＢＴ４３のゲートの充電速度が速すぎ、電圧変化が急峻となってノイズが増加する。
従って、図６の方法では、ノイズと損失についてトレードオフの関係があり、室温と高温でノイズと損失とを解析しながら設計を行う必要があり、設計に大変な労力がかかるという問題があった。

一方、特許文献１に開示された方法では、ターンオン時の各期間Ｉ〜ＩＩＩでドライブ能力を調整するためには、ドライバ回路にて駆動されるＩＧＢＴ４３のゲートにコンデンサと抵抗の直列回路を接続する必要がある。このため、部品点数が増大し、基板面積が増大するとともに、コストアップを招くという問題があった。
そこで、本発明の目的は、パワーデバイスのゲートにコンデンサと抵抗の直列回路を接続することなく、損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能なドライバ回路を提供することである。

上述した課題を解決するために、請求項１記載のドライバ回路によれば、絶縁ゲート型デバイスのゲート電圧波形を設定するスロープ設定回路と、前記絶縁ゲート型デバイスのゲート電圧の検出値と、前記スロープ設定回路にて設定されたゲート電圧の設定値との偏差に基づいて、前記絶縁ゲート型デバイスのゲートを駆動するオペアンプとを備えることを特徴とする。

これにより、スロープ設定回路から出力されるゲート電圧波形を調整することで、絶縁ゲート型デバイスのゲート電圧波形を調整することが可能となり、ターンオン時における各期間ごとにドライブ能力を上げたり下げたりすることが可能となる。このため、絶縁ゲート型デバイスのゲートにコンデンサと抵抗の直列回路を接続することなく、損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となり、部品点数を低減して、基板面積の増大を抑制するとともに、コストを低減することが可能となる。

また、請求項２記載のドライバ回路によれば、定電流を発生させる定電流源と、ターンオン時に前記定電流源を介して絶縁ゲート型デバイスのゲートを電源電位側に接続するとともに、ターンオフ時に前記絶縁ゲート型デバイスのゲートをグランド電位側に接続する切り替え回路と、前記絶縁ゲート型デバイスのゲート電圧波形を設定するスロープ設定回路と、前記絶縁ゲート型デバイスのゲート電圧の検出値と、前記スロープ設定回路にて設定されたゲート電圧の設定値との偏差に基づいて、前記絶縁ゲート型デバイスのゲートを駆動するオペアンプとを備えることを特徴とする。

これにより、絶縁ゲート型デバイスのゲート電圧波形を調整することを可能としつつ、定電流源を介して絶縁ゲート型デバイスをターンオンすることができる。このため、絶縁ゲート型デバイスのゲートの充電速度の温度依存性を低減することが可能となるととともに、ターンオン時における各期間ごとにドライブ能力を上げたり下げたりすることが可能となる。この結果、ターンオン時において高温時のノイズと損失を抑えながら、室温時においてもノイズと損失を抑えることが可能となるとともに、ドライブ能力を向上させることが可能となり、部品点数の増大を抑制しつつ、損失、ノイズおよびドライブ能力を考慮した設計にかかる労力を軽減することができる。

また、請求項３記載のドライバ回路によれば、前記切り替え回路は、トリガ入力に基づいて前記絶縁ゲート型デバイスのゲートを電源電位側に接続し、前記スロープ設定回路は、前記トリガ入力に基づいて前記ゲート電圧波形を発生させることを特徴とする。
これにより、トリガ入力を契機として、定電流源を介して絶縁ゲート型デバイスをターンオンすることが可能となるとともに、ターンオン時における各期間ごとにドライブ能力を調整することができる。このため、絶縁ゲート型デバイスのゲート容量が大きい場合においても、損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となる。

また、請求項４記載のドライバ回路によれば、前記定電流源は、ドレイン側に抵抗が接続された第１トランジスタと、前記第１トランジスタとカレントミラー構成され、抵抗の値と基準電圧で定まる定電流を発生させる第２トランジスタと、前記第２トランジスタとカレントミラー構成され、前記絶縁ゲート型デバイスのゲートにドレインが接続された第３トランジスタとを備えることを特徴とする。
これにより、抵抗の値と基準電圧で定まる定電流を増幅しながら絶縁ゲート型デバイスをターンオンすることができ、ターンオン時において高温時のノイズと損失を抑えながら、室温時においてもノイズと損失を抑えることができる。

また、請求項５記載のドライバ回路によれば、前記第２トランジスタと直列接続された第４トランジスタと、前記抵抗に電流が流れるように前記第４トランジスタをスイッチングする第５トランジスタとを備えることを特徴とする。
これにより、ターンオン時に定電流源を介して絶縁ゲート型デバイスのゲートに電流を流入させたり、ターンオフ時に絶縁ゲート型デバイスのゲートから電流を流出させたりすることができる。

また、請求項６記載のドライバ回路によれば、前記ドライバ回路の電源電圧に比例した値に基づいて、前記スロープ設定回路の出力電圧の上限値を設定することを特徴とする。
これにより、ドライバ回路の電源電圧が変化した場合においても、それに比例するようにスロープ設定回路の出力電圧の上限値を変化させることが可能となり、絶縁ゲート型デバイスのゲート電圧波形を任意に調整することができる。

また、請求項７記載のドライバ回路によれば、前記スロープ設定回路にて設定されるゲート電圧波形は、電圧が指数関数的に増加することを特徴とする。
これにより、ターンオン時の初期においては、ドライブ能力を高め、電圧の立ち上がりの遅れを小さくすることができる。また、ターンオン時の中期においては、ドライブ能力を下げ、絶縁ゲート型デバイスのドレイン電流の立ち上がりの傾きを小さくし、ノイズを低減することができる。また、ターンオン時の後期においては、ドライブ能力を高め、絶縁ゲート型デバイスの損失を小さくすることができる。この結果、部品点数の増大を抑制しつつ、絶縁ゲート型デバイスの損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となる。

また、請求項８記載のドライバ回路によれば、前記スロープ設定回路は、定電流を発生させる定電流源と、前記定電流源にて発生された電流に比例する電流を発生させるカレントミラー回路と、前記スロープ設定回路の出力端子に接続された抵抗とコンデンサとの直列回路と、前記カレントミラー回路にて発生された電流をトリガ入力を契機として前記直列回路に導くスイッチング素子とを備えることを特徴とする。
これにより、抵抗とコンデンサの値によって決まる時定数に従ってスロープ設定回路の出力電圧を増加させることができ、スロープ設定回路にて設定されるゲート電圧の設定値を指数関数的に増加させることができる。

また、請求項９記載のドライバ回路によれば、前記スロープ設定回路にて設定されるゲート電圧波形は、電圧が線形増加することを特徴とする。
これにより、ターンオン時の初期においては、ドライブ能力を高め、電圧の立ち上がりの遅れを小さくすることができる。また、ターンオン時の中期においては、ドライブ能力を下げ、絶縁ゲート型デバイスのドレイン電流の立ち上がりの傾きを小さくし、ノイズを低減することができる。また、ターンオン時の後期においては、ドライブ能力を高め、絶縁ゲート型デバイスの損失を小さくすることができる。この結果、部品点数の増大を抑制しつつ、絶縁ゲート型デバイスの損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となる。

また、請求項１０記載のドライバ回路によれば、前記スロープ設定回路は、定電流を発生させる定電流源と、前記定電流源にて発生された電流に比例する電流を発生させるカレントミラー回路と、前記スロープ設定回路の出力端子に接続されたコンデンサと、前記カレントミラー回路にて発生された電流をトリガ入力を契機として前記コンデンサに導くスイッチング素子とを備えることを特徴とする。
これにより、コンデンサに蓄積される電荷量に従ってスロープ設定回路の出力電圧を増加させることができ、スロープ設定回路にて設定されるゲート電圧の設定値を線形増加させることができる。

また、請求項１１記載のドライバ回路によれば、前記スロープ設定回路は、前記絶縁ゲート型デバイスのゲート電圧波形の設定値を指数関数的に増加させる第１の電圧波形設定部と、前記絶縁ゲート型デバイスのゲート電圧波形の設定値を線形増加させる第２の電圧波形設定部と、前記第１の電圧波形設定部にて設定されたゲート電圧波形または前記第２の電圧波形設定部にて設定されたゲート電圧波形のいずれか一方を選択して出力する電圧波形選択部とを備えることを特徴とする。
これにより、絶縁ゲート型デバイスのゲート電圧波形を選択することが可能となり、絶縁ゲート型デバイスの特性にバラツキがある場合においても、絶縁ゲート型デバイスのゲート電圧波形を最適化することができる。

以上説明したように、本発明によれば、絶縁ゲート型デバイスのゲートにコンデンサと抵抗の直列回路を接続することなく、損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となり、部品点数を低減して、基板面積の増大を抑制するとともに、コストを低減することが可能となる。

以下、本発明の実施形態に係るドライバ回路について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るドライバ回路の概略構成を示す回路図である。
図１において、ドライバ回路には、ＩＧＢＴ４３のゲート電圧波形を設定するスロープ設定回路１３が設けられている。ここで、スロープ設定回路１３は、例えば、トリガ入力を契機として、指数関数的に電圧が増加するゲート電圧波形または電圧が線形増加するゲート電圧波形を出力することができる。

そして、スロープ設定回路１３の電源端子は、オペアンプ１２の出力端子に接続されている。また、スロープ設定回路１３のグランド端子は、接地電位ＧＮＤに接続されている。また、スロープ設定回路１３の出力端子は、オペアンプ１４の非反転入力端子に接続されている。
また、ドライバ電源電位Ｖｃｃと接地電位ＧＮＤとの間には、抵抗１０および抵抗１１が直列に接続されている。そして、オペアンプ１２の非反転入力端子は、抵抗１０、１１の接続点に接続されている。また、オペアンプ１２の反転入力端子は、オペアンプ１２の出力端子に接続され、ボルテージフォロワーが構成されている。

また、ＩＧＢＴ４３のゲート端子と接地電位ＧＮＤとの間には、抵抗１５および抵抗１６が直列に接続されている。そして、オペアンプ１４の非反転入力端子は、スロープ設定回路１３の出力端子に接続されている。また、オペアンプ１４の反転入力端子は、抵抗１５、１６の接続点に接続されている。また、オペアンプ１４の出力端子は、ＩＧＢＴ４３のゲート端子に接続されている。また、オペアンプ１４の電源端子は、ドライバ電源電位Ｖｃｃに接続されている。また、オペアンプ１４のグランド端子は、接地電位ＧＮＤに接続されている。

そして、ドライバ電源電位Ｖｃｃは抵抗１０、１１にて分圧され、抵抗１０、１１にて分圧された電圧がオペアンプ１２の非反転入力端子に入力される。そして、その分圧電圧がオペアンプ１２の非反転入力端子に入力されると、その分圧電圧に比例した電源電圧Ｖｓがオペアンプ１２から出力され、スロープ設定回路１３の電源端子に入力される。
ここで、抵抗１０、１１にて分圧された電圧をオペアンプ１２を介してスロープ設定回路１３の電源端子に入力することで、ドライバ電源電位Ｖｃｃが変化した場合においても、それに比例するようにスロープ設定回路１３の出力電圧Ｖ^＊の上限値を変化させることが可能となり、ＩＧＢＴ４３のゲート電圧波形を任意に調整することができる。

そして、スロープ設定回路１３の入力端子に入力電圧Ｖｉｎが入力されると、スロープ設定回路１３の出力電圧Ｖ^＊は、所定のゲート電圧波形が得られるように０Ｖから立ち上がり、スロープ設定回路１３の電源電圧Ｖｓに達するまで上昇する。そして、スロープ設定回路１３の出力電圧Ｖ^＊は、オペアンプ１４の非反転入力端子に入力される。なお、入力電圧Ｖｉｎは、ロウレベル（例えば、０Ｖ）からハイレベル（例えば、５Ｖ）まで変化する矩形信号を用いることができる。そして、入力電圧Ｖｉｎがロウレベルからハイレベルに変化した時点を、スロープ設定回路１３のトリガ入力とすることができる。

また、ＩＧＢＴ４３のゲート／ソース間電圧Ｖｇｓは抵抗１５、１６にて分圧され、抵抗１５、１６にて分圧された電圧Ｖｇｓｆがオペアンプ１４の反転入力端子に入力される。そして、その分圧電圧Ｖｇｓｆがオペアンプ１４の反転入力端子に入力されると、スロープ設定回路１３の出力電圧Ｖ^＊と、抵抗１５、１６にて分圧された分圧電圧Ｖｇｓｆとの偏差に比例した出力電圧Ｖｏｕｔがオペアンプ１４から出力され、ＩＧＢＴ４３のゲート端子に入力される。

ここで、抵抗１０、１１、１５、１６の値をそれぞれＲ１０、Ｒ１１、Ｒ１５、Ｒ１６とすると、以下の関係を満たすことができる。
Ｒ１０／Ｒ１１＝Ｒ１５／Ｒ１６
従って、スロープ設定回路１３の出力電圧Ｖ^＊の波形と、ＩＧＢＴ４３のゲート／ソース間電圧Ｖｇｓの波形とは相似の関係となる。
そして、スロープ設定回路１３の出力電圧Ｖ^＊が立ち上がると、ＩＧＢＴ４３がターンオンし、ＩＧＢＴ４３のゲートに充電電流が流れ、ＩＧＢＴ４３のゲート電位が上昇することで、ＩＧＢＴ４３は導通状態になる。

これにより、スロープ設定回路１３から出力されるゲート電圧波形を調整することで、ＩＧＢＴ４３のゲート電圧波形を調整することが可能となる。この結果、ターンオン時の期間を初期Ｉ、中期ＩＩ、後期ＩＩＩの３つに分類すると、ターンオン時における各期間Ｉ〜ＩＩＩごとにドライブ能力を上げたり下げたりすることが可能となる。このため、ＩＧＢＴ４３のゲートにコンデンサと抵抗の直列回路を接続することなく、損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となり、部品点数を低減して、基板面積の増大を抑制するとともに、コストを低減することが可能となる。

図２は、図１のスロープ設定回路の概略構成を示す回路図である。
図２において、Ｐチャンネル電界効果型トランジスタ１０１、Ｐチャンネル電界効果型トランジスタ１０２およびＮチャンネル電界効果型トランジスタ１０４は直列接続されている。また、Ｐチャンネル電界効果型トランジスタ１００、１０１は並列接続され、Ｐチャンネル電界効果型トランジスタ１００、１０１のゲートはＰチャンネル電界効果型トランジスタ１０１のドレインに共通接続され、カレントミラーが構成されている。

また、Ｐチャンネル電界効果型トランジスタ１００のドレインには定電流源１０３が直列接続されている。また、Ｐチャンネル電界効果型トランジスタ１０２およびＮチャンネル電界効果型トランジスタ１０４のゲートは共通接続され、インバータが構成されている。さらに、Ｎチャンネル電界効果型トランジスタ１０４には、抵抗１０５とコンデンサ１０６の直列回路が並列接続されている。

そして、Ｐチャンネル電界効果型トランジスタ１００、１０１のソースには、図１のオペアンプ１２から出力された電源電圧Ｖｓが印加される。そして、Ｐチャンネル電界効果型トランジスタ１０２およびＮチャンネル電界効果型トランジスタ１０４のゲートには、入力電圧Ｖｉｎが入力される。そして、入力電圧Ｖｉｎがハイレベルからロウレベルに変化すると、Ｎチャンネル電界効果型トランジスタ１０４はオフするとともに、Ｐチャンネル電界効果型トランジスタ１０２はオンする。そして、Ｐチャンネル電界効果型トランジスタ１０２がオンすると、Ｐチャンネル電界効果型トランジスタ１００、１０１によるカレントミラー動作によって、定電流源１０３に流れている電流に比例した電流がＰチャンネル電界効果型トランジスタ１０２に流れる。そして、Ｐチャンネル電界効果型トランジスタ１０２に流れている電流は抵抗１０５とコンデンサ１０６の直列回路に流れ、抵抗１０５とコンデンサ１０６とからなる時定数に従ってコンデンサ１０６が充電されることで、スロープ設定回路１３の出力電圧Ｖ^＊が０Ｖから指数関数的に立ち上がり、電源電圧Ｖｓに達するまで上昇する。

図３は、図２のスロープ設定回路の入出力応答の波形を示す図である。
図３において、図２の抵抗１０５とコンデンサ１０６の値をそれぞれＲ、Ｃとすると、図２のスロープ設定回路１３の出力電圧Ｖ^＊は、以下の式に従って指数関数的に立ち上がることができる。
Ｖ^＊＝Ｖｓ（１−ｅ^{−ｔ／（ＣＲ）}）
また、図２の抵抗１０５を省略することで、以下の式に示すように、図１のスロープ設定回路１３の出力電圧Ｖ^＊を線形増加させることができる。
Ｖ^＊＝ｋｔ
ただし、ｋは定数である。

そして、スロープ設定回路１３の出力電圧Ｖ^＊を指数関数的に立ち上げることで、ターンオン時の初期においては、ドライブ能力を高め、ＩＧＢＴ４３の電圧の立ち上がりの遅れを小さくすることができる。また、ターンオン時の中期においては、ドライブ能力を下げ、ＩＧＢＴ４３のドレイン電流の立ち上がりの傾きを小さくし、ノイズを低減することができる。また、ターンオン時の後期においては、ドライブ能力を高め、ＩＧＢＴ４３の損失を小さくすることができる。この結果、部品点数の増大を抑制しつつ、ＩＧＢＴ４３の損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となる。

図４は、本発明の第２実施形態に係るドライバ回路の概略構成を示す回路図である。
図４において、Ｐチャンネル電界効果型トランジスタ２およびＮチャンネル電界効果型トランジスタ３は直列接続されている。また、Ｐチャンネル電界効果型トランジスタ１、２は並列接続され、Ｐチャンネル電界効果型トランジスタ１、２のゲートはＰチャンネル電界効果型トランジスタ２のドレインに共通接続され、カレントミラーが構成されている。

また、Ｐチャンネル電界効果型トランジスタ１のドレインには抵抗４が直列接続されている。また、オペアンプ５の非反転入力端子は電源９に接続され、オペアンプ５の反転入力端子はＰチャンネル電界効果型トランジスタ１のドレインに接続され、オペアンプ５の出力端子はＮチャンネル電界効果型トランジスタ３のゲートおよびＮチャンネル電界効果型トランジスタ３のドレインに接続されている。

また、Ｐチャンネル電界効果型トランジスタ７およびＮチャンネル電界効果型トランジスタ８は直列接続されている。そして、Ｎチャンネル電界効果型トランジスタ８のゲートは、Ｐチャンネル電界効果型トランジスタ６のゲートに接続されている。また、Ｐチャンネル電界効果型トランジスタ７のゲートは、Ｐチャンネル電界効果型トランジスタ２とＮチャンネル電界効果型トランジスタ３との接続点に接続されている。また、Ｐチャンネル電界効果型トランジスタ７とＮチャンネル電界効果型トランジスタ８との接続点は、ＩＧＢＴ４３のゲートに接続されている。

また、図４のドライバ回路には、図１のドライバ回路が設けられている。そして、オペアンプ１２の非反転入力端子は、抵抗１０を介してＰチャンネル電界効果型トランジスタ７のソースに接続されている。また、オペアンプ１４の出力端子は、Ｐチャンネル電界効果型トランジスタ７とＮチャンネル電界効果型トランジスタ８との接続点に接続されている。また、Ｐチャンネル電界効果型トランジスタ６およびＮチャンネル電界効果型トランジスタ８のゲートは、スロープ設定回路１３の入力端子に接続されている。

そして、入力電圧Ｖｉｎがハイレベルからロウレベルに変化すると、Ｎチャンネル電界効果型トランジスタ６、８はオフする。また、オペアンプ５は、抵抗４による電圧降下が電源９の電圧Ｖ０に等しくなるように、Ｎチャンネル電界効果型トランジスタ３のゲート電圧を調整する。
そして、Ｎチャンネル電界効果型トランジスタ３に電流が流れると、Ｐチャンネル電界効果型トランジスタ２にもその電流が流れる。そして、Ｐチャンネル電界効果型トランジスタ１、２によるカレントミラー動作によって、Ｐチャンネル電界効果型トランジスタ２に流れる電流の比例倍の電流が、抵抗４を介してＰチャンネル電界効果型トランジスタ１に流れる。

この結果、抵抗４の値をＲ４とすると、Ｐチャンネル電界効果型トランジスタ１と抵抗４には、Ｖ０／Ｒ４の定電流が流れ、Ｐチャンネル電界効果型トランジスタ２およびＮチャンネル電界効果型トランジスタ３には、Ｖ０／Ｒ４の比例倍の電流が流れる。
そして、Ｐチャンネル電界効果型トランジスタ２にＶ０／Ｒ４の比例倍の電流が流れると、Ｐチャンネル電界効果型トランジスタ２、７によるカレントミラー動作によって、Ｐチャンネル電界効果型トランジスタ７にもＶ０／Ｒ４の比例倍の定電流Ｉｇが流れ、ＩＧＢＴ４３のゲートに流入する。

また、入力電圧Ｖｉｎがハイレベルからロウレベルに変化すると、スロープ設定回路１３の出力電圧Ｖ^＊は、０Ｖから指数関数的に立ち上がり、スロープ設定回路１３の電源電圧Ｖｓに達するまで上昇する。そして、スロープ設定回路１３の出力電圧Ｖ^＊は、オペアンプ１４の非反転入力端子に入力される。また、ＩＧＢＴ４３のゲート／ソース間電圧Ｖｇｓは抵抗１５、１６にて分圧され、抵抗１５、１６にて分圧された電圧Ｖｇｓｆがオペアンプ１４の反転入力端子に入力される。そして、その分圧電圧Ｖｇｓｆがオペアンプ１４の反転入力端子に入力されると、スロープ設定回路１３の出力電圧Ｖ^＊と、抵抗１５、１６にて分圧された分圧電圧Ｖｇｓｆとの偏差に比例した電圧がオペアンプ１４から出力され、ＩＧＢＴ４３のゲートに充電電流Ｉａが流れる。

これにより、ＩＧＢＴ４３のゲート電圧波形を調整することを可能としつつ、定電流源を介してＩＧＢＴ４３をターンオンすることができる。このため、ＩＧＢＴ４３のゲート容量が大きい場合においても、ＩＧＢＴ４３のゲートの充電速度の温度依存性を低減することが可能となるととともに、ターンオン時における各期間ごとにドライブ能力を上げたり下げたりすることが可能となる。この結果、ターンオン時において高温時のノイズと損失を抑えながら、室温時においてもノイズと損失を抑えることが可能となるとともに、ドライブ能力を向上させることが可能となり、部品点数の増大を抑制しつつ、損失、ノイズおよびドライブ能力を考慮した設計にかかる労力を軽減することができる。

一方、入力電圧Ｖｉｎがロウレベルからハイレベルに変化すると、Ｎチャンネル電界効果型トランジスタ６、８はオンする。そして、Ｎチャンネル電界効果型トランジスタ６がオンすると、Ｎチャンネル電界効果型トランジスタ３のゲート電圧はロウレベルになり、Ｎチャンネル電界効果型トランジスタ３はオフする。そして、Ｎチャンネル電界効果型トランジスタ３がオフすると、Ｐチャンネル電界効果型トランジスタ２に流れる電流はゼロになり、Ｐチャンネル電界効果型トランジスタ２、７によるカレントミラー動作によって、Ｐチャンネル電界効果型トランジスタ７に流れる電流がゼロとなることから、ＩＧＢＴ４３のゲートに流入する電流はゼロになる。また、Ｎチャンネル電界効果型トランジスタ８がオンすると、ＩＧＢＴ４３のゲートから電流が流出し、ドライバ回路の出力電圧Ｖｏｕｔはグランド電位まで低下する。

図５は、図４のドライバ回路のターンオン時の各部の電圧波形および電流波形を示す図である。
図５において、図４のドライバ回路に図１のドライバ回路が付加されていない場合、ＩＧＢＴ４３のゲートには、ターンオン時に定電流Ｉｇのみが流入する。このため、ターンオン時の初期Ｉにおいて立ち上がっていたゲート／ソース間電圧Ｖｇｓは、図５の一点鎖線で示すように、中期ＩＩおよび後期ＩＩＩにおいて飽和するようになり、後期ＩＩＩにおけるドライブ能力が低下する。

一方、図４のドライバ回路に図１のドライバ回路が付加されている場合、定電流Ｉｇだけでなく、スロープ設定回路１３の出力電圧Ｖ^＊と、抵抗１５、１６にて分圧された分圧電圧Ｖｇｓｆとの偏差に比例した電流Ｉａが、ターンオン時にＩＧＢＴ４３のゲートに流入する。
このため、ターンオン時の初期Ｉにおいて立ち上がっていたゲート／ソース間電圧Ｖｇｓは、図５の実線で示すように、中期ＩＩおよび後期ＩＩＩにおいても飽和させることなく立ち上げることができ、後期ＩＩＩにおけるドライブ能力を向上させることができる。

これにより、ゲート容量の大きなＩＧＢＴ４３を駆動する場合においても（ドライバ出力が２００ｍＡ以上）、１μｓ程度の短い期間内にＩＧＢＴ４３のゲートに流入する大電流を高速に制御することができる。このため、オペアンプ１４の設計が困難になるのを防止しつつ、ＩＧＢＴ４３の損失およびノイズを低減するとともに、ドライブ能力を向上させることが可能となる。

なお、上述した実施形態では、図１のスロープ設定回路１３は、ＩＧＢＴ４のゲート電圧波形の設定値を指数関数的に増加させる方法について説明したが、ＩＧＢＴ４のゲート電圧波形の設定値を指数関数的に増加させる第１の電圧波形設定部と、ＩＧＢＴ４のゲート電圧波形の設定値を線形増加させる第２の電圧波形設定部とを設け、その第１の電圧波形設定部にて設定されたゲート電圧波形または第２の電圧波形設定部にて設定されたゲート電圧波形のいずれか一方を選択してオペアンプ１４に出力するようにしてもよい。

本発明の第１実施形態に係るドライバ回路の概略構成を示す回路図である。図２のスロープ設定回路の概略構成を示す回路図である。図１のスロープ設定回路の入出力応答の波形を示す図である。本発明の第２実施形態に係るドライバ回路の概略構成を示す回路図である。図４のドライバ回路のターンオン時の各部の電圧波形および電流波形を示す図である。従来のドライバ回路の概略構成を示す回路図である。

符号の説明

１、２、７、１００、１０１、１０２Ｐチャンネル電界効果型トランジスタ
３、６、８、１０４Ｎチャンネル電界効果型トランジスタ
４、１０、１１、１５、１６、１０５抵抗
５、１２、１４オペアンプ
９定電圧源
１３スロープ設定回路
４３ＩＧＢＴ
１０３定電流源
１０６コンデンサ

Claims

絶縁ゲート型デバイスのゲート電圧波形を設定するスロープ設定回路と、
前記絶縁ゲート型デバイスのゲート電圧の検出値と、前記スロープ設定回路にて設定されたゲート電圧の設定値との偏差に基づいて、前記絶縁ゲート型デバイスのゲートを駆動するオペアンプとを備えることを特徴とするドライバ回路。
定電流を発生させる定電流源と、
ターンオン時に前記定電流源を介して絶縁ゲート型デバイスのゲートを電源電位側に接続するとともに、ターンオフ時に前記絶縁ゲート型デバイスのゲートをグランド電位側に接続する切り替え回路と、
前記絶縁ゲート型デバイスのゲート電圧波形を設定するスロープ設定回路と、
前記絶縁ゲート型デバイスのゲート電圧の検出値と、前記スロープ設定回路にて設定されたゲート電圧の設定値との偏差に基づいて、前記絶縁ゲート型デバイスのゲートを駆動するオペアンプとを備えることを特徴とするドライバ回路。
前記切り替え回路は、トリガ入力に基づいて前記絶縁ゲート型デバイスのゲートを電源電位側に接続し、
前記スロープ設定回路は、前記トリガ入力に基づいて前記ゲート電圧波形を発生させることを特徴とする請求項２記載のドライバ回路。
前記定電流源は、
ドレイン側に抵抗が接続された第１トランジスタと、
前記第１トランジスタとカレントミラー構成され、抵抗の値と基準電圧で定まる定電流を発生させる第２トランジスタと、
前記第２トランジスタとカレントミラー構成され、前記絶縁ゲート型デバイスのゲートにドレインが接続された第３トランジスタとを備えることを特徴とする請求項２または３記載のドライバ回路。
前記第２トランジスタと直列接続された第４トランジスタと、
前記抵抗に電流が流れるように前記第４トランジスタをスイッチングする第５トランジスタとを備えることを特徴とする請求項４記載のドライバ回路。
前記ドライバ回路の電源電圧に比例した値に基づいて、前記スロープ設定回路の出力電圧の上限値を設定することを特徴とする請求項１から５のいずれか１項記載のドライバ回路。
前記スロープ設定回路にて設定されるゲート電圧波形は、電圧が指数関数的に増加することを特徴とする請求項１から６のいずれか１項記載のドライバ回路。
前記スロープ設定回路は、
定電流を発生させる定電流源と、
前記定電流源にて発生された電流に比例する電流を発生させるカレントミラー回路と、
前記スロープ設定回路の出力端子に接続された抵抗とコンデンサとの直列回路と、
前記カレントミラー回路にて発生された電流をトリガ入力を契機として前記直列回路に導くスイッチング素子とを備えることを特徴とする請求項７記載のドライバ回路。
前記スロープ設定回路にて設定されるゲート電圧波形は、電圧が線形増加することを特徴とする請求項１から６のいずれか１項記載のドライバ回路。
前記スロープ設定回路は、
定電流を発生させる定電流源と、
前記定電流源にて発生された電流に比例する電流を発生させるカレントミラー回路と、
前記スロープ設定回路の出力端子に接続されたコンデンサと、
前記カレントミラー回路にて発生された電流をトリガ入力を契機として前記コンデンサに導くスイッチング素子とを備えることを特徴とする請求項９記載のドライバ回路。
前記スロープ設定回路は、
前記絶縁ゲート型デバイスのゲート電圧波形の設定値を指数関数的に増加させる第１の電圧波形設定部と、
前記絶縁ゲート型デバイスのゲート電圧波形の設定値を線形増加させる第２の電圧波形設定部と、
前記第１の電圧波形設定部にて設定されたゲート電圧波形または前記第２の電圧波形設定部にて設定されたゲート電圧波形のいずれか一方を選択して出力する電圧波形選択部とを備えることを特徴とする請求項１から６のいずれか１項記載のドライバ回路。