JP2009141561A - 差動伝送方式を用いた差動伝送システム - Google Patents
差動伝送方式を用いた差動伝送システム Download PDFInfo
- Publication number
- JP2009141561A JP2009141561A JP2007314531A JP2007314531A JP2009141561A JP 2009141561 A JP2009141561 A JP 2009141561A JP 2007314531 A JP2007314531 A JP 2007314531A JP 2007314531 A JP2007314531 A JP 2007314531A JP 2009141561 A JP2009141561 A JP 2009141561A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control signal
- data signal
- synchronization
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】 複数種類のデータ通信規格を用いる機器において、回路面積の低減や配線数の低減をより効果的に実現する。
【解決手段】 選択制御信号に基づいて複数種類の同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路12と、選択された同期制御信号を第1差動伝送経路30aに対して出力する同期制御信号出力回路13aと、データ信号を第2差動伝送経路30bに対して出力するデータ信号出力回路13bと、を備える送信装置10と、第1差動伝送経路30aから同期制御信号を受け付ける同期制御信号受け付け回路23aと、第2差動伝送経路30bからデータ信号を受け付けるデータ信号受け付け回路23bと、少なくとも同期制御信号を用いて複数種類の同期信号を生成する同期信号生成回路21と、選択制御信号に基づいて同期信号の内の一つを選択する受信側同期信号切り替え回路22aと、を備える受信装置20と、を備える。
【選択図】 図4
【解決手段】 選択制御信号に基づいて複数種類の同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路12と、選択された同期制御信号を第1差動伝送経路30aに対して出力する同期制御信号出力回路13aと、データ信号を第2差動伝送経路30bに対して出力するデータ信号出力回路13bと、を備える送信装置10と、第1差動伝送経路30aから同期制御信号を受け付ける同期制御信号受け付け回路23aと、第2差動伝送経路30bからデータ信号を受け付けるデータ信号受け付け回路23bと、少なくとも同期制御信号を用いて複数種類の同期信号を生成する同期信号生成回路21と、選択制御信号に基づいて同期信号の内の一つを選択する受信側同期信号切り替え回路22aと、を備える受信装置20と、を備える。
【選択図】 図4
Description
本発明は、差動伝送方式を用いた差動伝送システム、送信装置及び受信装置に関する。
近年、例えば、携帯電話機のLCDコントローラ等において、データ通信の高速化や低消費電力化、伝送経路を構成する配線数の低減、伝送品質を維持するためのノイズの低減等が求められている。データ通信の高速化(信号周波数の高速化)や低消費電力化のための通信規格としては、例えば、1対の信号線を用いてシリアルデータを伝送する差動伝送方式がある。
差動伝送方式を用いた高速シリアル通信の規格としては、例えば、LVDS(Low Voltage Differential Signaling)や、MDDI(Mobile Display Digital Interface)、MIPI(Mobile Industry Processor Interface)等がある。
以下、LVDS、MDDI、MIPIの夫々の規格について、図5〜図7を基に簡単に説明する。尚、ここでは、携帯電話機内におけるホストデバイスとLCD等の表示デバイスを駆動する表示デバイス(表示ドライバ)との間のデータ通信で用いられる差動インターフェイス回路を想定して説明する。
先ず、LVDS規格を用いた差動インターフェイス回路について図5を基に説明する。ここで、図5は、一般的なLVDS規格を用いた差動インターフェイス回路の概略構成例を示している。
図5に示す差動インターフェイス回路は、ホストデバイス側に構築される送信装置100Aと、表示デバイス側に構築される受信装置200Aと、送信装置100Aと受信装置200Aの間に配設される配線等の伝送経路30と、で構成されている。
送信装置100Aは、図5に示すように、データ信号input_Data0と、クロック信号input_CLKを受け付け、受信装置200Aに出力する。より具体的には、送信装置100Aは、反転出力信号を入力信号としてクロック信号input_CLKの立ち上がりでラッチするラッチ回路14aと、データ信号input_Data0をクロック信号input_CLKの立ち上がりでラッチするラッチ回路14bと、ラッチ回路14aから出力されるクロック信号TX_CLKを伝送経路30aに出力する出力回路13aと、ラッチ回路14bから出力されるデータ信号TX_Data0を伝送経路30bに出力する出力回路13bと、を備えて構成されている。
受信装置200Aは、図5に示すように、伝送経路30aを介してクロック信号TX_CLKを受け付ける入力回路23aと、伝送経路30bを介してデータ信号TX_Data0を受け付ける入力回路23bと、入力回路23aから出力されるクロック信号RX_CLKのタイミング制御を行う遅延回路25aと、遅延回路25aから出力されるクロック信号RX_CLK_delayedの立ち下がりで、入力回路23bから出力されるデータ信号RX_Data0をラッチし、データ信号output_Data0[1]を出力するラッチ回路24aと、遅延回路25aから出力されるクロック信号RX_CLK_delayedの立ち上がりで、入力回路23bから出力されるデータ信号RX_Data0をラッチし、データ信号output_Data0[0]を出力するラッチ回路24bと、を備えて構成されている。
次に、MIPI規格を用いた差動インターフェイス回路について図6を基に説明する。ここで、図6は、一般的なMIPI規格を用いた差動インターフェイス回路の概略構成例を示している。
図6に示す差動インターフェイス回路は、ホストデバイス側に構築される送信装置100Bと、表示デバイス側に構築される受信装置200Bと、送信装置100Bと受信装置200Bの間に配設される配線等の伝送経路30と、で構成されている。
送信装置100Bは、図6に示すように、データ信号input_Data0と、クロック信号input_CLKを受け付け、受信装置200Bに出力する。より具体的には、送信装置100Bは、反転出力信号を入力信号としてクロック信号input_CLKの立ち下がりでラッチするラッチ回路14aと、データ信号input_Data0をクロック信号input_CLKの立ち上がりでラッチするラッチ回路14bと、ラッチ回路14aから出力されるクロック信号TX_CLKを伝送経路30aに出力する出力回路13aと、ラッチ回路14bから出力されるデータ信号TX_Data0を伝送経路30bに出力する出力回路13bと、を備えて構成されている。
受信装置200Bは、図6に示すように、伝送経路30aを介してクロック信号TX_CLKを受け付ける入力回路23aと、伝送経路30bを介してデータ信号TX_Data0を受け付ける入力回路23bと、入力回路23aから出力されるクロック信号RX_CLKの立ち下がりで、入力回路23bから出力されるデータ信号RX_Data0をラッチし、データ信号output_Data0[1]を出力するラッチ回路24aと、入力回路23aから出力されるクロック信号RX_CLKの立ち上がりで、入力回路23bから出力されるデータ信号RX_Data0をラッチし、データ信号output_Data0[0]を出力するラッチ回路24bと、を備えて構成されている。
尚、図6に示すMIPI規格の差動インターフェイス回路では、送信装置100Bのラッチ回路14aが、クロック信号input_CLKの立ち下がりで動作するように構成されている。これにより、クロック信号の位相を送信装置100B側で90°ずらすことができ、受信装置200B側でタイミング調整を行う必要がなくなる。
最後に、MDDI規格を用いた差動インターフェイス回路について図7を基に説明する。ここで、図7は、一般的なMDDI規格を用いた差動インターフェイス回路の概略構成例を示している。
図7に示す差動インターフェイス回路は、ホストデバイス側に構築される送信装置100Cと、表示デバイス側に構築される受信装置200Cと、送信装置100Cと受信装置200Cの間に配設される配線等の伝送経路30と、で構成されている。
送信装置100Cは、図7に示すように、データ信号input_Data0と、クロック信号input_CLKを受け付け、受信装置200Cに出力する。より具体的には、送信装置100Cは、XOR(排他的論理和)回路16からの出力信号を入力信号としてクロック信号input_CLKの立ち上がりでラッチするラッチ回路14aと、データ信号input_Data0をクロック信号input_CLKの立ち上がりでラッチするラッチ回路14bと、ラッチ回路14aから出力されるクロック信号TX_STBを伝送経路30aに出力する出力回路13aと、ラッチ回路14bから出力されるデータ信号TX_Data0を伝送経路30bに出力する出力回路13bと、を備えて構成されている。
尚、XOR回路16は、データ信号TX_Data0とデータ信号input_Data0とクロック信号TX_STBの反転信号を入力としている。これにより、データ信号TX_Data0に遷移がないときのみクロック信号TX_STBが遷移する。
受信装置200Cは、図7に示すように、伝送経路30aを介してクロック信号TX_STBを受け付ける入力回路23aと、伝送経路30bを介してデータ信号TX_Data0を受け付ける入力回路23bと、入力回路23aから出力されるクロック信号RX_STBと入力回路23bから出力されるデータ信号RX_Data0の排他的論理和を演算するXOR回路26と、入力回路23bから出力されるデータ信号RX_Data0のタイミング制御を行う遅延回路25bと、XOR回路26から出力されるクロック信号output_CLKの立ち下がりで、遅延回路25bから出力されるデータ信号RX_Data0_delayをラッチし、データ信号output_Data0[1]を出力するラッチ回路24aと、XOR回路26から出力されるクロック信号output_CLKの立ち上がりで、遅延回路25bから出力されるデータ信号RX_Data0_delayをラッチし、データ信号output_Data0[0]を出力するラッチ回路24bと、を備えて構成されている。
尚、図7に示すMDDI規格の差動インターフェイス回路では、受信装置200Cが、排他的論理和を演算するXOR回路26により、クロック信号RX_STBの論理値とデータ信号RX_Data0の論理値の排他的論理和を演算してクロック信号output_CLKを生成する。これにより、データ信号RX_Data0に遷移がないときのみクロック信号RX_STBが遷移する。従って、図7に示すMDDI規格の差動インターフェイス回路は、図5に示すLVDS規格の差動インターフェイス回路や図6に示すMIPI規格の差動インターフェイス回路と比較して、クロック信号TX_STB(図5に示すLVDS規格及び図6に示すMIPI規格のクロック信号TX_CLKに相当)の伝送経路上での信号遷移の回数(クロック信号TX_STBを構成する信号STB_P及び信号STB_Mの信号遷移の回数)が減少するので、消費電力を低減できる。
ところで、近年、携帯電話機には、LCD(Liquid Crystal Display)等で構成されたメインディスプレイとサブディスプレイの2つの表示デバイスを備えたものがある。一般的に、例えば、ワンセグ対応の携帯電話機では、メインディスプレイとサブディスプレイの2つの表示デバイスを備える場合、動画データ等を扱うメインディスプレイの表示ドライバは、サブディスプレイの表示ドライバより相当高速に動作することが求められる。このため、従来は、夫々の表示ドライバの動作速度が異なることから、ホストデバイスとデータ通信を行うための通信インターフェイス回路を、メインディスプレイの表示ドライバとサブディスプレイの表示ドライバの夫々について別個に構築していた。
複数種類の規格を用いてデータ通信を行う機器において、データ通信を効率良く行うための技術としては、例えば、メインディスプレイ及びサブディスプレイの2つの表示デバイスを備える携帯電話機において、ホストデバイスから高速シリアルインターフェイス回路を介してパケット信号を受信し、パケット信号がサブディスプレイの表示ドライバ用のコマンドまたはデータを含む場合に、低速シリアルインターフェイス回路を介してサブディスプレイの表示ドライバに出力する差動伝送システムがある(例えば、特許文献1参照)。
しかしながら、上述したように、例えば、メインディスプレイ及びサブディスプレイの2つの表示デバイスを備える携帯電話機の場合、動作速度の違いから、ホストデバイスとデータ通信を行うための通信インターフェイス回路を、メインディスプレイの表示ドライバとサブディスプレイの表示ドライバの夫々について別個に構築する必要があった。このため、従来の携帯電話機等では、回路面積の低減や配線数の低減(小型化)を十分に図ることが困難になり、コストの低減を十分に図ることが困難であるという問題があった。
本発明は上記の問題に鑑みてなされたものであり、その目的は、複数種類のデータ通信規格を用いる機器において、インターフェイス回路の回路面積の低減や配線数の低減をより効果的に実現することが可能になる差動伝送方式によるシリアル通信を行う送信装置を提供する点にある。また、複数種類のデータ通信規格を用いる機器において、インターフェイス回路の回路面積の低減や配線数の低減をより効果的に実現することが可能になる差動伝送方式によるシリアル通信を行う受信装置を提供する。更に、複数種類のデータ通信規格を用いる機器において、インターフェイス回路の回路面積の低減や配線数の低減をより効果的に実現することが可能になる差動伝送方式によるシリアル通信を行う差動伝送システムを提供する。
上記目的を達成するための本発明に係る送信装置は、第1差動伝送経路を用いて所定の同期制御信号を差動伝送方式によりシリアル送信し、第2差動伝送経路を用いて所定のデータ信号を差動伝送方式によりシリアル送信する送信装置であって、所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第1差動伝送経路に対して出力する同期制御信号出力回路と、前記データ信号を前記第2差動伝送経路に対して出力するデータ信号出力回路と、を備えることを第1の特徴とする。
上記特徴の本発明に係る送信装置は、入力同期信号と前記データ信号と前記同期制御信号の内の少なくとも前記入力同期信号を用いて、複数種類の前記同期制御信号を生成する同期制御信号生成回路を備えることを第2の特徴とする。
上記何れかの特徴の本発明に係る送信装置は、前記選択制御信号に基づいて、複数種類の前記データ信号の内の一つを選択する送信側データ信号切り替え回路を備え、前記データ信号出力回路が、前記送信側データ信号切り替え回路で選択された前記データ信号を前記第2差動伝送経路に対して出力することを第3の特徴とする。
上記特徴の本発明に係る送信装置は、前記同期制御信号と入力データ信号の内の少なくとも前記入力データ信号を用いて、複数種類の前記データ信号を生成するデータ信号生成回路を備え、前記送信側データ信号切り替え回路が、前記データ信号生成回路が生成した複数種類の前記データ信号の内の一つを選択することを第4の特徴とする。
上記目的を達成するための本発明に係る受信装置は、第1差動伝送経路から差動伝送方式によりシリアル送信された所定の同期制御信号と、第2差動伝送経路から差動伝送方式によりシリアル送信された所定のデータ信号を受信する受信装置であって、前記第1差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、前記第2差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、所定の選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備えることを第1の特徴とする。
上記特徴の本発明に係る受信装置は、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記データ信号を用いて、複数種類の中間データ信号を生成する中間データ信号生成回路と、前記選択制御信号に基づいて、前記中間データ信号生成回路から出力された複数種類の前記中間データ信号の内の一つを選択し、選択した前記中間データ信号を出力する受信側データ信号切り替え回路と、を備えることを第2の特徴とする。
上記特徴の本発明に係る受信装置は、受信側データ信号切り替え回路から出力された前記中間データ信号を、前記受信側同期信号切り替え回路から出力された前記同期信号の遷移タイミングでサンプリングして、再生データ信号を生成するデータ再生回路を備えることを第3の特徴とする。
上記目的を達成するための本発明に係る差動伝送システムは、所定の同期制御信号を差動伝送方式によりシリアル伝送するための第1差動伝送経路と、所定のデータ信号を差動伝送方式によりシリアル伝送するための第2差動伝送経路と、所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第1差動伝送経路に対して出力する同期制御信号出力回路と、前記データ信号を前記第2差動伝送経路に対して出力するデータ信号出力回路と、を備える送信装置と、前記第1差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、前記第2差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、前記選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備える受信装置と、を備えることを特徴とする。
上記特徴の送信装置によれば、送信側同期制御信号切り替え回路を設け、複数種類の同期制御信号を選択的に出力可能に構成したので、異なる複数種類の規格を用いる受信装置の複数と通信する場合に、1つの送信装置で対応することが可能になる。即ち、例えば、メインディスプレイとサブディスプレイを備える携帯電話機の場合、ホストデバイスが、メインディスプレイ用のLVDS規格の表示ドライバとサブディスプレイ用のMDDI規格の表示ドライバに対する表示制御信号を、1つの送信装置で伝送可能になる。これによって、ホストデバイス側に、規格別に送信装置を備える必要が無くなる。特に、ホストデバイスが扱う規格数が多い場合には、回路面積の観点で有用である。更に、上記特徴の送信装置によれば、送信側同期制御信号切り替え回路を設けて複数種類の同期制御信号を選択的に出力可能にする構成であるため、装置構成を複雑化することなく簡単な回路構成で、上記特徴の送信装置を実現することが可能になる。
また、上記第3及び第4の特徴の送信装置によれば、規格別にデータ信号を受け付けて送信する必要がある場合や規格別にデータ信号を生成して送信する場合等、様々な規格に簡単な回路構成で対応することが可能になる。
上記特徴の受信装置によれば、同期信号生成回路により、少なくとも第1差動伝送経路から受け付けた同期制御信号を用いて、複数種類の同期信号を生成し、受信側期制御信号切り替え回路により、必要とする同期信号を選択可能に構成したので、異なる複数種類の規格を用いる送信装置の複数と通信する場合に、1つの受信装置で対応することが可能になる。
上記特徴の差動伝送システムによれば、上記特徴の送信装置及び上記特徴の受信装置と同様に、簡単な回路構成で、異なる複数種類の規格を用いる受信装置の複数と通信する場合に、1つの送信装置を設けるのみで対応可能になり、異なる複数種類の規格を用いる送信装置の複数と通信する場合に、1つの受信装置で対応することが可能になる。
以下、本発明に係る送信装置、受信装置、差動伝送システム(以下、適宜「本発明システム」と称する)の実施形態を図面に基づいて説明する。
〈第1実施形態〉
本発明に係る送信装置の実施形態について、図1を基に説明する。
本発明に係る送信装置の実施形態について、図1を基に説明する。
尚、本実施形態では、メインディスプレイ及びサブディスプレイの2つの表示デバイスを含む複数種類のクライアントデバイスと、クライアントデバイスを制御するホストデバイスを備えた携帯電話機において、ホストデバイスにトランスミッタ回路10(本発明に係る送信装置に相当)が、クライアントデバイスにレシーバ回路が構築されている場合について説明する。
また、本実施形態では、トランスミッタ回路10が、LVDS規格、MDDI規格、MIPI規格の3つの規格に対応している場合について説明する。ホストデバイス(図示せず)は、トランスミッタ回路10の動作設定用レジスタ(図示せず)の選択制御信号SEL[1:0]に割り当てられた領域に、使用する規格に対応する値を書き込むことにより、差動伝送方式によるデータ通信で用いる規格を設定する。また、ホストデバイスは、差動伝送方式によるデータ通信の対象となるクライアントデバイスのみが受信動作を行うように、各クライアントデバイスの動作制御を行う。
本発明に係るトランスミッタ回路10は、図1に示すように、LVDS規格のレシーバ回路200A、MIPI規格のレシーバ回路200B、及び、MDDI規格のレシーバ回路200Cの3つのレシーバ回路の夫々に対し、第1差動伝送経路30aを用いて所定の同期制御信号TX_CLKを差動伝送方式によりシリアル送信し、第2差動伝送経路30bを用いて所定のデータ信号TX_Data0を差動伝送方式によりシリアル送信するように構成されている。尚、LVDS規格のレシーバ回路200Aは、図5に示す従来のレシーバ回路200Aと同じ構成であり、MIPI規格のレシーバ回路200Bは、図6に示す従来のレシーバ回路200Bと同じ構成であり、MDDI規格のレシーバ回路200Cは、図7に示す従来のレシーバ回路200Cと同じ構成である。
トランスミッタ回路10は、図1に示すように、選択制御信号SEL[1:0]に基づいて、複数種類の同期制御信号TX_CLKの内の一つを選択する送信側同期制御信号切り替え回路12と、送信側同期制御信号切り替え回路12で選択された同期制御信号TX_CLKを、第1差動伝送経路30aに対して出力する同期制御信号出力回路13aと、データ信号TX_Data0を第2差動伝送経路30bに対して出力するデータ信号出力回路13bと、を備えている。更に、本実施形態のトランスミッタ回路10は、入力同期信号input_CLKとデータ信号input_Data0と同期制御信号TX_CLKの内の少なくとも入力同期信号input_CLKを用いて、複数種類の同期制御信号TX_CLKを生成する同期制御信号生成回路11を備えている。
より詳細には、送信側同期制御信号切り替え回路12は、図1に示すように、本実施形態では、選択制御信号SEL[1:0]の値によって出力を切り替える選択回路12a及び選択回路12bを備えて構成されている。そして、選択制御信号SEL[1:0]が“0b00”の場合に、図5に示すLVDS規格の同期制御信号が選択され、選択制御信号SEL[1:0]が“0b01”の場合に、図6に示すMIPI規格の同期制御信号が選択され、選択制御信号SEL[1:0]が“0b10”の場合に、図7に示すMDDI規格の同期制御信号が選択されるように構成されている。
同期制御信号生成回路11は、本実施形態では、送信側同期制御信号切り替え回路12の前段に構成される前段同期制御信号生成回路11aと、送信側同期制御信号切り替え回路12の後段に構成される後段同期制御信号生成回路11bの2つで構成されている。
前段同期制御信号生成回路11aは、入力同期信号input_CLKを用い、LVDS規格、MDDI規格、MIPI規格の3つの規格の夫々に対応する3種類の中間同期制御信号TX_CLK’を生成し、入力データ信号input_DATA0、データ信号TX_Data0及び同期制御信号TX_CLKを用いて3種類の中間同期制御信号TX_CLK”を生成する。後段同期制御信号生成回路11bは、中間同期制御信号TX_CLK’を中間同期制御信号TX_CLK”でサンプリングして同期制御信号TX_CLKを生成する。
同期制御信号出力回路13aは、送信側同期制御信号切り替え回路12で選択された同期制御信号TX_CLKを、同期制御信号生成回路11から受け付け、第1差動伝送経路30aに出力する。
データ信号出力回路13bは、本実施形態では、入力データ信号input_DATA0を入力同期信号input_CLKでサンプリングして生成されたデータ信号TX_Data0を、第2差動伝送経路30bに対して出力するように構成されている。
〈第2実施形態〉
本発明に係る受信装置の実施形態について、図2を基に説明する。
本発明に係る受信装置の実施形態について、図2を基に説明する。
尚、本実施形態では、上記第1実施形態と同様に、表示デバイス等の複数種類のクライアントデバイスと、クライアントデバイスを制御するホストデバイスを備えた携帯電話機において、ホストデバイスにレシーバ回路20(本発明に係る受信装置に相当)が、クライアントデバイスの夫々にトランスミッタ回路100A〜100Cが構築されている場合について説明する。
また、本実施形態では、レシーバ回路20が、LVDS規格、MDDI規格、MIPI規格の3つの規格に対応している場合について説明する。ホストデバイス(図示せず)は、レシーバ回路20の動作設定用レジスタ(図示せず)の選択制御信号SEL[1:0]に割り当てられた領域に、使用する規格に対応する値を書き込むことにより、差動伝送方式によるデータ通信で用いる規格を設定する。また、ホストデバイスは、差動伝送方式によるデータ通信の対象となるクライアントデバイスのみが送信動作を行うように、各クライアントデバイスの動作制御を行う。
本発明に係るレシーバ回路20は、図2に示すように、LVDS規格のトランスミッタ回路100A、MIPI規格のトランスミッタ回路100B、及び、MDDI規格のトランスミッタ回路100Cの3つのトランスミッタ回路の夫々から、第1差動伝送経路30aから差動伝送方式によりシリアル送信された所定の同期制御信号TX_CLKと、第2差動伝送経路30bから差動伝送方式によりシリアル送信された所定のデータ信号TX_Data0を受信するように構成されている。尚、LVDS規格のトランスミッタ回路100Aは、図5に示す従来のトランスミッタ回路100Aと同じ構成であり、MIPI規格のトランスミッタ回路100Bは、図6に示す従来のトランスミッタ回路100Bと同じ構成であり、MDDI規格のトランスミッタ回路100Cは、図7に示す従来のトランスミッタ回路100Cと同じ構成である。
レシーバ回路20は、図2に示すように、第1差動伝送経路30aから同期制御信号TX_CLKを受け付け可能に構成された同期制御信号受け付け回路23aと、第2差動伝送経路30bからデータ信号TX_Data0を受け付け可能に構成されたデータ信号受け付け回路23bと、同期制御信号受け付け回路23aが受け付けた同期制御信号TX_CLKとデータ信号受け付け回路23bが受け付けたデータ信号TX_Data0の内の少なくとも同期制御信号TX_CLKを用いて、複数種類の同期信号output_CLKを生成する同期信号生成回路21と、所定の選択制御信号SEL[1:0]に基づいて、同期信号生成回路21から出力された複数種類の同期信号output_CLKの内の一つを選択し、選択した同期信号を出力する受信側同期信号切り替え回路22aと、を備えている。
本実施形態のレシーバ回路20は、更に、同期制御信号受け付け回路23aが受け付けた同期制御信号TX_CLKとデータ信号受け付け回路23bが受け付けたデータ信号TX_Data0の内の少なくともデータ信号TX_Data0を用いて、複数種類の中間データ信号RX_Data0を生成する中間データ信号生成回路25と、選択制御信号SEL[1:0]に基づいて、中間データ信号生成回路25から出力された複数種類の中間データ信号RX_Data0の内の一つを選択し、選択した中間データ信号RX_Data0を出力する受信側データ信号切り替え回路22bと、受信側データ信号切り替え回路22bから出力された中間データ信号RX_Data0を、受信側同期信号切り替え回路22aから出力された同期信号RX_CLKの遷移タイミングでサンプリングして、再生データ信号output_Data0[1]、output_Data0[0]を生成するデータ再生回路24を備えている。
より詳細には、同期信号生成回路21は、図2に示すように、同期制御信号受け付け回路23aが受け付けた同期制御信号TX_CLK及びデータ信号受け付け回路23bが受け付けたデータ信号TX_Data0を用いて、LVDS規格、MDDI規格、MIPI規格の3つの規格の夫々に対応する3種類の同期信号RX_CLK(output_CLK)と、3種類のデータ信号RX_Data0を生成する。
受信側同期信号切り替え回路22aは、図2に示すように、本実施形態では、選択制御信号SEL[1:0]の値によって出力を切り替える選択回路22aを備えて構成されている。そして、受信側同期信号切り替え回路22aは、選択制御信号SEL[1:0]が“0b00”の場合に、図5に示すLVDS規格の同期信号RX_CLKを選択し、選択制御信号SEL[1:0]が“0b01”の場合に、図6に示すMIPI規格の同期信号RX_CLKを選択し、選択制御信号SEL[1:0]が“0b10”の場合に、図7に示すMDDI規格の同期信号RX_CLKを選択するように構成されている。
中間データ信号生成回路25は、本実施形態では、データ信号受け付け回路23bが受け付けたデータ信号TX_Data0を用いて、LVDS規格、MDDI規格、MIPI規格の3つの規格の夫々に対応する3種類の中間データ信号RX_Data0を生成する。
受信側データ信号切り替え回路22bは、図2に示すように、本実施形態では、選択制御信号SEL[1:0]の値によって出力を切り替える選択回路22bを備えて構成されている。そして、受信側データ信号切り替え回路22bは、選択制御信号SEL[1:0]が“0b00”の場合に、図5に示すLVDS規格のデータ信号RX_Data0を選択し、選択制御信号SEL[1:0]が“0b01”の場合に、図6に示すMIPI規格のデータ信号RX_Data0を選択し、選択制御信号SEL[1:0]が“0b10”の場合に、図7に示すMDDI規格のデータ信号RX_Data0を選択するように構成されている。
データ再生回路24は、本実施形態では、中間データ信号RX_Data0を、同期信号RX_CLKの立ち下がりでサンプリングして再生データ信号output_Data0[1]を生成するフリップフロップ回路24aと、中間データ信号RX_Data0を、同期信号RX_CLKの立ち上がりでサンプリングして再生データ信号output_Data0[0]を生成するフリップフロップ回路24bを備えて構成されている。
〈第3実施形態〉
本発明に係る差動伝送システムの実施形態について、図3を基に説明する。
本発明に係る差動伝送システムの実施形態について、図3を基に説明する。
尚、本実施形態では、表示デバイス等に接続するクライアントデバイスと、クライアントデバイスを制御するホストデバイスを備えた携帯電話機において、ホストデバイスにトランスミッタ回路10(本発明に係る送信装置に相当)が、クライアントデバイスにレシーバ回路20(本発明に係る受信装置に相当)が構築されている場合について説明する。
本実施形態では、トランスミッタ回路10及びレシーバ回路20の両方が、夫々、LVDS規格、MDDI規格、MIPI規格の3つの規格に対応している場合について説明する。ホストデバイスは、トランスミッタ回路10及びレシーバ回路20の動作設定用レジスタ(図示せず)の選択制御信号SEL[1:0]に割り当てられた領域の夫々に、使用する規格に対応する値を書き込むことにより、差動伝送方式によるデータ通信で用いる規格を設定する。尚、選択制御信号SEL[1:0]は、“0b00”がLVDS規格に、“0b01”がMIPI規格に、“0b10”がMDDI規格に、夫々対応しており、トランスミッタ回路10及びレシーバ回路20には、同じ選択制御信号SEL[1:0]が入力されている。
本実施形態の差動伝送システムは、所定の同期制御信号TX_CLKを差動伝送方式によりシリアル伝送するための第1差動伝送経路30aと、所定のデータ信号TX_Data0を差動伝送方式によりシリアル伝送するための第2差動伝送経路30bと、所定の選択制御信号SEL[1:0]に基づいて、複数種類の同期制御信号TX_CLKの内の一つを選択する送信側同期制御信号切り替え回路12と、送信側同期制御信号切り替え回路12で選択された同期制御信号TX_CLKを、第1差動伝送経路30aに対して出力する同期制御信号出力回路13aと、データ信号TX_Data0を第2差動伝送経路30bに対して出力するデータ信号出力回路13bと、を備えるトランスミッタ回路10と、第1差動伝送経路30aから同期制御信号TX_CLKを受け付け可能に構成された同期制御信号受け付け回路23aと、第2差動伝送経路30bからデータ信号TX_Data0を受け付け可能に構成されたデータ信号受け付け回路23bと、同期制御信号受け付け回路23aが受け付けた同期制御信号TX_CLKとデータ信号受け付け回路23bが受け付けたデータ信号TX_Data0の内の少なくとも同期制御信号TX_CLKを用いて、複数種類の同期信号RX_CLKを生成する同期信号生成回路21と、選択制御信号SEL[1:0]に基づいて、同期信号生成回路21から出力された複数種類の同期信号RX_CLKの内の一つを選択し、選択した同期信号RX_CLKを出力する受信側同期信号切り替え回路22aと、を備えるレシーバ回路20と、を備えて構成されている。
尚、本実施形態の差動伝送システムにおけるトランスミッタ回路10は、上記第1実施形態のトランスミッタ回路10と同じ構成であり、レシーバ回路20は、上記第2実施形態のレシーバ回路20と同じ構成である。
〈別実施形態〉
〈1〉上記第1〜第3実施形態では、複数のクライアントデバイスとクライアントデバイスを制御するホストデバイスを備えた携帯電話機に、本発明が構築されている場合について説明したが、これに限るものではない。機器内で差動伝送方式による複数規格のデータ通信を行う機器や、複数の機器間で差動伝送方式による複数規格のデータ通信を行う場合に適用できる。
〈1〉上記第1〜第3実施形態では、複数のクライアントデバイスとクライアントデバイスを制御するホストデバイスを備えた携帯電話機に、本発明が構築されている場合について説明したが、これに限るものではない。機器内で差動伝送方式による複数規格のデータ通信を行う機器や、複数の機器間で差動伝送方式による複数規格のデータ通信を行う場合に適用できる。
〈2〉上記第1〜第3実施形態では、LVDS規格、MDDI規格、MIPI規格の3つの規格に対応する場合について説明したが、これに限るものではない。他の規格に対応するように構成しても良いし、より複数の規格に対応可能に構成しても良い。
この場合には、第1及び第3実施形態のトランスミッタ回路10の同期制御信号生成回路11及び後述するデータ信号生成回路15、第2及び第3実施形態のレシーバ回路20の同期信号生成回路21及び中間データ信号生成回路25等を、利用する規格に応じて構成する。
〈3〉上記第1及び第3実施形態では、トランスミッタ回路10について、同期制御信号TX_CLKを選択可能にした場合について説明したが、これに限るものではなく、夫々の規格に対応してデータ信号TX_Data0が複数生成される場合には、データ信号TX_Data0についても選択制御信号SEL[1:0]に基づいて選択可能に構成しても良い。
ここで、図4は、本発明に係る差動伝送システムの基本構成を示している。具体的には、トランスミッタ回路10が、第1及び第3実施形態のトランスミッタ回路10の各構成に加え、同期制御信号TX_CLKと入力データ信号input_Data0の内の少なくとも入力データ信号input_Data0を用いて、複数種類のデータ信号TX_Data0を生成するデータ信号生成回路15と、制御信号SEL[1:0]に基づいて、データ信号生成回路15が生成した複数種類のデータ信号TX_Data0の内の一つを選択する送信側データ信号切り替え回路16を備え、データ信号出力回路13bが、送信側データ信号切り替え回路16から出力されたデータ信号TX_Data0を第2差動伝送経路30bに対して出力するように構成しても良い。
10 トランスミッタ回路(本発明に係る送信装置)
11 同期制御信号生成回路
11a 前段同期制御信号生成回路
11b 後段同期制御信号生成回路
12 送信側同期制御信号切り替え回路
12a 選択回路
12b 選択回路
13a 同期制御信号出力回路
13b データ信号出力回路
14 ラッチ回路
15 データ信号生成回路
16 送信側データ信号切り替え回路
20 レシーバ回路(本発明に係る受信装置)
21 同期信号生成回路
22a 受信側同期信号切り替え回路
22b 受信側データ信号切り替え回路
23a 同期制御信号受け付け回路
23b データ信号受け付け回路
24 データ再生回路
25 中間データ信号生成回路
30a 第1差動伝送経路
30b 第2差動伝送経路
11 同期制御信号生成回路
11a 前段同期制御信号生成回路
11b 後段同期制御信号生成回路
12 送信側同期制御信号切り替え回路
12a 選択回路
12b 選択回路
13a 同期制御信号出力回路
13b データ信号出力回路
14 ラッチ回路
15 データ信号生成回路
16 送信側データ信号切り替え回路
20 レシーバ回路(本発明に係る受信装置)
21 同期信号生成回路
22a 受信側同期信号切り替え回路
22b 受信側データ信号切り替え回路
23a 同期制御信号受け付け回路
23b データ信号受け付け回路
24 データ再生回路
25 中間データ信号生成回路
30a 第1差動伝送経路
30b 第2差動伝送経路
Claims (8)
- 第1差動伝送経路を用いて所定の同期制御信号を差動伝送方式によりシリアル送信し、第2差動伝送経路を用いて所定のデータ信号を差動伝送方式によりシリアル送信する送信装置であって、
所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、
前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第1差動伝送経路に対して出力する同期制御信号出力回路と、
前記データ信号を前記第2差動伝送経路に対して出力するデータ信号出力回路と、を備えることを特徴とする送信装置。 - 入力同期信号と前記データ信号と前記同期制御信号の内の少なくとも前記入力同期信号を用いて、複数種類の前記同期制御信号を生成する同期制御信号生成回路を備えることを特徴とする請求項1に記載の送信装置。
- 前記選択制御信号に基づいて、複数種類の前記データ信号の内の一つを選択する送信側データ信号切り替え回路を備え、
前記データ信号出力回路が、前記送信側データ信号切り替え回路で選択された前記データ信号を前記第2差動伝送経路に対して出力することを特徴とする請求項1または2に記載の送信装置。 - 前記同期制御信号と入力データ信号の内の少なくとも前記入力データ信号を用いて、複数種類の前記データ信号を生成するデータ信号生成回路を備え、
前記送信側データ信号切り替え回路が、前記データ信号生成回路が生成した複数種類の前記データ信号の内の一つを選択することを特徴とする請求項3に記載の送信装置。 - 第1差動伝送経路から差動伝送方式によりシリアル送信された所定の同期制御信号と、第2差動伝送経路から差動伝送方式によりシリアル送信された所定のデータ信号を受信する受信装置であって、
前記第1差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、
前記第2差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、
前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、
所定の選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備えることを特徴とする受信装置。 - 前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記データ信号を用いて、複数種類の中間データ信号を生成する中間データ信号生成回路と、
前記選択制御信号に基づいて、前記中間データ信号生成回路から出力された複数種類の前記中間データ信号の内の一つを選択し、選択した前記中間データ信号を出力する受信側データ信号切り替え回路と、を備えることを特徴とする請求項5に記載の送信装置。 - 受信側データ信号切り替え回路から出力された前記中間データ信号を、前記受信側同期信号切り替え回路から出力された前記同期信号の遷移タイミングでサンプリングして、再生データ信号を生成するデータ再生回路を備えることを特徴とする請求項6に記載の送信装置。
- 所定の同期制御信号を差動伝送方式によりシリアル伝送するための第1差動伝送経路と、
所定のデータ信号を差動伝送方式によりシリアル伝送するための第2差動伝送経路と、
所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第1差動伝送経路に対して出力する同期制御信号出力回路と、前記データ信号を前記第2差動伝送経路に対して出力するデータ信号出力回路と、を備える送信装置と、
前記第1差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、前記第2差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、前記選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備える受信装置と、を備えることを特徴とする差動伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007314531A JP2009141561A (ja) | 2007-12-05 | 2007-12-05 | 差動伝送方式を用いた差動伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007314531A JP2009141561A (ja) | 2007-12-05 | 2007-12-05 | 差動伝送方式を用いた差動伝送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009141561A true JP2009141561A (ja) | 2009-06-25 |
Family
ID=40871759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007314531A Withdrawn JP2009141561A (ja) | 2007-12-05 | 2007-12-05 | 差動伝送方式を用いた差動伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009141561A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9014752B2 (en) | 2012-11-07 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Front end device |
-
2007
- 2007-12-05 JP JP2007314531A patent/JP2009141561A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9014752B2 (en) | 2012-11-07 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Front end device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2055008B1 (en) | Low output skew double data rate serial encoder | |
JP6068193B2 (ja) | 受信装置及び送受信システム | |
KR101142712B1 (ko) | 3-위상 및 극성 인코딩된 직렬 인터페이스 | |
US20080117994A1 (en) | Use of differential pair as single-ended data paths to transport low speed data | |
CN1913507B (zh) | 预加重装置、包含其的低压差分信令发射器和预加重方法 | |
US8619762B2 (en) | Low power deserializer and demultiplexing method | |
JP2018522484A (ja) | 光媒体のための低電力モード信号ブリッジ | |
KR20150028783A (ko) | N-상 극성 출력 pin 모드 멀티플렉서 | |
JPWO2008111395A1 (ja) | クロックレス伝送システムおよびクロックレス伝送方法 | |
JP2010170104A (ja) | タイミングコントロール回路およびそれを用いたディスプレイ装置 | |
JP2009188489A (ja) | 複数チャンネルの信号を送受信する送信回路及び受信回路 | |
CA2719955A1 (en) | High-speed video serializer and deserializer | |
EP2413531A1 (en) | Interface circuit | |
KR20180065119A (ko) | 데이터 통신을 위한 수신기 | |
JP2009141561A (ja) | 差動伝送方式を用いた差動伝送システム | |
US7164372B2 (en) | Serial transmission system, its transmission-side circuit, and its reception-side circuit | |
US8222941B2 (en) | Phase selector | |
KR102265187B1 (ko) | 클럭 복구 회로 | |
US8726060B2 (en) | Semiconductor integrated circuit for transmitting and receiving data signals in a source-synchronous scheme | |
JP2007034885A (ja) | データ転送制御装置及び電子機器 | |
JP2016092819A (ja) | 信号送信装置、信号送受信装置及び映像表示装置 | |
JP2007049217A (ja) | ネットワークシステム | |
JP2007034884A (ja) | データ転送制御装置及び電子機器 | |
JP2001308940A (ja) | 通信速度切替装置 | |
Kim et al. | 64.3: Design of Partially Cascaded Clock‐Embedded Serial Link Intra‐Panel Interface for a Flat Panel Display System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110301 |